• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991001570A1
    申请号:PCT/JP1990/000918
    申请日:1990-07-16
    公开日:1991-02-07
    发明作者:Kenji Aoki
    申请人:Seiko Instruments Inc.；
    IPC主号:H01L29-00
    专利说明:
    [0001] λ 明 細 書 半導体装置 技術分野
    [0002] この発明は、 コ ンピュータのスィ ツチング素子などに利用され、 高速動作を特徴とする半導体装置、 特に絶緣ゲー ト型電界効果 トラ ンジスタ （以下、 M I S F E Tという） に関する。
    [0003] この発明は、 不純物濃度の高い基板を用いて基板と ドレイ ンとの 間の電界強度を高く し、 更に、 半導体領域 （半導体基板あるいはゥ エル） と基板電極との間に高抵抗を直列に設けることにより、 M l S ト ラ ンジスタ動作の開始と同時に ドレイ ン近傍でィ ンバク ト イォ ン化現象を ト リガ—とした急激な ドレイ ン電流の增加を起こさせ、 高い電流駆動能力を実現するものである。 背景技術
    [0004] 従来の M I S トラ ンジスタは、 第 2図に示す様に半導体基板 21上 にゲー ト絶緣膜 25、 その上にゲー ト電極 26が形成され、 更にイ オン 注入により ソ ース 23、 ド レイ ン 24が形成された構造をとつている。 従来の構造の M I S ト ラ ンジスタでは、 上記の現象を起こすため には、 チャネル長 Lが短く 、 かつ動作電圧が高く （ VD ≥ 10 V ) な ければならなかった。 例えば、 I E E E , E D L - 8 , Να 7 , J u 1 1 9 8 7で報告されている。
    [0005] 従って、 従来の構造の M I S ト ラ ンジスタにおいては、 通常の電 源電圧 （ 5 V以下） で使用する限り、 電源電圧 V、 デバイ スサイ ズ WZ L、 キャ リ ア移動度 '等で決まる程度の電流駆動能力しか実現 できなかった。
    [0006] 本発明は、 従来の技術ではチャネル長が短く かつ電源電圧が高い 場合にのみ起きていた前記現象を低電圧で、 しかもチャネル長が長 い場合においても生ぜしめ、 大きな電流躯動能力を実現することを 目的とする。 発明の開示
    [0007] そこでこの発明は、 従来の技術ではチャネル長が短くかつ電源電 圧が高い場合にのみ起きていた現象を低電圧で、 しかもチャネル長 が長い場合においても生ぜしめるために、 以下のような手段を講じ ている。 まず第 1 に、 半導体領域 （基板あるいはゥエル） の不純物 濃度を高くすることにより、 ドレイ ンと基板との空乏層幅を狭く し、 ドレイ ン電圧 V D = 5 V以下においてもィ ンパク トイオン化現象を 十分に生ぜしめている。 第 2には、 半導体領域と基板電極 （半導体 領域あるいはゥエルの電位を規定するための電極。 以下、 同様） と の間に高抵抗層を介在させることにより、 基板にホールあるいは電 子が蓄積しやすい構造とし、 この結果ソースからの少数キャ リ アの 注入を生ぜしめている。 第 3には、 不純物濃度の高い半導体領域を 使用することによる V t hの上昇を防ぐため、 基板表面に低不純物濃 度領域を設けてチャネルとしている。
    [0008] 以上のような手段を講ずることにより、 この発明では、 通常使用 する電源電圧において、 しかもデバイ スサイズに依存することなく - ドレイ ン近傍でのィ ンパク ト イ オン化現象を ト リ ガ一と したソース からの少数キャ リ ア注入効果により、 極めて大きな電流駆動能力を 実現する。 図面の簡単な說明
    [0009] 第 1図は本発明の半導体装置の一実施例を示す構造断面図、 第 2 図は従来の M O S ト ラ ンジスタの構造断面図、 第 3図は第 1図に示 す半導体装置における電流経路を示す図、 第 4図は第 1図に示す半 導体装置 O電流 ¾圧特性 11、 第 5図は第 2図に示す M 0 S ト ラ ンジ スタ における電流経路 H、 第 6 図は第 2 図に示す M 0 S ト ラ ンシス タ G電流電圧特性図、 第 7 図は本発明に係る第 2 の実施例である半 導体装置の構造断面図てある。 発明を実施するための最良の形態
    [0010] 以下に、 この発明を第 1 図、 第 3図、 第 4図および第 7図を用い て詳細に説明する。
    [0011] 第 1 図は、 本発明の半導体装置の一実施例を示す構造断面図であ る。 高不純物濃度の半導体基板 1は例えばホ π ン濃度が 1 X 1 0 1 B cm - 3 以上 ドープされた P ' であり 、 低不純物濃度領域 2 は、 例えば .口 ン濃度が 1 X 1 0 1 6 on - 3以下の P - てあり 、 かつ厚さが約 1 000 A以下 となっている。 ソ ー ス 3 、 ド レ イ ン 4 はゲー ト絶緣膜てあるゲー ト 酸化膜 5 を介して設けられたゲー ト電極 6 を形成した後に、 イ オ ン 注入を用いて設けられている。 半導体基扳 1 の裏側に設けた高抵抗 層 7 は、 前記半導体基板 1 の裏側に リ ンをプリ デポする こ とにより 形成されている。 この高抵抗層 7 と しては、 不純物拡散層だけでな く S i 0 2膜、 S i N'膜、 S i 3 膜、 Ta 20 5膜などの絶縁膜を抵抗と して 用いても良い。 第 3図は本発明による半導体装置の動作原理を示す ための電流経路図である。 電極と しては、 ソ 一 ス 33、 ド レ イ ン 34 ゲ一 ト 36、 基板 31から成り 、 このう ちソ —ス 33は直接ァースされ、 基板 31は抵抗 Rを介してアースされている。 以下に第 3 図を用いて、 本発明による半導体装置の動作原理を説明する。 ド レイ ン電圧が ν υ = 5 Vで一定の場合、 ゲー ト電圧が V G = 0 Vにおいては、 チヤ ルは形成されず、 ソ ース と基板との間に 5 'の電位障壁のみができ る。 チ ャ ル長が大きい （ L 2 ) 場合でも、 ゲー ト電圧 V。 ≥ V t h (しきい値電圧） においては- , チ ャ えルが形成さ い、 ソ ― スァ ら V レ < ンへと 子か供 '½されるが 子 一部 チ ルの ド L 新たな用紙 イ ン側端部においてホ ッ トエ レク ト ロ ンとなり、 ィ ンパク トイオ ン 化を起こし、 なだれ状に電子 · ホール対を発生させる。 このとき、 ホール （ n チャ ネル ト ラ ンジスタ の場合） は基板に注入され、 第 5 図に示すように基板電流 I S U B として基板電極 58へと流れる。 しか しこの発明では、 基板電極の手前に抵抗 Rがあるため、 ホール （ P チャネル ト ラ ンジスタ の場合は、 電子） は基板内部に蓄積されやす く 、 その結果として基板電位を上昇させている。 従って、 ソースと 基板が順方向動作し、 ソースから基板に少数キ ャ リ ア （電子） が注 入される。 ソースから注入された電子は、 再結合を起こしながら一 部はド レイ ンに達して、 ド レイ ン電流として寄与する。 以上の現象 の総和として、 第 4図に示すような急激な ド レイ ン電流の増加が起 き る。 第 4図は W Z L - 20 Z 10の場合ド レイ ン電圧 V。 = 3. 0 V . ゲ— ト電圧 V c = 1 . 75 V付近で上記の現象が起きていることを示す 例である。
    [0012] 以上のように、 こ の発明では 5 V以下の ド レイ ン電圧、 ゲ— ト電 圧において従来にない極めて高い相互コ ンダクタ ンスを得ている。 ちなみに第 2図 (a)〜（c)は従来の M 0 S F E. Tの構造断面図、 電流経 路図、 電流 -電圧特性図を示しており、 第 2図に示すような構造に おいては、 第 5図で示すように半導体基板 1 a と ドレイ ン 4 との間 の空乏層の幅が広いため、 通常の電源電圧においてはド レイ ン端に おけるイ ンパク トィォン化は殆んど発生せず、 従って第 6図におい ても第 4図に見られるような急激な ド レイ ン電流の増加は認められ ない。
    [0013] 第 7図は、 本発明の第 2の実施例である半導体装置の構造断面図 である。 この実施例においては高抵抗領域？ 7は第 1 の実施例と異な り基板 71の裏側には設けられず、 基板表面側に拡散層として設けら れている。 この場合においても高抵抗領域の不純物濃度は半導体領 域 71のそれに比べてより低濃度となっている。 このような構诰を採 用することによつても、 第 1図に示す構造の半導体装置と全く 同様 の効果を実現することができる。
    [0014] 以上の説明からも明らかなように、 本発明を実施するうえで高抵 抗領域を半導体基板の裏面又は表面に設けることが必要なのではな く 、 少な く とも基板と接地電極との間に抵抗を何らかの形 （場合に よっては外部抵抗でも良く ） で設けて基板に多数キャ リ アが蓄積し やすい構造とすることが本質的に重要である。
    [0015] この高抵抗領域 7、 37、 77は、 ドレイ ン近傍で生じたホールある いは電子が基板 1 、 31、 71 (半導体領域） 内から基板電極 8、 38、 78 (半導体領域に電位を与えるための電極） へ逃げに く く する機能 を持てばよい。 したがって、 その抵抗値は少な く とも半導体領域 1 - 31、 71の抵抗値より も大きいことが必要である。
    [0016] この発明は、 以上説明したよう に基板への少数キャ リ ア注入効果 を利用するこ とにより、 従来にない高速動作を特徴とする半導体装 置を製造できる効果がある。
    权利要求:
    Claims請 求 の 範 囲
    1 . 第 1導電型の半導体領域と、 前記第 1導電型と異なる第 2導電 型のソース及び ドレイ ンと、 前記ソース · ドレイ ン間のチャネル 領域上に設けられたゲ— ト絶緣膜と、 前記ゲ— ト絶緣膜上に設け られたゲー ト電極とからなる半導体装置において、 前記第 1導電 型の半導体領域の不純物濃度を高くするとともに、 前記ゲー ト絶 緣膜下のチヤネル領域を前記半導体領域の不純物濃度より も低濃 度とし、 前記半導体領域と基板電極との間に高抵抗の食荷を直列 に設けたことを特徴とする半導体装置。
    2 . 前記高抵抗の負荷は、 前記第 1導電型の半導体領域の裏側に設 けられることを特徴とする請求の範囲第 1項記載の半導体装置。
    3 . 前記高抵抗の負荷は、 前記第 1導電型の半導体領域の表面側に 設けられていることを特徴とする請求の範囲第 1項記載の半導体
    4 . 前記高抵抗の負荷が低濃度の不純物拡散層により形成されるこ とを特徴とする請求の範囲第 1 〜 3項のいずれかに記載された半 導体装置。
    5 . 前記高抵抗の負荷が S i 02 , S i N , S i 3 N! 4 , Ta 205等の絶緣膜によ り形成されることを特徴とする請求の範囲第 1 〜 3項のいずれか に記載された半導体装置。
    6 . ゲー ト铯緣膜下の前記低濃度不純物領域の厚さが 1000 A以下で あることを特徴とする請求の範囲第 1項記載の半導体装置。
    ？ . 前記低濃度不純物領域が、 ェ ピタキシャル成長層からなる こ と を特徴とする請求の範囲第 6項記載の半導体装置。
    8 . チャ ネル長が 2 /«π以上、 かつ ド レイ ン電圧が V D が 5 V以下に おいて、 ドレイ ン近傍でィ ンパク トイ オン化現象を起こすように 構成されていることを特徴とする請求の範囲第 1 項記載の半導体
    类似技术:
    公开号 | 公开日 | 专利标题
    Mercha et al.2003|" Linear kink effect" induced by electron valence band tunneling in ultrathin gate oxide bulk and SOI MOSFETs
    US4963951A|1990-10-16|Lateral insulated gate bipolar transistors with improved latch-up immunity
    US5157573A|1992-10-20|ESD protection circuit with segmented buffer transistor
    US5808344A|1998-09-15|Single-transistor logic and CMOS inverters
    US4881120A|1989-11-14|Conductive modulated MOSFET
    JP2771172B2|1998-07-02|縦型電界効果トランジスタ
    US7205586B2|2007-04-17|Semiconductor device having SiGe channel region
    DE19733975B4|2009-09-24|Speicherzelle und Verfahren zum Programmieren sowie Verfahren zum Lesen derselben
    US6605844B2|2003-08-12|Semiconductor device
    US4300152A|1981-11-10|Complementary field-effect transistor integrated circuit device
    US6713794B2|2004-03-30|Lateral semiconductor device
    Colinge1987|Hot-electron effects in silicon-on-insulator n-channel MOSFET's
    US5554862A|1996-09-10|Power semiconductor device
    Verdonckt-Vandebroek et al.1991|High-mobility modulation-doped SiGe-channel p-MOSFETs
    KR100801955B1|2008-02-12|전하 캐리어 추출 트랜지스터
    US4630084A|1986-12-16|Vertical mis-field effect transistor with low forward resistance
    EP0280535B1|2001-07-18|Conductivity-modulation metal oxide semiconductor field effect transistor
    US5698454A|1997-12-16|Method of making a reverse blocking IGBT
    US8685812B2|2014-04-01|Logic switch and circuits utilizing the switch
    US6329692B1|2001-12-11|Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges
    US4656493A|1987-04-07|Bidirectional, high-speed power MOSFET devices with deep level recombination centers in base region
    US4502070A|1985-02-26|FET Controlled thyristor
    US4990975A|1991-02-05|Insulated gate bipolar transistor and method of manufacturing the same
    Tucker et al.1994|Silicon field‐effect transistor based on quantum tunneling
    US20040232510A1|2004-11-25|HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
    同族专利:
    公开号 | 公开日
    EP0434850A4|1991-10-02|
    KR920702028A|1992-08-12|
    EP0434850A1|1991-07-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1991-02-07| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP KR US |
    1991-02-07| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB NL |
    1991-03-12| WWE| Wipo information: entry into national phase|Ref document number: 1990910927 Country of ref document: EP |
    1991-07-03| WWP| Wipo information: published in national office|Ref document number: 1990910927 Country of ref document: EP |
    1994-10-25| WWW| Wipo information: withdrawn in national office|Ref document number: 1990910927 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP18668389||1989-07-18||
    JP1/186683||1989-07-18||KR1019910700283A| KR920702028A|1989-07-18|1990-07-16|반도체 장치|
    [返回顶部]