• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990011391A1
    申请号:PCT/JP1990/000348
    申请日:1990-03-15
    公开日:1990-10-04
    发明作者:Takashi Iwasaki；Naoyuki Yamabayashi；Yoshiki Miura
    申请人:Sumitomo Electric Industries, Ltd.；
    IPC主号:C30B25-00
    专利说明:
    [0001] 明 細 書
    [0002] 化合物半導体ウェハ
    [0003] 技術分野
    [0004] この発明は、 化合物半導体単結晶基板の上方にヘテロェ ピ夕キシャル結晶層を形成した化合物半導体ェピタキシャ ルウェハに関する ものである。
    [0005] 背景技術
    [0006] 発光素子ゃ受光素子などの光素子は、 光学的かつ電子的 な性質の異なる領域を巧みに組合わせた構造を有している < これに加えて、 そのような構造を極めて良質の単結晶層で 構成しなければならないため、 必ずェピタキシャル技術に より作製されている。 こ こで、 ェピタキシャル技術とは、 既にでき上がっている結晶を土台として、 その上に結晶の 薄い層を成長させる技術である。 ェピタキシャル結晶は、 基板とェピタキシャル層が同じ物質であるか異なる物質で あるかによって、 ホモェピタキシャル結晶とヘテロェピ夕 キシャル結晶に分類される。
    [0007] 従来の化合物半導体へテロェピタキシャルウェハは、 そ の化合物半導体基板上に形成するェピタキシャル成長の技 術的制約から、 たとえば直径 2イ ンチの基板の上下左右を 切り落と し、 矩形状に整形した後、 この矩形状の基板上に 液相成長法または気相成長法でェピタキシャル成長させて いる。
    [0008] しかしながら、 このような従来の矩形状のェピタキシャ ルウェハでは、 以下のような問題があった。 すなわち、 フ ォ ト リ ソグラフィ などのパターン形成の際、 スピン塗布な どにより塗布したレジス ト膜の厚みが外周の角部分で不均 一になり、 この部分において良好なパターン形成ができず、 歩留りが低下するという問題があった。 さらに矩形状であ るために、 角の部分が物理的な衝撃等で割れたり欠けたり し、 加工における歩留りが低いという問題があつた。
    [0009] このような問題を解消する方法として、 円形形状のェピ タキシャルウェハを用いればよいことは容易に考え得る。 実際にシリ コン半導体では、 円形状の基板を用いることで 高い歩留りを得ている。 しかしながら、 本発明者等は、 円 形形状の化合物半導体へテロェピタキシャルウェハをその まま用いても、 シリ コン半導体のように高い歩留りになら ないことを見い出した。 これについて以下説明する。
    [0010] 化合物半導体では、 化学量論的組成を保った完全性の高 い単結晶を成長させることは、 シリ コンのような単体の結 晶に比べるとかなり難しい。 このため、 一般的に化合物半 導体のバルク結晶はシリ コ ンのそれより も完全性が低い。 すなわち、 従来から一般に用いられている化合物半導体の 円形形状の基板は、 その外周部分に欠陥が集中しており、 この部分の上にェピタキシャル成長させると、 その欠陥が ェピタキシャル結晶層にまで伝播する。 外周部分の欠陥、 特.にスリ ップが、 デバイス加工工程での熱的な応力、 およ び物理的な応力により、 ェピタキシャル成長後、 本来全く 欠陥のないウェハ中央部分にまで伝播して延びることがわ かった。 スリ ップについては、 たとえば J . A p p 1 , P h y s . 54 ( 2) , F e b r u a r y 1 983 , p 6 66〜 6 7 2に詳細な説明がなされている。 その定義は、 1 m mの直線上に 1 0個以上の結晶欠陥が並んでいるもの をいう。
    [0011] 発明の開示
    [0012] この発明の目的は、 かかる従来の問題点を解消し、 歩留 りを向上させることのできる化合物半導体ウェハを提供す る ことにある。
    [0013] この発明は、 化合物半導体単結晶基板の上にヘテロェピ タキシ'ャル結晶層を形成した化合物半導体ェピタキシャル ウェハにおいて、 化合物半導体単結晶基板がほぼ円形形状 を有し、 かつ無転位であることを特徴とする、 化合物半導 体ウェハである。 無転位の領域は、 必ずしも基板全体であ る必要はなく 、 後述するようにへテロェビタキシャル結晶 層における結晶のつながりを断つ手段を設ける場合は、 こ の手段により囲まれる領域に無転位の部分があればよい。
    [0014] この発明の化合物半導体ウェハの好ま しい態様において は、 化合物半導体単結晶が m - V族化合物半導体基板であ る o
    [0015] さらに、 この発明のより好ま しい態様では、 ΙΠ— V族化 合物半導体が G a A s または I n Pである。
    [0016] さ らに、 この発明のより好ま しい態様においては、 m— V族化合物半導体結晶の格子定数とほぼ同じ格子定数を有 する化合物半導体が、 G a , A s , A ί , I n , および Ρ からなる群より選ばれる 2種以上の元素を含むものである。
    [0017] さらに、 この発明のより好ま しい態様では、 化合物半導 体ウェハが、 ヘテロェピタキシャル結晶層における結晶の つながりを断つ手段を設けている。
    [0018] この発明に従えば、 化合物半導体基板が無転位であるた め、 基板上に形成するへテロェピタキシャル結晶層に大き な锆晶欠陷を全面にわたり引き継がせることのないヘテロ ェピタキシャル結晶ウェハを提供することができる。 また、 化合物半導体基板がほぼ円形形状を有しているため、 従来 の矩形状の基板を用いた際見られたようなレジス ド膜の不 均一を生じることなく、 歩留りを著しく上昇させることが できる。 また、 同時にデバイス加工途中で熱的な応力や外 力による物理的な応力により、 新たな結晶欠陥を生じるこ とや、 この結晶欠陥が伝播することもなく、 円形形状の全 域にわたり良好な特性を有したデバイスを得ることができ ο
    [0019] 結晶欠陥の残る化合物半導体基板を用いる際には、 隣接 して存在する結晶欠陥の悪影響を受けないように、 ヘテロ ェピタキシャル層のつながりを断つことにより同様の効果 を得ることができる。
    [0020] 図面の簡単な説明
    [0021] 第 1図〜第 3図は、 この発明に従い無転位の円形基板上 方にェピタキシャル層を成長させる方法を説明するための 平面図である。
    [0022] 第 1図は、 イ ンゴッ トをスライスして得られた基板の状 態を示す正面図である。
    [0023] 第 2図は、 ヘテロェピタキシャル成長後のェピタキシャ ルウェハの状態を示す正面図である。
    [0024] 第 3図は、 パターン形成加工後の基板の状態を示す正面 図である。
    [0025] 第 4図〜第 6図は、 従来の方法に従い矩形状の基板の上 にェピタキシャル層を成長させる方法を説明するための正 面図である。
    [0026] 第 4図は、 イ ンゴッ トをスライスして得られた基板の状 態を示す正面図である。
    [0027] 第 5図は、 第 4図における破線に沿って割出された矩形 の部分の上方にヘテロェピタキシャル成長したェピ夕キシ ャルウェハの状態を示す正面図である。
    [0028] 第 6図は、 パターン形成加工後の基板の状態を示す正面 図である。
    [0029] 第 7図および第 8図は、 無転位ではない円形基板の上に ェピタキシャル層を成長させる比較の方法を説明するため の正面図である。
    [0030] 第 7図は、 イ ンゴッ トをスライス して得られた基板の状 態を示す正面図であり、 ヘテロェピタキシャル成長後のェ ピタキシャルウェハの状態も同様である。 第 8図'は、 パターン形成加工後の基板の状態を示す正面 図である。
    [0031] 第 9図〜第 1 4図は、 化合物半導体の上方にヘテロェピ タキシャル結晶成長層を成長させたェピタキシャルウェハ をデバイス加工した場合の欠陥の伝播の状態を示す平面図 である。
    [0032] 第 9図は、 化合物半導体単結晶基板の上方にヘテロェピ タキシャル結晶層を成長させた後のウェハを示す平面図で ある
    [0033] 第 1 0図は、 第 9図のウェハを従来の方法でデバイス加 ェした後のウェハの状態を示す平面図である。
    [0034] 第 1 1図は、 第 9図のウェハにおけるヘテロェピタキシ ャル結晶層の結晶のつながりを断つ手段を外周部に設けた ウェハを示す平面図である。
    [0035] 第 1 2図は、 第 1 1図のウェハをデバイス加工した後の 状態を示す平面図である。
    [0036] 第 1 3図は、 第 9図のウェハにおけるヘテロェピタキシ ャル結晶層の結晶のつながりを断つ手段を 1素子ごとに囲 むように格子状に設けたウェハを示す平面図である。
    [0037] 第 1 4図は、 ウェハの外周部である欠陥を含む部分を完 全に除去した状態を示す平面図である。
    [0038] 第 1 5図〜第 1 8図は、 ェピタキシャルウェハのデバイ ス加工した場合の結晶欠陥の伝播の状態を示す断面図であ る 第 1 5図 (ま、 第 9図のウェハにおいて示した結晶欠陥の 1つを模式的に示す断面図である。
    [0039] 第 1 6図は、 第 1 0図のウェハにおけるェピタキシャル 結晶層への結晶欠陥の伝播の状態を示す断面図である。
    [0040] 第 1 7図は、 第 1 3図のウェハの断面を示す断面図であ る 0
    [0041] 第 1 8図は、 第 1 7図のウェハをデバイス加工した後の ェピタキシャル層における結晶欠陥の伝播の状態を示す断 面図である。
    [0042] 発明を実施するための最良の形態 この発明の実施例を説明する前に、 この発明についてさ らに詳細に説明する。
    [0043] この発明の化合物半導体ェピタキシャルウェハは、 へテ ロェピタキシャル結晶層が上方に形成される化合物半導体 単結晶基板がほぼ円形形状を有し、 かつ無転位であること を特徴としている。
    [0044] スピン塗布の際のレジス 卜膜の不均一を改善する方法と して、 従来の矩形状の基板に代えて、 ほぼ円形形状の基板 を用いることは比較的容易に考え得ることかもしれない。 しかしながら、 この発明の最も特徴とするところは、 ェピ タキシャル結晶層を形成する基板として、 ほぼ円形形状の 基板であって、 しかも無転位の基板を用いることにある。
    [0045] すなわち、 本発明者等は、 ほぼ円形形状の基板であって も従来から用いられているような無転位でない基板を用い る場合には、 歩留りを向上させることのできないことを見 い出した。 こ こで、 無転位とは、 スリ ップ （線状欠陥） 力《 なく、 E P D (エッチピン トデンシティ ；結晶欠陥密度） が 500個ノ c m2 以下であることをいう。 また、 スリ ツ プに関しては、 前述の文献に詳細な説明がなされており、 その定義は、 1 mmの直線上に 1 0個以上の結晶欠陥が並 んでいる ものをいう。
    [0046] この発明は、 ほぼ円形形状の基板を用いることによって、 スピン塗布による不均一性を改善し、 歩留り向上を図ると ともに、 無転位の基板を用いることによって欠陥、 特に、 スリ ップの伝播による歩留りの低下を防止するものである。 以上のことを、 図面を参照して説明する。
    [0047] 第 4図〜第 6図は、 矩形状の基板上にェピタキシャル結 晶層を成長させる従来の方法を説明するための正面図であ る 0
    [0048] 第 4図は、 化合物半導体単結晶、 たとえば I n P単結晶 イ ンゴッ トをスライスして得られた基板の状態を示す正面 図である。 円形 I n P単結晶基板 1の基板面は （ 1 00) 面であり、 へき開容易方向は [01 1] とそれに垂直な方 向である。 円形 I n P単結晶基板 1は、 従来から一般的に 使用されている I n P単結晶基板であり、 結晶欠陥および スリ ップの存在する部分は、 [00 1 ] 方向およびそれに 垂直な方向に、 外周部分で大きく広がって存在している。 したがって、 無転位部分 2は、 第 4図に斜線を付して示し たような分布で存在している。 この無転位部分 2の内側で、 第 4図に点線で示したような形状で上下左右の部分を切り 落とし、 矩形状の基板にする。 この矩形状の基板の上に、 ェピタキシャル成長させる。 したがって、 従来の矩形状の 基板の中には、 ほとんどス.リ ップが存在していなかった。
    [0049] 第 5図は、 ヘテロェピタキシャル成長後の基板状態を示 す正面図である。 第 5図において、 使用することのできる 有効な部分はハッチングを付して示している。 第 5図に示 されるように、 矩形ウェハ 3の全体がほとんど有効である。 次にこの矩形ウェハ 3の上にスピン塗布等により レジス ト 膜を塗布しパターン形成加工を行なう。
    [0050] 第 6図は、 パターン形成加工後の基板の状態を示す正面 図である。 第 6図において、 有効部分 5はハツチングを付 して示している。 第 6図に示されるように、 矩形ウェハ 3 の角の部分がレジス ト不均一部 4となり、 さらに使用し得 る部分が小さく なり、 歩留りが悪く なる。
    [0051] 第 7図および第 8図は、 無転位でない円形基板上にェピ タキシャル層を成長させる方法を説明するための正面図で
    [0052] ¾> O o
    [0053] 第 7図は、 イ ンゴッ トをスライスして得られた基板の状 態を示す正面図であり、 第 4図に示す基板の状態と同様で ある。 こ こでは、 従来の方法のように矩形状に切り落とし て整形することなく 、 円形の基板の上にそのままヘテロェ ピ夕キシャル成長を行なう。 ヘテロェピタキシャル成長後 のェピタキシャルウェハの状態は、 基板の結晶欠陥をその まま引き継ぐため、 第 7図と同様である。
    [0054] 第 8図は、 パターン形成加工した後の基板の状態を示す 正面図である。 第 8図において、 ハッチングを施した部分 は有効部分 7である。 こ.のように、 デバイス加工時の応力 により円形 I n P単結晶基板 1の外周部のスリ ップが内側 に向かって伝播し、 無転位部分が小さく なつている。
    [0055] このように、 無転位ではない円形基板上のェビタキシャ ルウェハをデバイス加工すると、 ヘテロェピタキシャル成 長後は無転位であつた部分にまでスリ ップが及んでしまい、 却って有効な部分が減少し、 歩留り低下を来たす。
    [0056] 第 1図〜第 3図は、 この発明に従い、 無転位の円形基板 上にェピタキシャル層を成長させる方法を説明するための 正面図である。
    [0057] 第 1図は、 たとえば後述する V C Z法により得られた G a A s、 または I n P等の化合物半導体のィ ンゴッ トをス ライスして得られた基板の状態を示す正面図であり、 無転 位部分をハッチングを付して示している。 第 1図に示され るように、 円形の化合物半導体単結晶基板 1 1のほぼ全域 が無転位部分となっている。
    [0058] 第 2図は、 第 1図に示す基板 1 1上にヘテロェピタキシ ャル成長させた後のェピタキシャルウェハの状態を示す正 面図である。 第 2図においても、 無転位部分はハッチング を付して示している。 第 2図に示されるように、 ヘテロェ ピタキシャル成長後も、 無転位部分は基板 1 1のほぼ全域 に及んでいる。
    [0059] 第 3図は、 パターン形成加工後の基板の状態を示す正面 図であり、 ハッチングを付した部分は有効部分 1 2である c 第 3図に示されるように、 基板 1 1の外周のわずかな部分 を除き、 基板 1 1のほとんどの部分が有効部分 1 2となつ ている。 このようにこの発明に従えば、 基板の有効部分を 最大限に維持したまま加工を施すことができ、 歩留りを向 上させることができる。
    [0060] この発明において用いられるほぼ円形形状を有し、 かつ 無転位である化合物半導体単結晶基板は、 たとえば V C Z (V a o r P r e s s u r e C o n t r o l- C z o c h r a 1 s h k i ) 法などにより得られたイ ンゴヅ ト をスライスすることにより得ることができる。 この V C Z 法は、 たとえば m— V族化合物半導体単結晶を製造させる 場合、 V族元素の蒸気圧中で結晶成長させる液体封止チヨ クラルスキー法である。
    [0061] 具体的には、 以下のようにしてイ ンゴッ トを得る。
    [0062] チヨ クラルスキー （ C z o c h r a 1 s h k i ) 法や L E C (L i q u i d E n c a p s i z e d C z o c h r a 1 s h k i ) 法に使用されるチャ ンバ内部に、 高温の V族元素を気密できる容器があり、 その容器の上部壁およ び下部壁を貫通して結晶引上軸および回転するるつぼが設 置されている。 容器と結晶引上軸およびるつぼ回転軸の隙 間は液体封止剤によつて気密にされている。
    [0063] るつぼに入れた原料を外部からの加熱により融解し、 結 晶引上軸の先端に固定された種結晶を、 その原料融液に浸 して回転しながら引上げることにより、 円柱状の単結晶を 育成する。
    [0064] 容器内に蓄えられた気体状の V族元素の圧力によつて、 単結晶育成中にその表面から V族元素が脱離することがな い。 すなわち、 V族元素の脱離に基づく欠陥が生じること はない。 また、 同時にその効果により、 結晶と融解原料と の温度差を小さくすることができるため、 熱収縮応力に基 づく欠陥も発生することなく従来の方法によるものに比べ、 欠陥が 1 1 0 0以下になり、 スリ ップをなくすことがで さる o
    [0065] この V C Z法については、 I n s t . P h y s , C o n f . S e r . N o . 9 1 : c h a p t e r 5に詳細な説明 がなされている。
    [0066] また、 V G F (V e r t i c a l G r a d i e n t F r e e z e ) 法により得られる単結晶も無転位であるの で、 これを利用することもできる。 この方法は、 原料と し て既に合成された化合物半導体単結晶を用い、 これをるつ ぼに入れて溶融させた後、 融液をるつぼ下端に配置した種 子結晶と接触させて種子つけを行ない、 融液に垂直な方向 の温度勾配をつけた状態で、 下端から徐々に冷却して上方 に向かって化合物半導体単結晶を成長させていく方法であ る。 この V G F法については、 J . E l e c t r o c h e m. S o c. S o l i d - S t a t e S C I E N C E AND T E C HNO L O GY, F e b r u a r y 1 9 88、 特開昭 63— 85082号公報および特開昭 63 - 274684号公報などに説明がなされている。
    [0067] この発明において、 化合物半導体単結晶基板は、 たとえ ば、 G a A s、 G a P、 I n S b、 G a S b、 および I n p等の m— v族化合物半導体を用いることができる。 また、 前記化合物半導体単結晶基板の上方に、 形成されるへテロ ェピタキシャル成長層は、 他の結晶層を介して成長しても よいし、 直接成長してもよい。
    [0068] たとえば、 G a A s基板に対しては、 G a P、 G a A £ A s、 G a A s P、 I n G a A £ P . I n A £A s P、 A HA s、 I n G a P、 I n A £ P、 A £ S b P、 A ilA s S b P、 G a A s S b P、 および G a S b P等がヘテロェ ピタキシャル成長層として採用される。 同様に、 I n P基 板に対しては、 I n A £A s P、 I n G a A s、 I n G a A s P、 I n G a S b A s、 G a S b A s、 G a S b A s P、 G a S b P、 I n A £ S b A s、 A £A s S b、 G a A H S b A s、 I n A ϋ S b P A Jl S b P、 A H G a S b P、 I n G a S b P、 I n S b P^ A £ S b PN A £ G a S b P、 A £ G a S b P、 および G a S b P等がヘテロ ェピタキシャル成長層と して採用される。
    [0069] なお、 ヘテロェピタキシャル結晶層の厚みは、 そこに用 いる化合物半導体の基板の材料と結晶層の組合わせにより、 熱膨張係数の差、 応力の差などが変わり、 また最終デバィ スの目的などによって変わり得るため、 必ずしも確定され る ものではない。
    [0070] この発明のより好ま しい態様であるへテロェピタキシャ ル結晶層における結晶のつながりを断つ手段を設けた化合 物半導体について、 以下説明する。
    [0071] 化合物半導体単結晶基板の上方に形成したェピタキシャ ルウェハをデバイス加工した後、 詳細に調べると、 好ま し く ない光電気特性を有する素子が外周部分から連铳して、 もとも欠陥のないウェハ中央付近までつながつている部分 が見い出せた。 本発明者等は、 ェピタキシャル成長後の加 ェプロセスで新たに結晶欠陥が発生したことにより、 この ような部分が生じたものと考えた。 これは、 ェピタキシャ ルウェハ外周部のスリ ップが、 デバイス加工後での熱処理 を受けたときに伝播したものと考えた。 応力を最も受けや すい層は、 熱膨張係数の異なるヘテロェピタキシャル層の 界面部分である。 そこで、 スリ ップの伝播を妨げるために ェピタキシャル成長後、 結晶欠陥のある部分である外周部 と結晶欠陥のない良好な部分等とを分離するため外周部に 沿って溝を形成した。 このような溝は、 一般に ト レンチと 称している。 この ト レンチを形成したウェハを用いて、 デ バイス加工すると、 ト レンチで囲われた部分では良好な光 電気特性が得られ、 ウェハ外周部分からの悪影響がなく な つ T乙。
    [0072] 以上のことについて第 9図〜第 1 4図および第 1 5図〜 第 1 8図の図面を参照しながら説明する。
    [0073] 第 9図は、 化合物半導体単結晶基板 1 の上方にヘテロェ ピタキシャル結晶層 1 3を成長させた後のウェハを示して いる。 第 1 5図は、 この第 9図に示すウェハの断面を示し ている。 第 1 5図に模式的に示されるように、 基板におけ る結晶欠陥 1 4は、 ェピタキシャル結晶層 1 3が成長する 際にも、 この結晶層に引き継がれている。
    [0074] このような結晶欠陥を持ったウェハをデバイス加工する と、 第 1 0図に示すように、 ェピタキシャル結晶層の面に 沿って結晶欠陥 1 5が伝播する。 このように結晶欠陥 1 5 が伝播したウェハ上にデバィスを形成すると、 この結晶欠 陥 1 5により不良チップとなる。 第 1 6図は、 このような 結晶欠陥 1 5が伝播したウェハ上にデバイスを形成した状 態を示す断面図である。 第 1 6図に示すように、 伝播した 結晶欠陥 1 5の存在により、 不良チップ 1 8となる。
    [0075] この発明のより好ま しい態様である、 ヘテロェピタキシ ャル結晶層における結晶のつながりを断つ手段 1 6を設け たウェハでは、 この手段によって結晶欠陥の伝播を防止す ることができる。 第 1 1図は、 このような結晶のつながり を断つ手段と して外周部の内側に ト レンチ 1 6を形成した ウェハを示す平面図である。 また、 第 1 7図はこのような ウェハの断面を示す断面図である。 第 1 1図に示すウェハ をデバイス加工すると、 結晶層の面に沿って伝播する結晶 欠陥 1 5は、 結晶のつながりを断つ手段である ト レンチ 1 6によって止まり、 それより内部へは結晶欠陥 1 5が伝播 しない。 このような状態を示したのが第 1 2図の平面図で あ 0
    [0076] 第 1 7図に示すように、 このような ト レンチ 1 6はェピ タキシャル結晶層の厚さ以上の深さになるように形成する ことが好ま しい。 第 1 8図に示すように、 このような ト レ ンチ 1 6の形成により結晶欠陥 1 5の伝播が防止されるの で、 結晶欠陷 1 5の近傍のみが不良チップ 1 8となり、 そ れ以外の領域では良品チップ 1 7を得ることができる。 こ のため半導体チップの製造の歩留りを著しく向上させるこ とができる。
    [0077] 上記の例では、 ウェハの外周部に ト レンチを形成してい る力 チップの 1つの素子に対応するような大きさで格子 状に ト レンチを形成させてもよい。 第 1 3図はこのような ト レンチ 2 6の例を示している。
    [0078] また、 結晶のつながりを断つ手段としては、 エッチング による除去された溝部分である ト レンチを形成する以外に、 欠陥を含む部分を完全に取り除く方法もある。 第 1 4図は、 このような欠陥を含むェピタキシャル結晶層の外周部分 3 6を取り除いたウェハを示している。
    [0079] また、 その他の手段と しては、 結晶欠陥の多い基板の外 周部等を S i X N y や S i x O y などの膜で覆い、 無転位 の部分のみに選択成長させてもよい。
    [0080] 実施例 1
    [0081] V C Z法により得られる無転位の G a A s基板と、 従来 より用いられている外周部分に結晶欠陥の残る基板を以下 のように比較し検討した。
    [0082] 厚さ 350 m、 直径 75 mmの円形 G a A s基板上の 1層目に、 P型 A £x G a ,-χ A s ( x = 0. 3 ) 層 1 0 0 m、 2層目に P型 A jlx G a x A s ( x = 0. 02) 発光層、 3層目に N型 A £x G a ,_x A s ( x = 0. 4) 層を順次成長したへテロェピタキシャルウェハを準備した。
    [0083] ェピタキシャル成長後、 X線トポ観察によりェピタキシ ャル層および基板の結晶欠陥分布を観察したところ、 従来 の基板では第 3層目の N型 A £x G a ,_x A s層まで結晶 欠陥を引き次いでいることが認められた。
    [0084] 一方、 無転位の基板では、 結晶欠陥の引き継ぎの様子は 認められなかった。
    [0085] このような結晶構造を持つヘテロェピタキシャルウェハ は、 主に赤外 L E D等に用いられる。 上記のへテロェピ夕 キシャルウェハを用い、 デバイス加工を施し、 発光強度の 面内分布を評価した。 従来のウェハでは、 結晶欠陥の残る 部分に発光強度の低い部分が偏在していた。 さ らに、 ェピ 夕キシャル成長後、 結晶欠陥のなかつたウェハ中央部分に まで、 発光強度の低い部分が拡がっていた。 一方、 無転位 のェビタキシャルウェハにおいては、 場所に依存すること なく、 全面にわたり、 2 m W以上の発光強度が得られた。 そこで、 本発明者等は、 この発明のもう 1つの態様に従 い、 従来のェピタキシャルウェハの結晶欠陥の残る外周部 分をエッチング除去し、 同じデバイス加工を施した。 この 手法を用いたェピタキシャルウェハの発光強度の面内分布 を評価したところ、 全面にわたり 2 m W以上の発光強度を 得ることができた。 外周部分に結晶欠陥を残したままデバ イス加工したものと、 その部分をエッチング除去した後デ バイス加工したものとを、 それぞれ X線トポ観察したとこ ろ、 前者ではウェハ中央部までスリ ップが伝播していたの に対し、 後者ではどの部分にも結晶欠陥は観察されなかつ 同様の現象を、 G a A s基板上の I n G a Pおよび I n G a A s Pのへテロェピタキシャル層について調査した。 この結晶層は、 短波長レーザで用いられている。 この結晶 層についても同様の現象が観測され、 G a A sを基板とす るへテロェピ夕キシャルウェハ共通の問題点を有しており この発明はこのような化合物半導体についても有効である ことが確認された。
    [0086] 実施例 2
    [0087] V C Z法により得られる無転位の I n P基板と、 従来よ り用いられている外周部分に結晶欠陥の残る基板とを以下 のようにして比較検討した。 厚さ 3 5 0 m、 直径 5 0 m mの円形基板をそれぞれ 2分の 1に分割し、 それぞれの基 (' ΐ9 )
    [0088] 板の半分ずつを突き合わせ、 この上に同時にェピタキシャ ル成長を行なった。 ェピタキシャル層は、 1層目に厚さ 2 mの Ι π Ρ層、 2層目に厚さ 5 111の I n G a A s層、 3層目に厚さ 2 ^ 111の I n P層の構造で順次成長させた。 ェピタキシャル成長後、 エッチングによる方法で結晶欠 陥の分布状態を観察したところ、 従来の I n P基板の外周 部分では、 I n G a A s層を貫通して 3層目の I n P層ま で結晶欠陥を引き継いでいることが認められた。 一方、 V C Z法により製造された無転位の I n P基板においては、 それぞれのェピタキシャル層に、 結晶欠陥は観察されなか つた。 X線トポ観察においても結晶欠陥は観察されなかつ た。 したがって、 従来の I n P基板おいて認められた結晶 欠陥の引き継ぎは、 ェピタキシャル成長が原因でなく、 使 用した I n P単結晶基板が原因となっていることが確認さ れた 0
    [0089] このような結晶構造を有する結晶は、 主に長波長帯受光 素子 P I Nフォ トダイォー ドなどに用いられる。 前記のそ れぞれのェピタキシャルウェハを用い、 デバイス加工を施 し、 雑音成分である暗電流を測定したところ、 従来のゥェ ハでは結晶欠陥の残る部分に暗電流の高い部分が偏在して いた。 さらに、 ェピタキシャル成長後、 結晶欠陥のなかつ たウェハ中央部にも、 暗電流の高い部分が伝播しているこ とがわかった。
    [0090] 一方、 無転位のェピタキシャルウェハにおいては、 場所 に依存することなく全面にわたり、 印加電圧一 5 V時に 3 X 1 0 - 7 A / c m 2 以下の良好な暗電流特性を示した。 このことから、 デバイス加工の熱処理の際に、 ウェハ外周 部のスリ ップは、 中央部に向かって直線状に延びるものと 考えられる。 暗電流の高い部分、 すなわち暗電流値が印加 電圧一 5 V時に 3 x l O - 7 A Z c m 2 以上の部分は、 2 ィ ンチのウェハの外周部分から中心部分に延びて存在して おり、 エッチング観察による結晶欠陥の分布と一致してい ることが認められた。
    [0091] 従来は、 イ ンゴッ トをスライスした円形形状のウェハの ままでは、 ェピタキシャル成長技術上の制約により用いる ことができず、 矩形状に力ッティ ングした基板を用いてい た。 しかしながら、 もしこれをイ ンゴッ トからスライスし たままの円形形状のウェハを用いたとしても、 基板の結晶 欠陥がェピタキシャル結晶層にそのまま引き継がれるので、 結果として、 これらのカツティ ングにより取り除いていた 部分は使用できるものではなかつたことがわかつた。 さら に、 基板中央部の結晶欠陥密度の低い部分にも、 ウェハ外 周部のスリ ップが伝播して、 結果的には、 良好な暗電流特 性が得られる部分は、 矩形状にカツティ ングした基板を用 いた場合より も減少することがわかった。
    [0092] そこで、 外周部分に結晶結果の残るェピ夕キシャルゥェ ハのその部分に沿って、 デバイス加工時における熱処理を 施される前にへテロェピタキシャル層を溝状に取り除き、 前述のような ト レンチを形成した。 このような ト レンチの 形成後、 同様に 5 0 0 0個のデバィスを形成し、 暗電流の 面内分布を測定したところ、 ト レンチで囲まれた内側にお いては、 3 X 1 0 - 7 A / c m 2 以上のデバイスは 1 0 0 個以下であった。 また、 同時に X線トポ観察を行なったと ころ、 スリ ップ等の結晶欠陥は観察されなかった。 このよ うに、 この発明のもう 1つの態様に従い ト レンチを形成し て無転位の基板上にェピタキシャル成長させることにより、 従来より も多く の半導体デバイスを 1枚のウェハから得る ことができ、 著しく歩留りを向上させることができる。
    [0093] 実施例 3
    [0094] V C Z法により得られる無転位の基板と、 従来より用い られている外周部分に結晶欠陥の残る基扳について、 I n G a A s Pのへテロェピタキシャル層を形成したウェハに ついて比較検討した。 厚さ 3 5 0 m、 直径 5 0 m mの円 形基板を用い、 1層目に厚さ 7 の I n P層、 2層目に l mの I n G a A s P (発光波長 1 . 3 mの組織） 、 3層目に の I n P層の構造で順次成長させた。 ェピ タキシャル成長後、 X線トポ観察により、 ェピタキシャル 層および基板の結晶欠陥分布を観察したところ、 従来の基 板では第 3層目の I n P層にまで、 結晶欠陥を含んでいる ことがわかった。
    [0095] —方、 無転位の基板では、 結晶欠陥の引き継ぎは認めら れなかった。 このような結晶構造を持つェピタキシャルゥ ェハは、 主に長波長 L E D等に用いられる。 前記のへテロ ェピタキシャルウェハを用い、 デバイス加工を施し、 逆耐 圧、 発光強度、 発光形状不良、 およびそれぞれの面内分布 を評価した。
    [0096] 従来のウェハでは、 結晶欠陥の残る部分で、 逆耐圧が低 く なり （< 1 V ) 、 発光強度も低く なった。 また発光形状 も不良であった。 この結晶欠陥は、 ヘテロェピタキシャル 成長後、 結晶欠陥のなかった部分にまで、 デバイス加工後 に伝播しているものであることが X線トポ撮影により観察 された。
    [0097] —方、 無転位の基板上での I n G a A s Pヘテロェピ夕 キシャル層では、 ェピタキシャル成長後も、 デバイス加工 後も、 結晶欠陥は観察されなかった。 逆耐圧も > 2 Vであ り、 発光強度も面内では一様で発光形状の不良も見られな かった。
    [0098] 従来のウェハでは良品デバィスが 1 0 0 0個以下であつ たのに対し、 無転位へテロェピタキシャルウェハでは、 良 品デバイスが 4 0 0 0個以上得ることができ、 著しく歩留 りが向上した。
    [0099] 産業上の利用可能性
    [0100] この発明の化合物半導体ウェハは、 たとえば、 p I Nフ ォ トダイオー ドなどの受光素子、 レーザおよび L E Dなど の発光素子、 ならびに F E Tなどの増幅素子などの半導体 デバイスに使用することができる ものである。
    权利要求:
    Claims 請求の範囲
    1. 化合物半導体単結晶基板の上方にヘテロェピタキシ ャル結晶層を形成した化合物半導体ェピタキシャルウェハ において、
    前記化合物半導体単結晶基板がほぼ円形形状を有し、 か つ無転位であることを特徴とする、 化合物半導体ウェハ。
    2. 請求の範囲第 1項に記載の化合物半導体ウェハであ つて、 前記化合物半導体単結晶基板が m - V族化合物半導 体であり、 その上に形成されたへテロェピタキシャル結晶 層がェピタキシャル結晶成長が可能な程度に前記 m— V族 化合物半導体単結晶の格子定数とほぼ同じ格子定数を有す る化合物半導体結晶層であることを含む。
    3. 請求の範囲第 2項に記載の化合物半導体ウェハであ つて、 前記 ΠΙ— V族化合物半導体が、 G a A s または I n Pであることを含む。
    4. 請求の範囲第 2項に記載の化合物半導体ウェハであ つて、 前記 ΙΠ - V族化合物半導体単結晶の格子定数とほぼ 同じ格子定数を有する化合物半導体が、 G a , A s , A H , I n , および Pからなる群より選ばれた元素を 2以上含む 半導体を含む。
    5. 請求の範囲第 3項記載の化合物半導体ウェハであつ て、 前記 ΙΠ - V族化合物半導体が G a A sであり、 ヘテロ ェピ夕キシャル結晶が G a A il A sであることを含む。
    6. 請求の範囲第 3項に記載の化合物半導体ウェハであ つて、 前記 ΠΙ - V族化合物半導体が G a A sであり、 へテ ロェビタキシャル結晶層が I n G a Pであることを含む。
    7. 請求の範囲第 3項に記載の化合物半導体ウェハであ つて、 前記 ΠΙ - V族化合物半導体が G a A sであり、 へテ ロェピタキシャル結晶層が I n G a A £ Pであることを含 む。
    8. 請求の範囲第 3項記載の化合物半導体ウェハであつ て、 前記] Π— V族化合物半導体が I η Ρであり、 ヘテロェ ピタキシャル結晶が I n G a A sであることを含む。
    9. 請求の範囲第 3項記載の化合物半導体ウェハであつ て、 前記 ΠΙ - V族化合物半導体が I n Pであり、 ヘテロェ ピタキシャル結晶が I n G a A s Pであることを含む。
    1 0. 化合物半導体単結晶基板の上方にヘテロェピタキ シャル結晶層を形成した化合物半導体ェピタキシャルゥェ ハにおいて、
    前記へテロェピタキシャル結晶層における結晶のつなが りを断つ手段を設けた、 無転位の部分への結晶欠陥の伝播 を抑制したことを特徴とする、 化合物半導体ウェハ。
    1 1. 請求の範囲第 1 0項に記載の化合物半導体ウェハ であって、 前記結晶のつながりを断つ手段がウェハの外周 付近に設けられたヘテロェピタキシャル結晶層を除去した 溝であることを含む。
    1 2. 請求の範囲第 1 0項に記載の化合物半導体ウェハ であって、 前記結晶のつながりを断つ手段が、 格子目の 1 つが 1つの素.子を形成する格子状のへテロェピタキシャル 結晶層を除去した溝であることを含む。
    1 3. 請求の範囲第 1 0項に記載の化合物半導体ウェハ であって、 前記結晶のつながりを断つ手段が、 ウェハの外 周付近を取り除く ものであることを含む。
    14. 請求の範囲第 1 0項に記載の化合物半導体ウェハ であって、 前記結晶のつながりを断つ手段がウェハの外周 付近を S i X Ny または S i χ Oy 膜で覆い、 その内側の 無転位の部分のみにヘテロェピタキシャル結晶層を選択的 に成長させることを含む。
    类似技术:
    公开号 | 公开日 | 专利标题
    US10301745B2|2019-05-28|Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
    JP5827674B2|2015-12-02|高品質ホモエピタキシ用微傾斜窒化ガリウム基板
    US9816202B2|2017-11-14|Single crystal diamond
    US8637848B2|2014-01-28|Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
    JP5251893B2|2013-07-31|導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
    US8728236B2|2014-05-20|Low dislocation density III-V nitride substrate including filled pits and process for making the same
    JP6514915B2|2019-05-15|単結晶基板の製造方法およびレーザ素子の製造方法
    JP3409958B2|2003-05-26|半導体発光素子
    DE69933169T2|2007-09-13|Einkristall Galliumnitridsubstrat und Verfahren zu dessen Herstellung
    US6841274B2|2005-01-11|GaN single-crystal substrate, nitride type semiconductor epitaxial substrate, nitride type semiconductor device, and methods of making the same
    US9589792B2|2017-03-07|High quality group-III metal nitride crystals, methods of making, and methods of use
    US6100104A|2000-08-08|Method for fabricating a plurality of semiconductor bodies
    US8426325B2|2013-04-23|Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
    JP5498163B2|2014-05-21|多層半導体ウエハ及びその製造方法並びに素子
    US7501022B2|2009-03-10|Methods of fabricating silicon carbide crystals
    US6413627B1|2002-07-02|GaN single crystal substrate and method of producing same
    JP2889588B2|1999-05-10|単結晶半導体材料層及び絶縁材料層の交番の形成方法
    US5798537A|1998-08-25|Blue light-emitting device
    TWI236056B|2005-07-11|GaN single crystal substrate and method of making the same
    KR100588098B1|2006-06-09|실리콘 단결정 웨이퍼, 에피택셜 실리콘 웨이퍼와 그제조방법
    US8147612B2|2012-04-03|Method for manufacturing gallium nitride crystal and gallium nitride wafer
    US7221037B2|2007-05-22|Method of manufacturing group III nitride substrate and semiconductor device
    US8138003B2|2012-03-20|Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches
    JP4720125B2|2011-07-13|Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
    US7226509B2|2007-06-05|Method for fabricating a carrier substrate
    同族专利:
    公开号 | 公开日
    EP0416128A1|1991-03-13|
    EP0416128B1|1995-05-24|
    CA2028808C|1994-10-04|
    KR920700315A|1992-02-19|
    DE69019639D1|1995-06-29|
    CA2028808A1|1990-09-18|
    EP0416128A4|1991-10-02|
    DE69019639T2|1995-09-21|
    KR930007856B1|1993-08-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-10-04| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB NL SE |
    1990-10-04| AK| Designated states|Kind code of ref document: A1 Designated state(s): CA KR US |
    1990-11-15| WWE| Wipo information: entry into national phase|Ref document number: 1990904684 Country of ref document: EP |
    1990-11-16| WWE| Wipo information: entry into national phase|Ref document number: 2028808 Country of ref document: CA |
    1991-03-13| WWP| Wipo information: published in national office|Ref document number: 1990904684 Country of ref document: EP |
    1995-05-24| WWG| Wipo information: grant in national office|Ref document number: 1990904684 Country of ref document: EP |
    2000-01-01| ENP| Entry into the national phase|Ref country code: CA Ref document number: 2028808 Kind code of ref document: A Format of ref document f/p: F |
    优先权:
    申请号 | 申请日 | 专利标题
    JP6671389||1989-03-17||
    JP1/66713||1989-03-17||DE69019639T| DE69019639T2|1989-03-17|1990-03-15|Plättchen aus halbleiterkomposit.|
    EP90904684A| EP0416128B1|1989-03-17|1990-03-15|Wafer of compound semiconductor|
    KR9072470A| KR930007856B1|1989-03-17|1990-03-15|화합물 반도체 웨이퍼|
    [返回顶部]