• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990005995A1
    申请号:PCT/JP1989/001180
    申请日:1989-11-21
    公开日:1990-05-31
    发明作者:Yasunari Furuya；Kazuko Moriya
    申请人:Seiko Epson Corporation；
    IPC主号:H01L24-00
    专利说明:
    [0001] 明 細
    [0002] 技術分野
    [0003] 本発明は半導体装置に於ける高精度な抵抗素子の構造に関する。
    [0004] 背景技術
    [0005] 従来、 多結晶シリコンで抵抗素子、 特に高抵抗素子を半導体基扳上に形成 した構造図を第 1図に示す。 半導体基板 3の上に酸化膜である絶縁膜 9をは さみ多結晶シリコン 2力く形成され、 コンタクト 5、 7を介してアルミニウム 電極線 4、 6と接続されている。 そして多結晶シリコン 2の上部には絶縁膜 1◦力くあり、 その上部はアルミニゥム配線による ί言号線又は何も信号線がな く酸化保護膜があるのみであつた。
    [0006] さらに、 従来低濃度の拡散層又はイオン打ち込みによる拡散層で形成され る抵抗素子を半導体基板上に形成した構造図を第 2図に示す。 半導体基板 1 3の表面部に形成された拡散抵抗 1 2はコンタクト 1 5、 1 7を介してアル ミニゥム電極線 1 4、 1 6と接続されている。 そして拡散抵抗の上部には酸 化膜である絶緣膜がありく その上部は多結晶シリコンゃアルミニゥムによる 他の信号配線が、 又は何も信号配線がなく酸化保護膜があるのみであった。 しかし、 第 2図に示す従来の構造では、 抵抗素子の拡散面と酸化膜の界面 に蓄積した電荷や抵抗素子上を通過する信号配線からの電界のために抵抗素 子表面に空乏層を生ずる。 この空乏層は抵抗素子の抵抗値を上昇させる方向 に働く。 この空乏層の厚み力《抵抗素子の拡散の深さに対して無視できない水 準になると、 抵抗素子の値を大きく変動させることになる。 イオン打ち込み で形成される 1〃以下の拡散深さでシート抵抗ら〜 9 Κ Ω 以上の抵抗素 子では、 この現象が顕著で、抵抗値が数％から数 1。％変動することがあつ た。
    [0007] また同様に、第 1図に示すような構造に高抵抗多結晶シリコンを棚した 場台、酸 i Mで保護されているだけのため、 不純物イオン力多結晶シリコン 上に侵入した場合、 その電界により、 多結晶シリコンの抵抗値が大きく変動 することがあった。
    [0008] 又半導体素子は特 光に対してエネルギー準位が変化する為、半導体装 置に可視光、 赤外線、紫外線等が照射されると、抵抗値が変化してしまうと いう問題点を有していた。
    [0009] 発明の開示
    [0010] 本発明の半導体装置の構成は、 低 拡散あるいは、 イオン打込みで形成 される拡散抵抗もしくは多結晶シリコンで形成される抵抗素子の少なくとも 上方に抵抗素子よりも低抵抗の導体を形成し、 こ^)低抵抗導体を電源に対し て、一定電位に保つことを特徵とする
    [0011] 本発明の上記構成によれば、 低1¾拡散あるいはイオン打込みで構成され る抵抗、又は高抵抗多結晶シリコンの少なくとも に一定電位に接続され た導体を形成することにより、 抵抗値の変動の原因となる、 不純物イオンや 近接信号線からの電磁界を遮断するので、 低 ^ ^拡散の抵抗、 多結晶シリコ ンカ抵抗値を安定に保つことができるのである。
    [0012] 又、光が照射されることによる抵抗値の麵を防止することができる。
    [0013] 図面の簡単な説明—
    [0014] 第 1図は従来の多锆晶シリコンによる抵抗素子の構造図。
    [0015] 第 2図は従来の拡散抵抗素子の構造図。
    [0016] 第 3図は本発明の多結晶'シリコンによる抵抗素子の構造図。
    [0017] 第 4図は本発明の拡散抵抗素子の構造図。 ； 第 5図は LOCOS上に形成した本発明の多結晶シリコン抵抗の構造図。 第 6図は L 0 C 0 S下にストツバ一を設けた時の本発明の多結晶シリコン 抵抗の構造図。
    [0018] 第 7図 （a) は、 周辺を抵抗素子と同じ材料で囲んだ本発明の多結晶シリ コン抵抗の平面図、 第 7図 （b) はその断面図。
    [0019] 第 8図は抵抗素子の上下層を導体で覆った本発明の多結晶シリコン抵抗の 第 9図 （a) は抵抗素子を覆う導体の電位を VDDにした、 本発明の多結 晶シリコン抵抗の構造図、 第 9図 （b) は導体の電位をトランジスタの出力 とした時の一回路例を示す図。
    [0020] 第 1◦図は中間夕ップで出力電圧を抵抗分割する時の本発明による抵抗素 子の応用回路図。
    [0021] 第 11図は、 複数の抵抗素子で出力電圧を抵抗分割する時の本発明による 抵抗素子の応用回路図。
    [0022] 第 12図は二層金属配線による本発明の多結晶シリコン抵抗の断面図。 第 13図 （a) 周辺を抵抗と同じ材料で覆った本発明による拡散抵抗の苹 面図、 第 13図 （b) はその断面図。
    [0023] 第 14図は抵抗の上下層をシールド導体で覆つた本発明の拡散抵抗素子の 断面図。
    [0024] 第 15図 （a) は周辺をストッパーで囲った本発明の拡散抵抗素子の平面 図、 第 15図 （b) はその断面図。
    [0025] 第 16図はシールド導体で覆われた本発明の抵抗素子を高周波回路のディ レイラインとして使用した場台の等価回路図。
    [0026] 発明を実施するため最良の形態
    [0027] 本発明の実施例を図面に基づいて説明する。 第 3図は本発明の基本構成と なる多結晶シリコンによる抵抗素子の構造図である。 2は多結晶シリコンを 用いた抵抗素子で、 その両端はコンタクト 5、 7を経由して電極 4、 6へ引 き出されている。 電極 4、 6の材料はアルミニウムである。 そして多結晶シ リコン 2の上部に酸 ibEをはさみ、 多锆晶シリコンの苹 積の半分以上を 覆うように低抵抗導体 1を形成し、一定電位 （低電源電位 V S S 8、又は高 電源電位 V D D、 その中間電位でもよい） を与えておく。 尚、 本発明に於け る酸化膜とは絶縁膜を意図する。
    [0028] この様な構造の抵抗素子は次の様な利点がある。 まず低抵抗導体 1の上部 に配置される信号線、及び外界からのノイズが抵抗素子へ飛び込むのを防止 すること力できる。 つまり抵抗素子の周隨こ存在する浮遊容量、 浮遊ィンダ クタンス等から伝わる電気 *磁気ノイズは、 低抵抗導休の静電しゃへい効果 により取り除かれる。 よって抵抗素子は、半導体装置の動作中でもノイズに より電流一 «ΕΕ特性（即ち抵抗値) 力変化することなく、安定した精度の高 い素子として使われる。
    [0029] 次に、 ii 程中及び完成後に抵抗素子へ外部から入り込む +イオン、 一 イオンの進入を防止すること力《できる。 つまり低抵抗導体の電位より +側に 蒂電して 、るィォンは反発させ抵抗素子から遠ざけ、一側に帯電して 、るィ オンは低抵抗導体へ引きよせる。 す'ると、 半導体装置の電源をいれている間 は、 抵抗素子近傍のイオン分布は一定となり、外部イオンによる電界影響を 防ぐこと力できる。
    [0030] よつて辭変化により抵抗値が変動することを防止することが可能となる。 さらに低抵抗導体は、外部から抵抗素子へ照 される光を遮断することが 可能である。 高抵抗多結晶シリコン抵抗-は半導体である為、可視光、赤外線、 紫外線等の光エネルギーにより、 電子エネルギー力く遷移し、結果的に抵抗素 子としての特性力 <変化してしまう。 そこで低抵抗導体という物理的保護材で 覆うことにより上記の様な問題点はなくなり安定した抵抗素子となる。
    [0031] 以上、 外界からの影響で抵抗素子特性が変動することを防止する利点をあ げてきたが、 反対に抵抗素子自体から発生するノイズ、 電界 ·磁界を周囲へ およぼさないという禾 lj点もある。 とくに高速で動作する回路の場合、 抵抗素 子を流れる電荷も急激に変動する為、 熱雑音を大きくなり、 この抵抗素子か ら放出される不要幅射は無視できなくなり、 この様な場合、 有効である。 抵抗の材料としては、 P型多結晶シリコン、 N型多結晶シリコンの他にィ ォン打ち込みしな L、か、 ィォン打ち込み量を少なくした高抵抗の多結晶シリ コン （ハイレジと呼ぶ） 、又はシリコンに限らず他の半導体、 及び半導体— 金属化合物においても、 本発明は同じ効果を持つ。
    [0032] 低抵抗導体の材質としては、 アルミニウム、 タングステン、 モリブデンは どの金属が一般的であるが、 多結晶シリコンでも効果はある。 さらに力リウ ムひ素系の化合物♦超電導材料でも可能である。
    [0033] 本発明は構造が簡単である為、 応用範囲力;'極めて広い。 その中から抵抗素 子の構造に関する応用例に焦点を絞り、 実施例をあげてゆく。
    [0034] 第 5図は半導体基板表面に形成された選択的酸化膜 （以下 L 0 C 0 Sと呼 ぶ） 上に本発明の多結晶シリコン抵抗を形成した図である。 基板 5 5上に L 0 C O S 5 3を形成し、 その上に酸化膜 5 2を介して多結晶シリコン抵抗 5 0を形成する。 さらに酸化膜 5 6をはさみアルミニウムの導体 5 1で抵抗 5 (〕を覆い、 アルミニウム導体 5 1には電源 V S S 54を接続しておく。 L O C O Sの上部に抵抗素子を形成することの利点は、 L 0 C 0 S膜が厚い為、 多結晶シリコンの真下に寄生トランジスタ力できにくい、 基板との距離が遠 くなる為、 抵抗素子と基板の間の浮遊容量が少なくなる。 抵抗直下のビンホ 一ルによりリークカ<防止しやすい等があげられる。 第 5図は低抵抗導体で覆 うことにより、 抵抗素子としての安定性、 高精度性、 信頼性がさらに高まる。 第 6図は L O C O Sの直下に高濃度拡散領域を設けた応用例の図である。 トランジスタの耐圧を上げる為に LOCOSの下に高 拡散領域 （ストッ パー） を設ける。 第 6図は Pチヤネノレ領域なので、 濃い N+ ストッパー 65 を設け、基板 66より VDD電位を与える。 LOCOS 64の上に多結晶シ リコン抵抗 60を形成し、 その上部をアルミニウム導体 61で覆い、 その電 位を VDD67とする。 この構成にすると抵抗 60は VDDに保たれるアル ミニゥム導体 61と N+ストッパー 65によって上下力、らシーゾレドされる。 よつて抵抗素子としての特性も安定し力、つトランジスタの耐圧も上か'るとい う二重の効果がある。 Nチャネル領域では、 0じ03下の？— ゥエルに P+ ストッパ一を設け、 この P+ ス卜ヅノ、'一及びアルミニウム導体に VS S を与えれば全く同じ効果が得られる。
    [0035] 第 7図 （a) は、抵抗と同じ材料で抵 ¾¾¾辺をシ一ルドした錢例の平面 図で、第 7図 （ b ) は A— B線の断面図である。本発明のシールド効杲をよ り高めるには、 抵抗素子と同じ高さ （層） にもシールド材を形成することが 望ましい。 そこで、多結晶シリコン抵抗素子 70の周囲に多結晶シリコン 7 7を配置し、 それらを全て覆う V S Sに接続されたアルミニウム導体 75を 形成し、 ァノレミニゥム導体 75と多結晶シリコン 77はできる限りコンタク 卜 76、 78を設ける。 こうすることにより多結晶シリコン 70の抵抗値は 下がり、低抵抗導体に対してシ一ルド効果を発揮する。 図中 73、 74は、 コンタクト 71、 72を介して多結晶シリコン 70に接続されるアルミニゥ ム導体 75を同層のアルミニウム電極線である。
    [0036] 第 8図は抵抗素子の下層にシールド層を形成した構造図である。 半導体基 板 83の上に酸化膜 86をはさみ、 導体 82を形成し、電位を V S S 85と する。 この導体 82は通常第 1多結晶シリコン力;'用いられる。 そして酸化膜 をはさみ、 第 2多結晶シリコンによる抵抗素子 80力形成され、 さらに酸化 膜をはさみ、 V S S 84へ電位をとられたアルミニウム導体 81力抵抗素子 80の上部を覆う。 この構造にすれば、 抵抗素子 80をその上下層からシー ルドする為、 安定した抵抗素子が得られるという効果は高い。 ここで第 1多 結晶シリコンはアルミニゥムより高抵抗であるため第 1多結晶シリコンと V S S電源を接続する為のコンタクトを多くとる程、前記効果が大きくなるこ とはいうま.でもない。 特に導体力 <多結晶シリコンの場合、 抵抗素子を挾んで 対向する多結晶シリコンの両端部の 2個所に少なくとも電源コンタクトを配 置する等して、 多結晶シリコン導体の各部分の電位をできるだけ均一にする ようにすれば、 抵抗素子に対する効果はより一層向上する。
    [0037] 第 9図 （a) は第 1図の構造に於いて、 低抵抗導体の電位を VDD 90に とつた抵抗素子の構造図である。 シールド効果^、う点からすると V S Sで も VDDでも変わりない。
    [0038] 第 9図 （b) は同じく低抵抗導体への印加電位をトランジスタの出力電圧 から取り出して VDD、 VS Sの中間電位とする場合の一側図である。 MO S トランジスタ 91、 92、 93、 のトランジスタ駆動能カを各々 ^、 β ρ2、 SN1、 βΝ2、 トランジスタしきい値を各々 VTP1 、 VTP2、 VTNI 、 VTN2 とすると信号 96の電位は
    [0039] 但し、 V TNI 一 ΤΝ2 ノ
    [0040] VDD— ~ TP2 ~ TPI
    [0041] となる。 よって出力電圧は、 VDDを基準とすると、
    [0042]
    [0043] シールド効果を上げるためには、 中間電位の出力インピーダンスを低くす る必要があるので、第 9図 （b) では、 V2電位のボルテージフォロアとし て差動対を利用し、 出力 97を得ている。
    [0044] さらにシールドされる抵抗素子の温度特性に合わせて、 シールド導体の電 位を変化させてやれば、 シールド抵抗素子を変動させる原因の一つである空 乏層の効果を補償することができる。 例えば第 9図 （b) において、 トラン ジス夕 94のゲ一ト入力を直接ボルテージフォロアの +端子に入力すれば、 p型のシールドされる抵抗素子の空乏層効果を補償することができる。 第 10図は中間夕ップ付抵抗素子の応用回路図である。抵抗を 2分割して、 その中間点からの出カオペアンプ 1◦ 7を通して取り出す回路で、 正確に 2 分割された抵抗素子へ本発明を適用している。
    [0045] VDD100と VSS 105にコンタクト 102、 1〇 4を介して接続さ れた多锆晶シリコン抵抗 101には、 その構造上の中間点にコン夕クト 10
    [0046] 3カ'設けられ、 コンタク卜から取り出す信号 106の電位は VDDZ2にな るようにしてある。 この多結晶シリコン抵抗 101の上部を V S Sへ接続さ lたアルミニウム導体 109で覆うことにより、 抵抗値が周囲のノイズゃ電
    [0047] 5界からシールドされ、部分的に抵抗値が変動してしまうのを防止する。 よ つて出力 V。 108には正確に VDD/2が出力される。
    [0048] 第 11図は第 10図と目的は同じで、 2本の抵抗素子を用いる場台の応用 回路図である。 V D D 110と V S S 111の間に直列接続された 2本の多 結晶シリコン抵抗 114と 115があり、 その 2本をつなぐ信号 116はォ ぺアンプ 117へ入力され、 信号 116の電位がそのまま出力 ¾EV0 11
    [0049] 8となって出力される。
    [0050] VDD
    [0051] Vo = ― ~~
    [0052] 2
    [0053] とする為には、 抵抗 115と 116の構造を全く同じにしておき、 かつ周匪 からのノイズ、 電磁界による影響を防ぐ為、 抵抗 1 1 5と 1 1 6の上層アル ミニゥム導体 1 1 3と 1 1 2で覆い、 同一の電位 1 1 1を与えておく。 こう することにより V o には安定した電圧が出力される。
    [0054] この構成による抵抗分割は極めて応用範囲力広く、 3本、 4本を直列接続 しておけば、 V D DZ 3、 V D DZ4も簡単に得られる。
    [0055] 又、 スタンダードセル方式による半導体集積装置内のレイァゥト時、 予め 抵抗素子とそれを覆うアルミニゥム等の導体を 1つのセルとして登録してお けば、 簡単に自動配置、 配線処理が可能である。
    [0056] 以上、 多結晶ポリシリコン抵抗を用いた本発明の構造では、 アルミニウム 配線 1層の場合を例にあげて来た力 <、 もちろん 2層、 3層配線の半導体装置 でも応用できる。
    [0057] 第 1 2図はアルミ 2層以上の構造図である。 基板 1 2 1の上に酸化膜 1 2 2をはさみ多結晶シリコン抵抗 1 2 0があり、 電極 1 24、 1 2 5を通して 抵抗素子として動作する。 電極 1 2 4、 1 2 5は第 1アルミニウム配線層で ある。 さらに酸化膜 1 2 3、 1 2 6をはさんで、 第 2アルミニウム配線層 1 2 7があり、 多結晶シリコン抵抗 1 2 0の上部全体を覆っており、 かつ V S S電位を与えられている。 この場合、 抵抗素子 1 2 0とシールド材 1 2 7の 距離が、 アルミニウム 1層配線の時より離れる為、 多少シールドの効果は減 る力 抵抗素子のコンタクトをさけてシールド材のパターン設計をしなくて 済むので、 その分、 設計は容易となる。
    [0058] これまでの実施例は多結晶シリコンを抵抗素材として使う場合であった力 半導体基板に埋め込まれた拡散抵抗の場合でも、 本発明のシールド効梁によ り抵抗の安定化と L、う技術は応用できる。
    [0059] 第 4図は本発明を拡散抵抗へ応用した時の基本構造図である。 拡散抵抗 1 2の両端にコンタクト 1 5、 1 7を設け、 アルミニウム配線 1 4、 1 6を電 極とする。 そして拡散抵抗の平面 ®¾の半分以上の上部を酸化膜をはさんで アルミニウム導体 11で覆い、 VS S電位 18を与えておく。 この構造によ りアルミニウム導体 11はシールド材となり、外界からの電磁波ノイズや光、 イオン、 よごれを電気的力、つ物理的に遮蔽するので、 拡散抵抗の安定化、 高 精度化の効果がある。
    [0060] 拡散氐抗の材質としては N-基板中に形成する Ρ— ゥエル抵抗、 Ρ—基板 中に形成する Ν— ゥエル ί氐抗などの低 拡散抵抗や、 イオン打ち込みで形 成する Ρ+抵抗、 Ν+抵抗などの高？驗拡散抵抗などに本発明は適用できる。 又低抵抗導体の材質としては、 アルミニウムや多結晶シリコンの他、金属 —半導体化合物、超電導物質などが適用できる。
    [0061] 拡散抵抗とシールド材料の組み合わせも多くのものか可能で、 その中から 抵抗の構造に焦点を絞り実施例をあげてゆく。
    [0062] 第 13図は拡散抵抗の周囲を同じ拡散材料で覆つた場合の構造図である。 第 13図 （a) は平面図、 第 13図 （b) は A— B線の断面図である。 拡散 抵抗 130力《半導体基板 139の浅い部分に形成されており、 その周囲 （横 方向） に同じ拡散材料 137を形成し、 拡散抵抗 130の上部を酸化膜をは さんで覆うアルミニウム導体 135は拡散材料 137とコンタク 136、 1 38を介して接銃され、 さらに電源 V S Sへ電位を与えられる。 こめ構造に より周囲のトランジスタのソース · ドレイン♦又は拡散抵抗力、らの電磁界ノ ィズを遮蔽す 効果か まる。 図中 133、 134は拡散抵抗 130へコン タクト 131、 132を介して接铳される 135と同じ層のアルミニウム電 極線である。
    [0063] 第 14図は拡散抵抗の下層部にシールド導体を形成した場合の構造図であ る。 P—基.板 143に N+埋め込み層 142力あり、 144、 145は高不 純物; の N型ェピタキシャル層で、 コンタクト 146により V D Dへ電位 をとられている。 140は P+拡散抵抗で、 酸化膜 147をはさみ、 その上 部をアルミニウム導体 141で覆われており、 アルミ導体 141の電位も V DDとなっている。 この構造の拡散抵抗素子は、上下♦左右からシールドさ れる為、 抵抗としての安定性、 精度が極めて高い。
    [0064] この様に第 13図、 第 14図の実施例では抵抗素子の横方向及び下方向に 対するシールド効果がある為、 半導体集積装置に光や a線が照射された時に 発生する電流路近くのトランジスタのスィツチングによる基板電流の影響を 防ぐという大きな効果も有している。
    [0065] 第 15図 （a) は拡散抵抗の周囲をストッパーで囲んだ場合の平面図で、 第 15図 （b) はその A— B線の断面図である。 N—基板で形成した P— ゥ エル 159表面に作られた N型拡散抵抗 150の周囲に P+ ストッパー 15 7を形成し、 コンタクト 156、 158によりアルミニウム導体 155から VS S電位を与える。 この構造によれば、 周囲からの電磁ノイズをシールド して防止する他、 ラッチアップ防止効果もある。
    [0066] この反転型半導体の場合、 N—基板の上に P型拡散抵抗を形成し、 その周 囲を N+ ストッパーで囲い、 N+ ストッパー及び拡散抵枋 Lhのアルミニウム 導体には V D Dを与えることにより、 やはり電磁ノイズシールド及びラッチ アップ防止という効果がある。 尚、 -図中、 153、 154はアルミニウム導 体と同層のアルミニウム電極線であり、 コンタクト 151、 152を介して 抵抗 150に接続される。
    [0067] これまで述べて来た拡散抵抗の周囲を一定電位を与えられた導体で覆うと いうことによる静電遮蔽効果は、 多結晶シリコン抵抗の場合と同様前記一定 電位の電源として、 VS S、 VDD、 又はその中問電位でもかまわない。 また、 拡散抵抗に中間タップを設け、 1本の拡散抵抗素子を分圧して使用 する場合も、 その周囲を一定電位に接続された導体で覆うことにより、 抵抗 素子の安定性が高まるという効果がある。
    [0068] さらに複数の拡散抵抗素子を用いる場合も前述と同様、本発明力適用でき る。
    [0069] 第 1 6図は、 本発明のシールド ί氐抗が高周波回路のディレイラインとして 使えることを示す等価回路である。 抵抗 1 6 0〜1 6 3の周瞧ま一定電位の 導体で囲んであるので、 コンデンサ 1 64〜 1 6 7は常に安定な容量暄を得 ること力くでき、 またシ一ルドされているので、 抵抗値の安定性も良い。 信号 は V i側の抵抗端子から入力し、 出力に V0UT側の抵抗端子から取り出す。
    [0070] 述べてきた様に、本発明はその応用範囲が極めて広い。
    [0071] 回路技術の中で最も基本的な受動素子である抵抗素子の精度を上げるとい うことは、 あらゆる電子回路の中で使われる。 特に抵抗の絶対値の精度が必 要な発振回路、 A/D変換回路、 センサー回路、及び複数の抵抗素子の相対 的な値 （抵抗比） の精度が必要な DZA変換回路、電圧検出回路、発振停止 検出回路、 さらに高 ί氐抗としてできる限りリーク電流を抑止が必要なスタチ ック RAM、 E P R OM、 F 2 P R O Mなどの電子デバイスを半導体集積装 g±に形成する場合、本発明は極めて利用しやすいものである。
    [0072] さらに本発明の抵抗素子をシールド導体で覆うという技術は、 容量、 トラ ンジスタ、 等の周囲をシールド導体で覆うということにも応用可能で、容量、 - トランジスタの安定性を上げること力できる。
    [0073] 本発明は、 既存の製造工程を用いて、 抵抗素子の周辺構造パターンを少し 付加するだけという簡単な構成で、抵抗素子としての安定性、精度が向上す る為、 その応用範囲が極めて広い。
    [0074] 抵抗素子の安定性、 精度が向上するとは、 抵抗素子としての絶対値、 ある いは複数の抵抗素子を用いた時の相対抵抗比に関して、 周囲の電磁界ノィズ の,影響を受けにくくなるということである。 また抵抗素子の表面 （一般には酸化膜） 電位がフローティングにならない 様にする為、 イオン等の影響を受けにくくなり、 抵抗値の経年変動を防止で さる。
    [0075] さらに光により抵抗素子特性が変動することが防止できる。
    [0076] そして抵抗素子自体から発生する電磁界ノィズを軽減することができる。 また低濃度拡散により精度の良い高抵抗素子力《実現できる為、 必要面積が 少なくなり、 結果的に半導体集積装置を高集積化できる。
    权利要求:
    ClaimsI 5 請 求 の 範 囲
    1. 多結晶シリコンまたは半導体基板への不純物拡散で形成される抵抗素子 の少なくとも上方に導体を形成し、該導体に一定電位を印加することを特徵 とする半導体装置。
    2. 前記抵抗素子と前記導体の間には絶縁膜が介在することを特徴とする請 求項 1記載の半導体装置。 -
    3. 前言 体は前記抵抗素子の平 ®ϋ積の半分以上を覆うように形成される ことを特徵とする請求項 2記載の半導体装置。
    4. 前記抵抗素子の 2つの端子の間の該抵抗素子の上方に、前記導体が形成
    10 されることを特徵とする請求項 2記載の半導体装置。
    5. 多結晶シリコンよりなる前記抵抗素子は半導体基^ 1：に絶縁膜を介して 形成されることを特徴とする請-求項 3または 4記載の半導体装置。
    6. 多結晶シリコンよりなる前記抵抗素子は半導体基板に形成された選択的 酸 t)Eの上部に形成されることを特徵とする請求項 3または 4記載の半導体
    7. 前記一定電位は、 電源電位であることを特徵とする請求項 5または 6記
    8. 前記一定電位は、 電源の中間電位であることを特徵とする請求項 5また は 6記載の半導体装置。
    20 9. 前記選択的酸化膜下の基板に、該基板と同一導醒で基板よりも高不純 物 の拡散領域を設けたことを 4¾とする請求項 6記載の半導体装置。
    1 0. 前記基板に電源電位を印加することを傲款とする請求項 9記載の半導
    1 1. 前記導体と前記基板に同一の電源電位を印加することを特徵とする請 25 求項 1 0記載の半導体装置。
    1 2. 前記抵抗素子の横方向にも前記一定電位の供給された前記導体を絶縁 膜を介在して配置することを特徴とする請求項 3または 4記載の半導体装置。
    1 3. 前記橫方向に配置された導体は、 前記抵抗素子と同一層の多結晶層シ リコンよりなり、 前記上方に形成された導体とコンタクトにより接続される
    5 ことを特徴とする請求項 1 1記載の半導体装置。
    1 4. 前記横方向に配置された導体は、 前記抵抗素子を挾んで対向すること を特徴とする請求項 1 1または 1 2記載の半導体装置。
    1 5. 前記抵抗素子の下方に絶縁膜を介して前記一定電位が印加された第 2 の導体を配置することを特徴とする請求項 3または 4記載の半導体装置。0 6. 前記抵抗素子の上方全体を覆うように前記導体が形成されることを特 徴とする請求項 4記載の半導体装置。
    1 7. 半導体基板への不純物拡散で形成される間前記抵抗素子は第 1の拡散 領域よりなり、 該第 1の拡散領域に近隣する前記半導体基板に第 2の拡散領
    ' 域を設け、 該第 2の拡散領域に前記一定電位を供給することを特徴とする請 5 求項 3または 4記載の半導体装置。
    1 8. 前記第 2の拡散領域は、 前記第 1の拡散領域を挾んで対向して配置さ れることを特徴とする請求項 1 6記載の半導体装置。
    1 . 前記第 2の拡散領域は前記導体とコンタクトにより接続されることを 特徴とする請求項 1 6または 1 7記載の半導体装置。
    0 2 0. 前記第 1の拡散領域の下方の前記半導体基板に前記第 2の拡散領域と 同一導電型であり、 前記半導体基板とは逆導電型の埋め込み層を設け、 該埋 め込み層は前記半導体基板中で前記第 2の拡散領域を接触するように形成さ れることを特徴とする請求項 1 7または 1 8記載の半導体装置。
    2 1 . 前記第 1の拡散領域と前記第 2の拡散領域を同一導電型とすることを5 特徴とする請求項 1 7または 1 8記載の半導体装置。
    2 2. t 1の拡散領域と前記第 2の拡散領域を逆導電型とすることを特 徴とする請求項 1 8または 1 9記載の半導体装置。
    2 3. 前記抵抗素子は 2つの端子を各々電源に接続してなり、該抵抗素子の 中間点から前記電源 を分割した «Εを取り出すように構成したことを特 徵とする請求項 3または 4記載の半導体装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9837528B2|2017-12-05|Semiconductor device and manufacturing method of the same
    DE3002343C2|1988-08-11|
    US4086642A|1978-04-25|Protective circuit and device for metal-oxide-semiconductor field effect transistor and method for fabricating the device
    US4492974A|1985-01-08|DMOS With gate protection diode formed over base region
    TW285768B|1996-09-11|
    JP3364559B2|2003-01-08|半導体装置
    US4244000A|1981-01-06|PNPN Semiconductor switches
    US6933551B1|2005-08-23|Large value, compact, high yielding integrated circuit capacitors
    KR101078757B1|2011-11-02|고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
    US6787873B2|2004-09-07|Semiconductor device for providing a noise shield
    EP0948051B1|2015-09-30|Semiconductor device having a protective circuit
    CA1153479A|1983-09-06|Semiconductor devices controlled by depletion regions
    TWI431783B|2014-03-21|Semiconductor device and manufacturing method thereof
    US5040045A|1991-08-13|High voltage MOS transistor having shielded crossover path for a high voltage connection bus
    EP0114371B1|1989-03-08|MISFET mit Eingangsverstärker
    US5519242A|1996-05-21|Electrostatic discharge protection circuit for a NMOS or lateral NPN transistor
    US4053916A|1977-10-11|Silicon on sapphire MOS transistor
    US4100561A|1978-07-11|Protective circuit for MOS devices
    US10211281B2|2019-02-19|Isolation device
    KR930001899B1|1993-03-19|반도체 장치
    US5248892A|1993-09-28|Semiconductor device provided with a protection circuit
    US20080090346A1|2008-04-17|Reliable High-Voltage Junction Field Effect Transistor and Method of Manufacturing Therefor
    US6670678B2|2003-12-30|Semiconductor device having ESD protective transistor
    US3739238A|1973-06-12|Semiconductor device with a field effect transistor
    US4314268A|1982-02-02|Integrated circuit with shielded lead patterns
    同族专利:
    公开号 | 公开日
    HK105997A|1997-08-22|
    GB9015141D0|1990-09-05|
    GB9301742D0|1993-03-17|
    HK120897A|1997-09-12|
    GB2262188A|1993-06-09|
    GB9301741D0|1993-03-17|
    GB2262188B|1993-09-15|
    GB2262187A|1993-06-09|
    GB2232530A|1990-12-12|
    GB2232530B|1993-09-22|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-05-31| AK| Designated states|Kind code of ref document: A1 Designated state(s): GB KR US |
    1990-07-10| WWE| Wipo information: entry into national phase|Ref document number: 9015141.6 Country of ref document: GB |
    优先权:
    申请号 | 申请日 | 专利标题
    JP63/295083||1988-11-22||
    JP29508388||1988-11-22||
    JP1/81094||1989-03-31||
    JP8109489||1989-03-31||
    JP1/290499||1989-11-08||
    JP1290499A|JP2864576B2|1988-11-22|1989-11-08|半導体装置|GB9015141A| GB2232530B|1988-11-22|1989-11-21|A high precision semiconductor resistor device|
    KR1019900701560A| KR900702572A|1988-11-22|1990-07-20|반도체 장치|
    [返回顶部]