• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1990004905A1
    申请号:PCT/JP1989/001086
    申请日:1989-10-24
    公开日:1990-05-03
    发明作者:Naoji Okumura；Toshihiro Miyoshi；Yuichi Ninomiya；Toshiro Omura
    申请人:Matsushita Electric Industrial Co., Ltd.；Nippon Hoso Kyokai；
    IPC主号:H04N21-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] フ レ ー ム間ディ ン タ ー リ ー ブ切換回路
    [0004] 技術分野
    [0005] 本発明は、 高品位テ レ ビ ジ ョ ン放送 （ M U S E 方式） に おけ る フ レ ー ム間ディ ン タ ー リ ー ブの ィ ン タ ー リ ー ブ長を 自動的に 切換る フ レ ー ム間ディ ン タ ー リ ー ブ切換回路に関す る も の であ 背景技術
    [0006] 近年、 高品位テ レ ビ放送 に お い て P C M音声のパー ス ト 誤 り を分散 さ せ る た めの 1 つであ る フ レ ー ム間ィ ン タ ー リ ー ブの ィ ン タ ー リ ー ブ長が、 伝送系 とノ、。 ッ ケ ー ジ系で違 っ た も の と な る 可能性が あ り 、 そ の切換え が必要 と な り 、 フ レ ー ム 間 デ ィ ン タ ー リ ー ブ切換回路が考え ら れて い る 。
    [0007] 以下図面を参照 し なが ら、 上述 し た従来の フ レ ー ム間ディ ン 夕 一 リ 一 ブ切換回路の一例につ い て説明す る 。
    [0008] 第 4 図 は 従来の フ レ ー ム 間 ディ ン タ ー リ ー ブ切換回路の ブ 口 ッ ク 図、 第 5 図は フ レ ー ム間ディ ン タ ー リ ー ブ回路の一例を 示す も ので あ る 。 第 4 図において、 1 は フ レ ー ム間ディ ン タ ー リ ー ブ回路、 第 5 図において、 6〜 1 0 は シ フ ト レ ジ ス タ 、 1 1 は セ レ ク タ 、 1 2 は カ ウ ン タ 、 1 3 は n デ コ ー ド回路、 1 4 は m デ コ ー ド回路、 1 5 は セ レ ク タ で あ る 。
    [0009] 以上の よ う に構成さ れた フ レ ー ム間ディ ン タ ー リ ー ブ切換回 路につ いて、 以下そ の動作につ いて説明す る 。
    [0010] ま ず入力信号は、 音声信号の 1 フ レ ー ム分 1 3 5 0 c k の シ フ ト レ ジ ス タ 6〜 1 0 を n個通 り、入力信号 £ 。と 合せて、
    [0011] I 1 , i 2 , SL 3 Π - 2 , & n- l , £ Πを得る こ と と な る 。
    [0012] ま た カ ウ ン タ 1 2 は あ る初期値か ら カ ウ ン ト を始め る 。 そ の 出力 は η デ コ ー ド回路 1 3 で η に な っ た と き C 1 ear信号 f i が 発生 し、 m デ コ ー ド回路 1 4 で m ( m < n ) に な っ た と き 、 C lear信号 f 2 が発生す る。 次にセ レ ク タ 1 5 において、 外部 か ら の切換信号において と f 2 を切換え、 その出力 g が前 記カ ウ ン タ 1 2 を C learす る 。
    [0013] したがっ て、 切換信号に よ っ て f i が選ばれて い る時は カ ウ ン タ 1 2 の 出力 は 0 か ら n ま で カ ウ ン ト を繰 り 返す こ と と な る 。 ま た セ レ ク タ 1 1 に お い て 、 前記入力信号 £ 。 と シ フ ト レ ジ ス タ 6〜 1 0 の各出力 1， i 2 , 〜 n- 1， £ nか ら前記カ ウ ン タ 1 2 の出力に よ っ て 1 つが 。か ら 1， I 1、 ~ i , I n と 順次選ばれ出力信号 と な る 。
    [0014] しか し なが ら、 上記のよ う な構成では外部か ら ィ ン タ ー リ ー ブ長の切換信号を入力 し な ければな ら ない と い う 問題点を有 し て い た 。
    [0015] 発明の開示
    [0016] 本発明の 目的は、 外部か ら の切換信号を必要 と せず、 自動的 に イ ン タ ー リ ー ブ長を切換え る こ と の で き る フ レ ー ム間デ ィ ン タ 一 リ 一 ブ切換回路を提供す る も のであ る 。
    [0017] 上記目 的 を達成す る た め に本発明 の フ レ ー ム 間 ディ ン タ ー リ ー ブ切換回路は、 音声同期信号を検出す る 同期検出回路と 、 そ の出力 よ り 切換信号を発生す る切換信号発生回路を備えた も の で あ る 。 図面の簡単な説明
    [0018] 第 1 図 は 本発明 の一実施例 に お け る フ レ ー ム 間 ディ ン タ 一 リ ー ブ切換回路の プ ロ ッ ク 図、
    [0019] 第 2 図は切換信号発生回路の具体回路図、
    [0020] 第 3 図は そ の タ イ ミ ン グ図、
    [0021] 第 4 図は従来の フ レ ー ム 間デ ィ ン タ 一 リ ー ブ切換回路の ブ ロ ッ ク 図、
    [0022] 第 5 図は フ レ ー ム間ディ ン タ ー リ ー ブ回路の具体回路図であ o
    [0023] 発明を実施す る た め の最良の形態
    [0024] 以下本発明 の一実施例の フ レ ー ム間ディ ン タ ー リ ー ブ切換回 路につ いて、 図面を参照 し な が ら説明す る 。 第 1 図は本発明の
    [0025] —実施例 に お け る フ レ ー ム 間 ディ ン タ 一 リ ー ブ切換回路の ブ ロ ッ ク 図、 第 2 図は切換信号発生回路の具体回路の一例を示す 回路図、 第 3 図は そ の タ イ ミ ン グ図を示す も ので あ る 。
    [0026] 第 1 図に おいて、 1 は フ レ ー ム間ディ ン タ ー リ ー ブ回路、 2 は音声同期信号を検出す る 同期検出回路、 3 は イ ン タ ー リ ー ブ 長を変え る 切換信号を発生す る た め の切換信号発生回路で あ る 。 ま た第 2 図に おい て、 4 は同期検出信号を反転す る た め の イ ン パ ー タ 回路、 5 は切換信号を発生す る た め の D — ラ ッ チ回 路で あ る 。
    [0027] 以上の よ う に構成 さ れた フ レ ー ム 間ディ ン タ ー リ ー ブ切換回 路に つ い て 、 以下第 1 図， 第 2 図およ び第 3 図を用 いてそ の動 作を説明す る 。
    [0028] ま ず入力信号は、 フ レ ー ム間ディ ン タ ー リ ー ブ回路 1 に おい - - て、 あ る ィ ン タ ー リ ー ブ長 m の フ レ ー ム間ディ ン タ ー リ ー ブが かけ ら れる 。 次にそ の 出力は同期検出回路 2 において音声同期 信号の検出を行い、 検出で き た時は H i gh レ ベ ル の信号を、 検 出でき なか っ た時は L ow レ ベ ル の信号を同期検出信号 b と して 出力す る。 次に切換信号発生回路 3 に おい て、 同期検出信号 b はィ ン パー タ 回路 4 において反転 し第 3 図 c と す る。 次に D — ラ ツ チ回路 5 において、 入力 ク ロ ッ ク a は、 同期検出信号 c が H i gh レ ベ ル の時、 すなわ ち 同期検出回路 2 に お い て、 音声同 期信号を検出で き なか っ た時は、 ク 口 ッ ク a がそ のま ま 切換信 号 d と な り 、 切換信号 d がそ れ以前 と反転する こ と と な り 、 ィ ン タ ー リ ー ブ長を n に変え る こ と と な る 。 ま た同期検出信号が L ow レ ベ ル の時、 すなわ ち同期検出回路 2 において、 音声同期 信号を検出で き た時は、 同期検出信号 c が L ow レ ベ ル に な っ た 瞬間の ク 口 ッ ク a を出力 し、 切換信号は音声同期信号を検出で き た状態をそ の ま ま 保持す る こ と と な る。 ただ し、 ク ロ ッ ク a の周期 は、 切換信号 d が変化 し、 同期検出で き る ま での時 間 t 2 と の関係 を満たす も の と し な ければな ら な い。
    [0029] 以上の よ う に本実施例に よれば、 音声同期信号を検出す る 同 期検出回路 2 と 、 切換信号発生回路 3 を設け る こ と に よ り 、 音 声同期信号を検出でき なか っ た時は、 切換信号を切換え、 ィ ン タ ー リ ー ブ長を変 る こ と と な る。
    [0030] 産業上の利用可能性
    [0031] 以上の よ う に、 本発明 に よ れば、 同期検出回路， 切換信号発 生回路 を設 け る こ と に よ り 、 外部か ら の切換信号を必要 と せ ず、 自動的に イ ン タ ー リ ー ブ長を切換え る こ と が で き る 。
    权利要求:
    Claims

    請 求 の 範 囲
    . ィ ン タ ー リ ー ブ長の変え ら れる フ レ ー ム間ディ ン タ ー リ ー ブ回路 と 、 前記 フ レ ー ム間ディ ン タ ー リ ー ブ回路の出力か ら 同期信号を検出す る 同期検出回路 と、 前記同期検出回路の出 力よ り 前記 フ レ ー ム間ディ ン タ ー リ ー ブ回路のィ ン タ ー リ ー ブ長を切換る切換信号を発生す る切換信号発生回路と を備え た こ と を特徵と す る フ レ ー ム間デ ィ ン タ ー リ ー ブ切換回路。 . 請求の範囲第 1項記載の フ レ ー ム間デ ィ ン タ ー リ ー ブ切換 回路であ っ て、 フ レ ー ム間ディ ン タ ー リ ー ブ回路のィ ン タ ー リ ー ブ長を 2 つ有 し、 切換信号発生回路がィ ン パ ー タ 回路 と 、 D — ラ ツ チ回路よ り な る こ と を特徵と す る フ レ ー ム間デ イ ン タ ー リ ー ブ切換回路。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5577075A|1996-11-19|Distributed clocking system
    KR900006472B1|1990-08-31|샘플링 클록 재생회로
    US4308557A|1981-12-29|Video disc system
    US5696800A|1997-12-09|Dual tracking differential manchester decoder and clock recovery circuit
    EP0051332B1|1984-04-11|Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
    EP0320882B1|1994-06-08|Demultiplexer system
    EP0054322B1|1985-07-03|Phase sensitive detector
    EP0071425B1|1985-03-27|Synchronization of digital radio pager
    US4541104A|1985-09-10|Framing circuit for digital system
    EP0335547B1|1995-06-28|A metastable prevention circuit
    US4357702A|1982-11-02|Error correcting apparatus
    US7466772B2|2008-12-16|Decoding coded data streams
    JP2578334B2|1997-02-05|デイジタル伝送方式
    EP0013990B1|1982-12-01|Procédé de transmission série d&#39;informations binaires et dispositifs pour sa mise en oeuvre
    EP0701374A2|1996-03-13|An audio/video/data component system bus
    US4419699A|1983-12-06|Digital on video recording and playback system
    US4009469A|1977-02-22|Loop communications system with method and apparatus for switch to secondary loop
    US4497055A|1985-01-29|Data error concealing method and apparatus
    US20040037383A1|2004-02-26|Data resynchronization circuit
    GB2060207A|1981-04-29|Video disc player system for correlating stylus position with information previously detected from disc
    US5327434A|1994-07-05|Frame alignment circuit
    US4763339A|1988-08-09|Digital word synchronizing arrangement
    WO1987005180A1|1987-08-27|Systeme de transmission de signaux d&#39;images d&#39;animation
    US20040095170A1|2004-05-20|Synchronization circuit
    US4445215A|1984-04-24|Programmable frequency ratio synchronous parallel-to-serial data converter
    同族专利:
    公开号 | 公开日
    US5097333A|1992-03-17|
    KR900702723A|1990-12-08|
    DE68923874D1|1995-09-21|
    EP0408754B1|1995-08-16|
    EP0408754A4|1992-07-22|
    JPH02113787A|1990-04-25|
    EP0408754A1|1991-01-23|
    KR930004308B1|1993-05-22|
    DE68923874T2|1996-05-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1990-05-03| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1990-05-03| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1990-06-21| WWE| Wipo information: entry into national phase|Ref document number: 1989911603 Country of ref document: EP |
    1991-01-23| WWP| Wipo information: published in national office|Ref document number: 1989911603 Country of ref document: EP |
    1995-08-16| WWG| Wipo information: grant in national office|Ref document number: 1989911603 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP63267449A|JPH02113787A|1988-10-24|1988-10-24|Inbetween-frame deinterleave switching circuit|
    JP63/267449||1988-10-24||EP89911603A| EP0408754B1|1988-10-24|1989-10-24|Interframe deinterlave switching circuit|
    KR9071296A| KR930004308B1|1988-10-24|1989-10-24|프레임간 디인터리이브 전환회로|
    DE68923874T| DE68923874T2|1988-10-24|1989-10-24|Interframe-entschachtelungsumschaltkreis.|
    [返回顶部]