• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989012359A1
    申请号:PCT/JP1989/000579
    申请日:1989-06-07
    公开日:1989-12-14
    发明作者:Mitsuo Kakuishi；Tsuyoshi Ueshima
    申请人:Fujitsu Limited；
    IPC主号:H03M1-00
    专利说明:
    [0001] 明 細
    [0002] 発明の名称
    [0003] 信 号 処 理 装 置
    [0004] 技 術 分 野
    [0005] 本発明は、 P C M ' C O D E Cと D S P (Digital Signal Processor) を組み合わせて、 ディ ジタル P C M信号等の符号化 Z復号化及びその他の信号処理 を行う信号処理装置に係り、 更に詳し く は、 精度の 高い A/D及び D /A変換により D S P内での実用
    [0006] 10 的な信号処理を可能とする技術、 それにより実現さ れる信号処理を同一のク ロ ッ ク に同期させて行う結 果必要となる出力信号のク ロ ッ ク乗換の技術に関す る。
    [0007] 背 景 技 術
    [0008] 15 信号^理装置は、 ディ ジタル P C M信号等の符号 化/復号化その他の^理を行う装置てある。
    [0009] そのう ち代表的なものと して、. 例えば加入者線上 のアナ口グ電話帯域信号と中継線上でのディ ジタル P C M信号との間で符号化を行う AZD変換器及び
    [0010] 20 復号 1 を行う D / A変換器がある。
    [0011] 一般に、 送信側でアナ ログ信号をディ ジタル信号 に変換する とき、 まず、 アナ ログ信号は一定の周期 で標本化さ ,、 この各標本化信 ¾ に対し て量子化が 行われる。 量子化は、 予めァ 十 ログ信号の振幅レベ n r.
    [0012] ルを複数 範 ϋに分割しておき .. ある範囲內 Gマ nグ信号は全て、 対応する 1つのディ ジタル代表値 で表す操作である。 この結果として得られる量子化 信号は、 符号化されてデイ ジタル P C M信号として 伝送路上を伝送される。 そして、 受信側では、 上記 ディ ジタル P C M信号が再びアナログ信号に変換さ れて音声等の電話信号として再生される。
    [0013] 上記のように、 量子化の過程では、 標本化値があ る程度変動しても同一の符号で表されるァナ口グ信 号の範囲があり、 受信側では上記範囲内の標本化値 0 は全て同一振幅のァナログ信号として復号化される , 従って、 - 符号化前のアナ口グ信号と復号化後のアナ ログ信号との間に、 本質的な誤差が生ずる。 この誤 差ば、 量子化雑音と呼ばれる。
    [0014] ここで、 通信信号の品質の評価尺度として、 信号 5 対量子化雑音比 が用いられる。 そして、 上記同一符号で表される範囲は量子化ステップと呼 ばれ、 この量子化ステップが均一の場合は、 量子化 $ 音は一定となる。 従って、 信号すなわちアナログ 入力の振幅が大きければ S / Nは良く、 逆に小さけ 0 れば は悪く なる。 しかし、 通信品質を良くす るためには、 上記振幅の大小にかかわらず S / Nを 一定に保つこ とが望ましい。 そこで、 振幅の小さい アナログ入力に対してば量子化ステップを小さ く し 振幅の大きいアナ口グ入力に対しては量子化ステッ or
    [0015] プを大き く するような非直線量子化が、 一般に採 ¾ I される。 すなわち、 圧伸である。 電話信号に関して 上記非直線量子化の圧伸特性と して、 日本及び米国 では μ - lawと呼ばれる圧伸則が探用され、 ョーロ ッ パを中心とするその他の地域では A -1 awと呼ばれる 圧伸則が探用されている。
    [0016] 近年では、 上記圧伸則に基づ く 信号変換を行う 8 ビッ ト圧伸 A/ D変換器及び D ZA変換器が、 その 構成が複雑であるにも拘わらず多数のメ ーカ一から 供給されるよう になり、 かなり安価に入手でき るよ0 う になつた。 この I Cは通称 P C M · C 0 D E C (P CM coder/decoder) と呼ばれている。
    [0017] 一方、 特に電話帯域信号を用いて音声信号以外の データ伝送を行う よ う な場合に、 上記 P C M · C O D E C等の変換器と組み合わせて用いられる こ とが5 多い信号処理回路と して.、 等化器 （イ コ ラ イ ザ） 、 減衰器 （ア ツ テネ一タ ） 、 平衡回路 （パラ ン シ ング ネ ッ ト ワーク ） 等がある。 これらの回路は、 従来、 アナコグ回路と して構成されており、 符号化側では A/ D変換器の前段、 復号化側では D ZA変換器の0 後段に設け られていた。
    [0018] 第 1 図に.、 上記各回路と P C M ' C O D E C との 組み合わせと して実現されるディ ジタル P C Mチャ ル装置の従束例を示す。
    [0019] まず、 P C M - C O D E C 1 は、 π — ス ィ ルΪ. （ L Γ F ) 7及び A ,, D変換器 8 か る A Γ. 変換部と、 D Z A変換器 1 0及び L P F 1 1からな る D / A変換部とから構成される。 A Z D変換器 8 及び D Z A変換器 1 0 は、 前述の 8 ビッ ト // - l aw圧 伸に基づく データ変換を行う。 また、 L P F 7及び 1 1 は、 各入出力信号であるアナ aグ信号の周波数 帯域をサンプリ ング周波数で表現できる帯域、 すな わちサンプリ ング周波数の 1ノ 2 の周波数までの帚 域に制 ISするための低域通過フ ィ ルタである。 この ように、 P C M · C〇 D E C 1 は、 口一パスフ ィ ル タも一体的にチップ化されており、 結果的に符号化 /復号化部分のコス トを低くすることを可能にして いる。
    [0020] ハイブリ ツ ド ト ラ ンス 3 は、 2線加入者線 2上を 伝送されるアナログ電話帯域信号 （アナログデータ ） を送信信号と受信信号とに分離する。 等化器 4及び 1 3 は、 2線加入 線 2又は 4線伝送路 9 における 信号の周波数特性の損失を電話帯域内で補正する。 滹衰器 6及び 1 2 は、 回線に応じて生じる信号レべ ルの損失を捕正する。 平衡面路 1 5 は、、 ハイ ブリ ッ ド ト ラ ンス 3 における ィ ンピ一ダンスの不整合によ り生じる受信側から送信側への信号の廼り込み は コー） を減衰させるために、 ハイ ブリ ツ ド 卜 ラ ンス ィ ン ピーダンスを II整する。 そして、 ア ンプ 5 及び 1 4 は、 信号のレベル調整を行う。 そして、 上 記各面路の設定又は制御 、 同図の破線で示され 1 よう に、 特には図示しないセ ンタ （局） からの遠隔 制御によつて電気的に行われている。 この制御は、 一般にリ モー トプロビジョ ンと呼ばれる。
    [0021] こ こで、 上記各回路 4、 6、 1 2、 1 3及び 1 5 δ 等は、 通信品質を高めるために必要な重要な回路で ある。 しかし、 第 1図の如く 上記各回路がアナ ロ グ 回路によって構成されている と、 回路規模が大き く なつて装置全体のコ ス トが高く なる。 そして、 上記 複数のアナ ログ回路の各設定を行う場合の リ モー ト0 プ口 ビジョ ンも複雑になって しま う という問題点を 有している。
    [0022] 一方、 D S P (Digital Signal Processor) 力く各 種分野で広 く 利用され始め、 D S Pの L S I も安価 に入手可能となっている。 D S Pの処理性能は年々5 向上しており .、 锭来アナ ログ処理されていた部分が 益々 D S P処理されるよ う になつている。 なぜな D S P処理によ り装置のハ一ドゥ 二ァ規模を小さ '； でき るからである。 また、 D S Pを利用する こ とに より、 アナログ回路においては大きな影響を持つて0 しま う製造過程で生ずる製品のバラ ツキの影響を最 小限に抑え られる。 更に、 蔵フ ァ ームウ ェアの変 更だけで、 処理動作の変更等を容易に行える そ し て .、 この技 ¾を基に して、 電詰帯域信号 理等の分 野において -. 従来アナ ログ処理されていた部分c 次々 に D ？ Γに置き換わられよ う と ！.、 わち、 前述の等化器、 減衰器、 平衡西路等の回路部 分を D S Pで置き換えたいという要望が高まつてい る。
    [0023] 第 2図に、 上記各回路による処理が D S Pで行わ れると仮定した場合のディ ジタル P C Mチヤネル装 置の一般的な構成を示す。 同面において、 第 1図と 同じ番号を付した部分は、 同じ機能を有する。 同図 に示されるように、 D S P 1 6 は P C M ' C O D E C 1 のディ ジタル信号側に設けられることになる。 なお、 前記第 1図の平衡回路 1 5 によつて行われて いたハイ ブリ ッ ド ト ラ ンス 3 のィ ンピーダンス制御 と同様の機能が、 D S P 1 6により実現されること になる。 従って、 ノィ ブリ ッ ド ト ラ ンス 3 のイ ンピ 一ダンスは、 第 2図の抵抗値 Rで概念的に示される ように、 一定のィ ンピ一ダソス値に固定され、 ここ で信号の廼り込みが発生するのが許容される 5 また 粗減衰器 i Ί及び 1 8 は、 アナ口グ信号レベルで例 えば 3 d B幅程度で信号レベルのおおまかな調整を 行う面路であり、 前処理的な性格を有する。
    [0024] 第 2図に示されるように、 D S P 1 6 は、、 現在安 価に入手可能な P C M · C 0 D E C 1 と組み合わせ られることが望ましい s しかし、 実際にはそのよう な単純な結合のみでは所望の性能を有する符号化 Z 復号化装置は実現できない。 これは既逮 に 起因 もそも P C * C 0 D E Cにおける -law圧伸は、 送信側で符号化された後のディ ジタル 信号が伝送路を通ってそのまま受信側に送信され、 そこで送信側と共通の圧伸則に従って復号化される こ とを前提と して成立するよう に定められた符号変 換則である。 従って、 A/ D変換後のディ ジタル信 号に対して D S P処理を行う と、 本来は符号化のと きのみ発生していた量子化雑音が、 復号化のときに も発生して く る こ とになる。 従って、 通信品質を高 めるためには、 量子化ビ ッ ト数をなるベ く 高めて個 々の罱子化ステ ップをでき るかぎり小さ 、 量子 化雑音を最小限に抑える必要がある。 しかし、 現在 多 く 流通している P C M · C◦ D E Cは、 8 ビッ ト 量子化を行う ものであり、 量子化精度はそれほど高 く ない。 従って、 単純に市販の P C M · C O D E C を組み合わせただけでは、 通信信号の S / Xの悪化 を避ける ： とができないという問題点を有している : 上記 S /N悪化の問題に対処するためは、 上述の よう に第 2図の A ,/D変換器 8及び D /A変換器 1 0 に対応する変換器と して、. P C M ' C 0 D E Cに 用いられる 8 ビッ 卜の量子化器よ り量子化ステ ッ ブ が小さ く 、 しかも高い レベルまでも同一のステ ッ ノ プサィ ズを確保でき る ものを用いる こ とが考え られ 例え；ま · i 6 ビ ッ 卜 の直線量子化を行う リ ニア ¾ 換器の利用が考え られる Λ なお、 D S Fで行う信号 処理の程度 よ '、 i 5 ；- ト程度 '） 二マ変換^ で十分な場合もあるが、 前述の 8 ビッ ト - law圧伸 に基づく P C M * C O D E Cが、 信号レベルが低い 領域では 1 4 ビ ッ トのリ ニァ変換器と同程度の分解 能があることを考えると、 やはり 1 6 ビッ ト程度の 分解能ば必要である。
    [0025] しかし、 1 5又は 1 6 ビ ッ ト級の高分解能を有す る //0及び0ノ八変換器は、 市販の P C M ' C O D E Cに比べてその回路が複雑化し、 規模は大型化 する。 従って、 1 5又は 1 6 ビッ ト AZD及び A変換器は、 コ ス ト的に極めて不利になるという問 題点がある。 更に加えるならば、 P C M ' C O D E Cを用いればもともとローパスフ ィ ルタが内蔵され ている一方、 上述のような高分解能のリ ニァ変換器 はそのようなフ ィ ルタを持っていない。 従って、 新 たに口一パスフ ィ ルタを設置しなければならなく な り、 更に大きなコス ト ア ップと共に、 チ ップ面積の 増大を招く という問題点もある。
    [0026] 次に、 上記第 2図と同様にディ ジタ ル P C Mチヤ ネル装置を A/D及び D /A変換器と D S Pの組み 合わせによって搆琉した場合に D S Pに対して前 述の等化器、 減衰器及び平衡回路等と同様の処理を 行わせる場合に考えられる一般的な技術について述 へる。
    [0027] 第 311に上記構成に基づく ディ ジタル P C Mチヤ ^ル装置として考えられる一般搆成例を再び示す 同図において、 ノヽイ ブリ ッ ド ト ラ ンス 2 1 、 A D 変換器 2 3及び D / A変換器 2 4 は、 各々第 2図の 番号 3、 8及び 1 0 で示したものと同様の機能を有 する。 なお、 第 2 図と同様、 ハイ ブリ ッ ド ト ラ ンス 2 1 のイ ンピーダンスは一定に保たれる。 2線加入 者線 2 0及び 4線伝送路 3 0 も、 第 2図の番号 2 及 び 9 で示したものと同様である。 また、 前処理回路 2 2 は、 第 2図のァ ンプ 5 、 粗減衰器 1 7 及び L P F 7 を合わせて示したものであり 、 後処理回路 2 5
    [0028] 10 は、 同じ く 第 2図の L P F i 1 、 粗缄衰器 1 8 及び ア ンプ 1 4 を合わせて示したものである。 なお、 第 2図では省略したが、 前処理回路 2 2 は通信信号の 品質を上げるために、 アナ口グ信号の高周波成分を 強調する処理等も行う場合がある。 逆に、 後処理回
    [0029] 15 路 2 5 は、 上記送信側で強調された信号の特性を元 に戻す処理等も行う場合がある
    [0030] 第 3 図において、 A / D変換器 2 3 によってディ ジタルデータに変換された入力信号 S I -N及び 4 線 伝送路 3 0 からの受信 P C M信号 R I Nは、 D S P
    [0031] 20 1 9 に入力する。 D S P 1 9 において、 送信レべル 設定 · 等化器 2 7 及び受信レベル設定 · 等化器 2 8 は.、 フ マ ーム ウ ェア と して実現され、 第 1 図の等化 器 4 、 1 3及び減衰器 G 、 i 2 等と同様の処理動作 を行う。 すなわち、 上記入力 ίΐ号 S 1 Ν及び受信 C Μ信号 R 〖 Κ 対して、 2線加入者線 2 Q 又 - 線伝送路 3 0 における信号の周波数特性の損失を電 話帯域内で精密に捕正し、 また、 面線に応じて生じ る信号レベルの損失を精密に捕正する。
    [0032] この時、 後処理回路 2 5から加入者線 2 0 に^か つた信号の一部がハ ィ ブリ ツ ド ト ラ ンス 2 1 を介し て廻り込み、 入力信号 S I Nに舍まれて D S P 1 9 に入力するため、 上記信号の一部が打ち消される必 要がある。 そのために、 精密平衡回路 2 9で受信出 力信号 R 0 U Tから上記成分が生成され、 これが加 算器 2 6 にて入力信号 S I Nに加算 （実際には減算 である） されることにより、 上記成分が打ち消され る。
    [0033] この処理は、 受信系信号である受信出力信号 R 0 U Tを処理したものと、 送信系信号である入力信号 S I Nとの差をとる処理であり、 受信系と送信系に またがる処理である。
    [0034] ここて、 第 3図のディ ジタル P C Mチヤ %ル装 E を舍むディ ジタル伝送系は、 例えば 6 K b i t ,/ s e c の伝送速度を有し、 8 K H z のク ロ ッ ク に同 期して動作する。 そして、 第 3図において、 完全な 従属同期網でない限り、 D / A変換器 2 4等の受信 系回路ば、 受信 P C M信号 R I Nから抽出される受 信ク ッ ク に同期して動诈し、 A z' D変換器 2 3等 の送信系回路は、 特には図示しないチヤネル装置! ¾ で生成される送信ク ロ Vクに同翦して動作する。 こ 1 の'場合、 受信ク ロ ッ ク は相手端局のマスタク π ッ ク から分周されたものであり、 送信ク ロ ッ ク は自局の マスタ ク ロ ッ クから分周されたものである。 従って 両方と もその周波数は公称 8 K H z であるが、 同じ
    [0035] 5 マスタク ロ ッ クを使っていないため、 実際にはその 周波数は僅かに異なり、 その差は最大 1 0 程度に なる。 -
    [0036] 1 0 _ 4の差とは、 例えば送信系のデータが 1 0 0 0 0 回入力した時、 受信系のデータ は 1 0 0 0 1 個
    [0037] 10 になる という こ とを意味する。
    [0038] これでは、 D S P 1 9 に入力する、 受信 P C M信 号 R I N及び入力信号 S I N のサ ンプリ ングのタ イ ミ ングが常に少しずれて しま う。 従って、 加算器 2 6 において、 入力信号 S 〖 Nに舍まれる受信信号成
    [0039] 15 分を、 受信 P C M信号 R I Nを入力とする精密平衡 回路 2 9 の出力で打ち消そう と しても、 異なる時刻 の信号の加算が行われるため期待した結果は得られ ない。
    [0040] しかも、 8 K H z のク ロ ッ クで 1 0 — 4のずれがあ 20 る時は、 1 . 2 5秒に 1 回の割合て、 データ の追い 越し現象が生じてその時点のデータが失われてしま つ o
    [0041] このために、 片方のク ロ ッ クを、 一方のク ッ ク に合わせる必要が生ずる。 この場合-、 受信 P C M信 2 号 R I 既に送信側で標本化済みの信^であり .. その受信クロ ックは既に送信側で生成されているも のであるから、 受信 P C M信号 R I Mを受信するた めに、 該受信クロ ックが必要となる。 従って、 送信 クロ ック としては受信ク 口 ックが使用されることに なる。
    [0042] しかし、 受信 P C M信号 R I Nは発信端局から多 く の中維局を経て く るものであり、 各中維局で少し ずつジッタが加わるために、 既に大きなジッタを舍 んでいる。 従って、 これが送信クロ ック として使用 された場合、 相手端局に到達するまでに、 また多く の中纊器を経由するため、 更にジッタが増加し、 そ のジッタは通信品質を著しく劣化させる。 これによ り、 両端局にクロ ック発生器を設け、 これらを正確 に同期させて勣作させた場合と同様の通信品質を確 保しょう とした場合、 ジッタが付加される距離が往 復分の距離すなわち片道の 2倍になるため、 中継距 離は 1 / 2 に制限されてしまう。
    [0043] なお、 エコーキャ ンセラにおいても、 これが加入 者に向かう信号がハイ プリ ッ ド ト ラ ンス 2 1を介し て廻り込むのを、 受信信号に基づいて適応的に擬似 エコーを ¾生して送信信号から差し引 く ことで、 送 信信号に舍まれたエコーを打ち消すようにするため. 送信信号と受信信号の両方にまたがる処理があり、 上記の場合と同様の問題が発生する。
    [0044] 以上のような問題点を解決するために 、 第 3図 1 に示されるディ ジタル P C Mチャネル装置が、 受信 ク ロ ッ クに同期して D / A変換器 2 4、 A / D変換 器 2 3及び精密平衡回路 2 9等を動作させ、 それに より得られる送信信号を自局のク ロ ッ ク発生器から
    [0045] 5 発生される送信ク ロ ッ クに再同期させて、 出力信号 S 0 U Tと して出力させるディ ジタル信号ク ロ ッ ク 乗換方式が必要となる。
    [0046] この場合、 通信品質が良く 小型化可能なこ とが望 まれる。
    [0047] 10 第 4図は従来例のク ロ ッ ク乗換方式のブロ ッ ク図 である。 同図では、 第 1 ク ロ 'ン ク系ディ ジタルデー タ 3 4 力、'、 第 1 ク α ッ ク 3 5 で動作する D / A変換 器 3 1 にてアナログデータに変換され、 その後、 ァ ナログ低域通過フ ィ ルタ 3 2 を通されてそのフ ィ ル
    [0048] 15 タ 3 2 の出力は時間連続のデータに変換された後、 第 2 ク ロ ッ ク 3 6 で動作する A / D変換器 3 3 で、 第 2 ク ロ ッ ク系ディ ジタルデータ 3 7 に変換される よう にして、 ク ロ ッ ク乗換が行われる。
    [0049] しかし、 第 4図の装置では、 入力されたディ ジタ
    [0050] 20 ルデータが Dノ A変換器 3 1 にてアナロ グデータに 戻され、 それが A / D変換器 3 3 にて再びディ ジタ ルデータにされるため、 量子化雑音が発生し、 通信 品質が低下する。 また、 アナ ログ低域通過フ ィ ルタ 3 2 が必要て、 それがディ ジタル回路の如 く 集積化
    [0051] 25 されても、 小型化できないという問題点がある 発 明 の 開 示
    [0052] 本発明ば、 かかる事情に鑑みてなされたものであ り、 Aノ D及び DZA変換精度の低い安価な P CM * C O D E Cと D S P (Digital Signal Processor) を組み合わせて、 精度の高い AZD及び DZA変換 を可能として、 D S P内での実用的な信号処理を実 現することを第 1の目的とし、 更に、 それにより実 現される信号処理を送信側と受信側とで矛盾なく行 うために該信号処理を同一のク ロ ックに同期させて 行う結果必要となる出力信号のクロ ックの乗換を、 ディ ジタル信号のまま行う ことを可能とすることを 第 2の目的とするものである。
    [0053] 本発明では上記目的を達成するために、 まず、 ァ ナ αグ入力信号に対しその振幅値をずらして各々第 1及び第 2の A/D変換系で個別に変換し、 該各変 換結果の平均値を演算することにより前記 A/D変 換系が 1系統の場合より変換精度の高いディ ジタル 出力信号を得る AZD変換手段を有する。 同手段の 第 1の AZD変換系は、 例えば第 5図の第 1増幅器 3 8、 第 1圧伸 AZD変換器 3 9、 第 1 リ ニア変換 部 4 2であり、 第 2の A/D変換系は、 例えば第 5 図の第 2増幅器 4 0、 第 2圧伸 AZD変換器 4 1、 第 2 リ ニア変換部 4 3である。 また、 上記平均値の 演算は、 例えば第 5図の演箕部 4 4で行われる。
    [0054] 次に、 ディ ジタル入力信号を第 1及び第 2の D / A変換系で個別に変換し、 前記第 1 の D /A変換系 で生ずる量子化誤差を検出して前記第 2 の Dノ A変 換系へのディ ジタル入力信号に上乗せし、 該第 1及 び第 2 の D/A変換系の各変換結果を所定の比で混 合するこ とにより前記 DZA変換系が 1 系統の場合 より変換精度の高いアナログ出力信号を得る D / A 変換手段を有する。 同手段の第 1 の D /A変換系は- 例えば第 6図の第 1圧伸変換部 4 5及び第 1 圧伸 D ノ A変換器 4 9であり、 第 2 の D ZA変換系は、 例 えば第 6図の第 2圧伸変換部 4 6及び第 2圧伸
    [0055] A変換器 5 0である。 第 1 の DZA変換系からの量 子化誤差は、 例えば第 6図の検出部 4 7から検出さ れ、 雑音加算部 4 8 によ り第 2 の D / A変換系への 入力に加算される。 そして、 第 1 及び第 2 の D /A 変換系の各変換結果は、 例えば第 6図の第 1 及び第 2増幅器 5 1 及び 5 2並びに加算器 5 3 によつて、 所定の比で混合される。
    [0056] 一方、 第 1 のディ ジタルデータ系列を高標本化す る と共に、 第 1 のク ロ ッ ク と第 2 のク ロ ッ ク のタ イ ミ ング差を検出し、 該タ イ ミ ング差に基づいて前記 高標本化されたデータから補間処理によ り第 2 のク ロ ッ ク に同期した第 2 のディ ジタル 一タを生成す るディ ジタル信号ク ク乗換手段を有する 同手 段において、 第 1 のディ ジタルデータ系列を高標本 化する手段は、 例えば第 1 3 A図のデータ変換回路 6 3及び高標本化ディ ジタル低域通過フ ィ ルタ 6 4 である。 また、 第 1 のク ロ ッ ク と第 2のク ロ ックの タイ ミ ング差を検出する手段は、 例えば第 1 3 A図 のタイ ミ ング差検出面路 6 6である。 更に、 この手 段は、 例えば第 1 9図、 第 2 4図及び第 2 5図等の 回路として開示される。 加えて、 上記捕間処理を行 う手段は、 例えば第 1 3 A図の補間処理部 6 5であ り、 具体的には第 1 8図及び第 2 6図等の処理とし て開示される。
    [0057] その他、 前述の高標本化ディ ジタル低域通過フィ ルタ 6 4を複数プロ ックで構成した発明として、 第 1 3 B図、 タイ ミ ング差検出回路 6 6に閡連する出 カタイ ミ ング調整面路として第 2 8図等が開示され る。
    [0058] 上記凳明の構成は、 例えばディ ジタル P C M信号 に対する符号化/復号化装置として、 2台の P C M • C 0 D E Cと 1台の D S Pで実現される。 すなわ ち、 A/D変換手段及び D/A変換手段は、 8ビッ ト圧伸符号化及び復号化を行う 2台の P CM · C O D E Cと 1台の D S Pの一部の機能を用いて実現で き、 ディ ジタル信号ク 口 ック乗換手段は上記 D S P (Digital Signal Processor) の機能を用いて実現 できる。
    [0059] 従って 2台の？ じ ' C 0 D E Cと 1台の D S Pという安価かつ小型の構成で、 精度の高い AZD 及び D / A変換処理を実現できる。 これにより、 従 来、 アナログ回路で実現されていた減衰器、 等化器 及びバラ ンシングネ ッ ト ワーク等の信号処理機能を. 1 台の D S Pによるディ ジタル信号処理で実現する こ とが可能となる。 この場合、 送信側と受信側とで 処理される信号のタ イ ミ ングがずれないよう にする ために、 上記信号処理は例えば外部の回線から受信 したディ ジタル受信信号の受信ク 口 ッ ク に同期して 行われる。 従って、 回線への送信側では、 上記受信 ク ロ ッ クに同期した送信用ディ ジタル出力信号を送 信ク ロ ッ クに同期させ直す必要が生ずるが、 この処 理は D S P内に実現されるディ ジタル信号ク 口 ッ ク 乗換手段によって容易に実現される。
    [0060] 以上示したよ う に本発明によれば、 安価な P C M . C 0 D E C と D S P等とを組合せた信号処理装置 によって、 高精度な A Z D及び D Z A変換を容易 実現でき、 これにより、 従来、 規模の大きいアナ α グ回路を必要と した信号処理を、 1 台の D S Pで容 易に行う こ とが可能となり、 しかも、 この場合に必 要となるディ ジタル信号のク ロ ッ ク乗換手段も、 同 じ D S Ρ内でディ ジタル信号処理と して実現でき る。 この場合、 本発明は、 ディ ジタル信号ク ロ ッ ク乗換 手段内のタ イ ミ ング差検出手段を非常に簡単な回路 及び処理で実現している。
    [0061] このため、 例えば高い通信品質を保ったまま、 装 置を集積化することで、 装置全体を非常に小形化で き、 コス トが安く、 消費電力が低く、 信頼性の高い 信号処理装置を実用化できる。
    [0062] 図面の簡単な說明
    [0063] 第 1図ば、 ディ ジタル P C Mチヤネル装置の従来 例の構成図、
    [0064] 第 2図は、 ディ ジタル P C Mチャネル装置の一般 的な構成を示す図、
    [0065] 第 3図は、 ディ ジタル P C Mチャネル装置の他の 一般的な構成を示す図、
    [0066] 第 4図ば、 クロ ック乗換装置の従来例の構成図、 第 5図は、 第 1の実施例に係る AZD変換装置の 基本構成図、
    [0067] 第 6図は、 第 1の実施例に係る DZA変換装置の 基本構成図、
    [0068] 第 7図は、 一般的な ' - lawのもとでの各数値の対 応を示す図、
    [0069] 第 8図は、 AZD変換装置における各部の値の対 応を示す図、
    [0070] 第 9図は、 AZD変換装置の動作説明図、 第 1 0図は、 DZA変換装置の動作説明図、 第 1 1 A及び第 1 1 B図は、 Dノ A変換装置にお ける各部の値の対応を示す図、
    [0071] 第 1 2図は、 第 1 の実施例に係る A/D及び D/ A変換装置の好適構成例の詳韜ブ n yク図、 第 1 3 Α図及び第 1 3 B図は、 第 2 の実施例に係 るク α ック乗換装置の実施例の基本構成図、
    [0072] 第 1 4 Α図、 第 1 4 Β図及び第 1 4 C図は、 第 2 の実施例の各部の波形のタイ ムチヤ一 ト、
    [0073] 第 1 5図は、 データ変換回路のブロ ッ ク図、 第 1 6図は、 高標本化ディ ジタル低域通過フ ィ ル タのブロ ック図、
    [0074] 第 1 7図は、 第 1 6図のフ ィ ルタの減衰量を示す 第 1 8図は、 補間処理部の動作フ ローチ ヤ一 ト、 第 1 9図は、 タイ ミ ング差検出回路のブロ ッ ク図 第 2 0図は、 第 2 の実施例に係るディ ジタル P C Μチ ャ ネル装置の詳細プロ ッ ク図、
    [0075] 第 2 1 図は、 複数セ ク シ ョ ンに分割した高標本化 フ ィ ルタディ ジタル低域通過のブ口 ッ ク E3
    [0076] 第 2 2図は、 第 2 1 図の各セク ショ ンの減衰量を 示す図、
    [0077] 第 2 3図は、 第 2 1図のフ ィ ルタ の全体、の減衰量 を示す図、
    [0078] 第 2 4図は、 第 3 の実施例に係るタイ ミ ング差検 出回路の具体的構成図、
    [0079] 第 2 5図は、 第 4 の実施例に係るタィ ミ ング差検 出回路の具体的構成図、
    [0080] 第 6 E!は、 第 4 の実施例に係る補間処理部の動 作 Li - 1 第 2 了 A図、 第 2 7 B図は、 第 4 の実施例の動作 タイ ミ ングチヤ一 ト、
    [0081] 第 2 8図は、 第 4 の実施例に係る出力タイ ミ ング 調整面路の構成図、
    [0082] 5 第 2 9図は、 出力タイ ミ ング調整回路の動作タイ ミ ングチヤ一トである。
    [0083] 第 1 実 施 例
    [0084] まず、 第 1 の実施例につき説明する。 本実施例は、
    [0085] 8 ビッ ト μ - i aw圧伸に基づく P C M · C 0 D E Cを 0 2台使用して、 AZD、 D/A変換の精度を向上さ せることを特徵とする。
    [0086] 第 5図は、 本発明の第 1 の実施例に係る A/D変 換装置の基本構成図である。 同図において、 アナ口 グ信号 Ainは第 1 A/D変換系と第 2 A/D変換系 5 とに共通に ΕΪΤ加される。 第 1 A.ZD変換系では、 信 号 Ainは第 1増幅器 3 8で k i信：こ増幅され、 更に 第 1圧伸 A / D変換器 3 9で第 1 P C M符号 P 1 に 変換される。 第 2 A ZD変換系では、 信号 Ainは第
    [0087] 2増幅器 4 0で k 2倍に増幅され、 更に第 圧伸 A 0 /D変換器 4 1で第 2 P C M符号 P 2に変換される なお、 k 1及び k 2 は、 k 1 X k 2 = 1 満たす実 数である - 一方、 D S P内には少な く とも第 1 リ ニァ変換部 4 2 と、 第 2 リ ニア変換部 4 3 と .、 演算部 4 4 とが •-T. 形成される - 第 】 及び第 2 リ ニア変換部 4 2、 4 3 1 は、 各々前記第 1及び第 2 P C M符号 P 1 及び P 2 を、 第 1 及び第 2 リ ニア符号 L 1及び L 2 に変換す る。 これらリ ニァ符号 L 1 、 L 2 に対して、 演算部 4 で平均値 （ L 1 + L 2 ) Z 2 が演算され、 その
    [0088] 5 平均値がディ ジタル変換出力 D。u t となる。 そ して. この出力に対して、 第 1 2図で後述するように、 精 密平衡回路の機能、 等化器の機能、 減衰器の機能等 に基づく処理が施される。
    [0089] 第 6図は本発明の第 1 の実施例に係る D Z A変換
    [0090] 10 装置の基本構成図である。 同図で、 D S P内で上記 各処理が行われた後 （第 1 2図で後述する） 、 リ ニ ァ P C M符号として入力するディ ジタル信号 D i nは, 一方において第 1 圧伸変換部 4 5 に印加され、 第 1 圧伸 P C M符号 P 3 に変換される。 この第 1 圧伸 P
    [0091] 15 C M符号 P 3 は第 1 D / A変換系に入力される。 こ の系は、 符号 P 3 を第 1 アナログ信号 A 1 に変換す る第 1 圧伸 D Z A変換器 4 9及びその信号 A 1 を k 3倍に増幅する第 1 増幅器 5 1 からなる。
    [0092] D S P内には前記変換部 4 5 の他に.、 第 2圧伸変
    [0093] 20 換部 4 6、 検出部 4 7、 雑音加算部 4 8 が少な く と も形成される。 検出部 4 7 は前記第 1 圧伸 P C M符 号 P 3 の量子化雑音 Nを検出する。 なお、 同図では 検出部 4 7 は、 リ ニア変換都 4 7 — 1 と缄算部 4 7 一 2で構成される c
    [0094] 25 ¾子化雑音 は雑音加算部 4 〔： に印加され.、 ニ ニ 1 で Nは k 4倍された後、 ディ ジタル信号 D inに加算 される。 なお、 同図でば雑音加箕部 4 8 は、 増幅部 (ゲイ ン k 4 ) 4 8 — 1 と加算部 4 8 — 2で構成さ れる。 雑音加算部 4 8 の出力は、 第 2圧伸変換部 4
    [0095] 5 6により、 第 2圧伸 P C M符号 P 4に変換される。
    [0096] この符号 P 4 は第 2 D / A変換系に入力される。 こ の系は、 符号 P 4を第 2アナ口グ信号 A 2に変換す る第 2圧伸 D ZA変換器 5 0及びその信号 A 2を k 5倍に増幅する第 2増幅器 5 2からなる。 ここで、
    [0097] 10 前述の k 3 , k 4および k 5 の閬係を規定すると、 k 3 + k 5 = lで、 k 4 = k 3 Z ( 1 - k 3 ) であ つて、 k 3、 k 4及び k 5 は全て正の実数である。
    [0098] このようにして得られた第 1及び第 2 アナ口グ信 号 A i及び A 2の各増幅出力は加箕器 5 3で加算さ
    [0099] 15 れ-、 アナログ変換 ffi力 A。ut が得られる。
    [0100] 上記第 5図及び第 6図に示した第 1 の実施例の動 作を以下に説明する。
    [0101] まず、 第 5図の AZD変換装置についてみる。 こ こで、 .第 1増幅器 3 8 の増幅率 k 1を k 1 = k (従
    [0102] 20 つて、 第 2増幅器 4 0 の増幅率は k 2 = 1 Z k ) と とし、 アナログ信号 Ainの振幅を ct'とする。 この信 号 Ainは、 增幅後、 or k及び 'Z k となって-. 対応 する圧伸 AZD変換器 3 9反び 4 i に入力され、 テ イ ジタル値てある第 1及び第 2 P C M符号 P 1 及び Γ 2 となる。 これら F C M符号ば圧悴を受けた符 であり実際の数値ではない。 従って、 そのままでは 計算の対象とならない。 そこで、 上記各符号は、 リ ニァ変換部 4 2、 4 3で実際の数値を示すリ ニア符 号 L 1 、 L 2 に戻される。 この状態において、 演算 部 4 3 で平均値 （ L 1 + L 2 ) / 2が演算される。 後に詳述する如く、 8 ビッ ト圧伸 C 0 D E C と して 取り う る 255 または 256 個の出力値群に加え、 隣接 出力値間の中間値がその平均値より生成され、 出力 値の種類が増加する。 これはまさ し く A/ D変換装 置の分解能の向上を意味する。 その理由を簡単に言 えば-. リ ニア符号 L 1 と L 2 とは、 k と 1 ノ kの倍 率により相互にずれを生じ、 L 1 と 2が同じ値 L のときは Lを出力値とするが、 L 1 と L 2 がずれた ところでは、 その中間値が出力値となって現れるか らである。
    [0103] 上記動作を更に具体的な例に基づいて説明する。 まず、 第 5図の A Z D変換装置で、 第 1 増幅器 3 8 の増幅率 k 1 と して k (-1.01) を設定し、 第 2増 幅器 4 0 の増幅率 k 2 と して i ノ k ( = 1/1.01)を設 定している。 なお、 本実施例の説明では、 圧伸則と して μ -lawを例にとるものとする。 なお、 A - j awで あっても、 本発明の効果は変わらない。
    [0104] 第 7図は一般的な ^ - i awのも とでの各値の対応を 示す図である。 同図で 、 第 5図の圧伸 A / D変換 器 3 9 、 1 へのアナコグ入力の電圧範匪 （図中 O
    [0105] o リ ニア入力の擺） は、 例えば- 8158 〜+ 8158 に設定 され、 その範囲内において 2 s ( =256 ) 通りの出 力値 （OUTPUTVALUE)が設定される。 なお、 アナログ 入力電圧の単位は例えばミ リ ボル トである。 そして、 アナログ入力 （図 Φのリ ニア入力） の各値に対応し て、 -law P C M出力として 8 ビッ 卜のディ ジタル 符号が定まり、 AZ D変換器から出力される。 なお、 苘図では、 說明の簡単のため、 正のリ ニア入力に対 する場合のみ掲記し、 また、 第 4 セグメ ン トのみ完 全に撂記して、 その他のセグメ ン ト は中間値を割愛 した。 ここで、 セグメ ン トとは、 i - law特性を複数 の折れ線特性で近似した場合の各折れ線領域のこと であり、 各領域内では量子化ステソプは一定である。 上記 ."- 1 a w P C M出力における 8 ビ 'ノ トのディ ジ5 タル符号は、 あ く までも分類上の記号であって、 実 際の振幅値を意味するものではない。 このため、 第 5図の D S P内の第 1及び第 2 リ ニァ変換部 （ μ / L変換部） 4 2 、 4 3で、 対応する C! 〜8031のディ ジタル値 （第 7図中の出力値 （ OUT OUT VALUE ) に相0 当） に変換される。 従って、 このディ ジタル値は、 1 4 ビッ トの精度を有する。
    [0106] 第 5図の第 1及び第 2 リ ニア符号 L 1及び L 2 と しては-、 前适したよう に、 c k及び a / kに対応す る数値データが各 現れるが、 8 ビ ッ ト圧伸 AZ D リ 変換器の場会、 上記し 1及び L 2 Q各出力レベル O 種類は、 それぞれ 255 または 256 通り しかない。 し かし、 実際のアナログ入力は- 8158 〜+8158 の範囲 内の連続値であり、 その種類は整数部分のみでみて も 16316 通り にもなる。 L 1及び L 2 の出力レベル の種類とアナログ入力の連続値との差があるために 既述の量子化雑音が発生する。 一般に A/ D変換器 および D Z A変換器の評価項目 と して、 既述した S /N (単位 dB ) がある。 そして、 こ こにいう S とは. 例えば電話信号用の 8 ビッ ト圧伸 A/D ( D / A ) 変換器の場合、 例えば 1010H z の正弦波信号を AZ D変換器に入力して得られる出力を D / A変換器に 入力し、 その出力の中の信号分、 すなわち 1010H z の成分のこ とをいう。 また、 その D/A変換出力中 の 1010H z以外の周波数成分が N (雑音） となる - この雑音は、 ある範囲のアナ ロ グ入力をその中心値 をなす 1 つの出力値で代表させたこ とに起因する量 子化雑音が大半を占める。
    [0107] 従って、 S /Nが大という こ とは、 量子化雑音が 小という こ とであり、 波形歪が小さいこ とを示す。 別言する と、 S /Nを大とするには、 量子化雑音を 小さ く する必要があり、 量子化雑音を小さ く するた めには、 A/D ( D / A ) 変換器の出力値を多 く し .. これにより量子化ステ ッ プの長さを小さ く する必要 力くめる。
    [0108] 第 5図の実施例 、 2台の 8 ビ ツ ト圧伸 A .Z D変 換器 3 9及び 4 1を用いることにより、 以下に示す ように、 上記出力値を多くすることができ、 しかも、 市販の P C M · C O D E Cを利用することにより、 たとえ 8 ビッ ト圧伸 AZD変換器を 2台使用したと しても、 量子化精度の高い （つまり 8 ビッ ト以上の） 変換器を 1台使用するより も低いコ ス トで信号処理 装置を実現可能とするものである。
    [0109] 第 5図で、 第 1及び第 2 リ ニァ符号 L 1及び L 2 の出力値を各々 D ( ひ' · k ) 及び D ( / k ) とす る。 もし、 kを k = 1.01ではな く k = 1 とすれば、 L 1及び L 2 は当然同一の出力値となる。 しかし、 本実施例が好適例として示す如く、 k =1.01として して、 第 1及び第 2 の増幅率を 1,01及び 1/1.01のよ う に僅かにずらすと、 k と な Z k は異なった値に なる。 ただしその差の値が小さ く、 な kも / kも 第 7図のリ ニア入力の欐に示される各行の範囲内 0 場合、 出力値の D ( ' ♦ k ) 及び D ( or Zk ) は共 に一致する。 これに対して、 a k と Z kの差が、 上記各行の範西外ならば、 出力値 D ( α- · k ) 及び D ( α / k ) は異なった値をとる。 すなわち、 k 1 で kが 1 に近い値であって、 一方が隣接する範囲 (行） の方に入り込むことにより、 当該瞵接範 a 対応する ffi力値となって D ( ひ- - k ) ≠ D ( cc / k ) となる。 そして、 前者の場合 （一致するとき） にお いては、 k及び / ' kの平均値、 すなわち、 1 1
    [0110] X or k + 一 力く、 第 7図のリ ニア入力 の各行の範囲の中心付近にある場合であり、 後者の 場合 （不一致のとき） は、 上記平均値が上記各行の 隣接範囲との境界付近に現れる場合である。
    [0111] 第 5図中の演算部 4 4 において、 第 1 及び第 2 リ ニァ符号 L 1及び L 2 の平均値を演算する と、 出力
    [0112] 1 1
    [0113] D out は ' D ( α' · k ) + D ( ' /' k ) ^ と
    [0114] 2
    [0115] なるから、 前述した後者の場合に相当する ときは、 出力 D。ut もこの行の出力値と隣接する行の出力値 との中間の値をとる。 前述した前者の場合、 すなわ ち a k と o /Z kが同一範囲のときは、 し 1 とし 2 は 同一になるから、 その L 1 と L 2 の平均値である出 力 D。ut は上記各出力値と同一になる。 このよう に して第 7図の出力値 （ し UE)の欄に示される 出力値とこれらの瞵接出力値間の丁度中間の値を取 る新たな出力値とが生成される こ とになり、 AZ D 変換器を高分解能化したのと同等になる。
    [0116] 第 8図は AZ D変換装置における各部の値の対応 を示す図であり、 第 5図におけるアナ ログ信号 A ι η の振幅 α、 第 1 増幅器 3 8 の出力値 a k、 第 2増幅 器 4 0 における出力値 Z k、 第 1 リ ニァ符号 L 1 の値である D ( k ) 、 第 2 リ ニア符号 L 2 の値で ある D ( / k ) とデ ジタル変換出力 D ou t であ
    [0117] 1
    [0118] —— D ( c. · k ) -： D ( a / k ) ^ を具体的 、
    [0119] 数値で示す 第 8 図で注目 ベさ と こ ろ 、 右端に 圧伸八/ 0変換器 3 9、 4 1 の通常の量子化出力値 Q 2 ' 、 Q 3 ' 、 Q 4 ' 等のほかに、 Q 1 、 Q 2 , Q 3 , Q 4等で示す出力値が新たな出力値として出 現したことである。 この関係をよりわかり易い形で 第 9図に示す。 なお、 第 9図の Q 2 ' 、 Q 3 ' 、 Q 4 ' 等の各々は、 第 7図の各行に対応する。 第 9図 で、 D ( a - k ) と D ( α / k ) に関し、 同図の が同図の領域 Aの範囲にあれば、 上記両方の量子化 出力は共に Q 3 ' となるため、 ディ ジタル変換出力 D。u t も Q 3 ' となる。 が領域 Bにあれば、 各量 子化出力は Q 4 ' と Q 3 ' に分かれるため、 出力 D o u t はその中簡値 Q 3 となる。 が領域 Cにある 場合も、 各量子化出力は Q 3 ' と C 2 ' に分かれ、 出力 D。u ばその中間値 Q 2 となる。
    [0120] このよう に従来、 出力値の種類が 255 であったも のが、 本実施例により ほぼ倍増し、 量子化ステップ ( Δ ) の大きさはほほ'半分になる。 そうすると、 一 般に知られているように、 量子化雑音電力 Δ 2 / 1 2 は 1 / 4になり、 S / Nは 6 d B向上し、 デイ ジ タル変換出力 D。u t に対して D S P処理を加えても Sノ の悪化は最小限に食いとめられる。
    [0121] この場合、 第 9図からわかるように、 伸 Aノ D 変換器 3 9 、 4 1 (第 5図） の隣接する量子化 S力 値の境界の上側から量子化ステップの 1 Z 4 を引い た値及び下側から 1 / 4を加えた値が新しい境异値 (decision value 、 点線で示される ）とすれば、 新 「
    [0122] たに生成される各出力値の取り得る範囲の幅が同一 となり最適になる。 これよ り増幅率 kを箕出する と 量子化ステ ップ
    [0123] k = 1 +
    [0124] o 4 X I 出力値 i
    [0125] である。
    [0126] 圧伸 A/D変換の場合は、 出力値が大きい領域で は、 量子化ステ ップを大き く している （つま り、 両 か雑音が大き く なつている） ので、 （量子化ステ ッ 0 プ / ！ 出力値 i ) の値は、 一般に リ ニァ A/D変換 の出力に比べて一定値に近い。 とそして、 この比が一 定値であれば、 上式の kの値は一意るにノ 定める こ とが でき る。 しかし、 第 7図から明らかなよ う に、 各行 での （量子化ステ つ ブ,/ ; 出力値 ； ） を計算してみ 5 る とその値は十分一定とは言えない。 例えば、 第 8 セグメ ン ト のー部では 256 '8031 ( = 3.13^,)の値て、 第 2 セグメ ン ト の一部では 4, '33 12:'。）の値であって '. 上記値の差が大き い。 従って、 最適値の割り 出しは 実験的に行う必要がある； 実際に、 ' - iaw8 ピ ッ ト 0 圧伸 A/D変換器を使用 して実験したとこ ろ、 k = 1.025 が最適値であつた。
    [0127] 次に第 6図の D Z A変換装置について、 その動作 を説明する。 説明を分かり易 く するために、 第 1 増 幅器 5 1 の増幅率 k 3 utつて、
    [0128] k
    [0129] 述の如 く k 4 =■ k 5 = l — k 3 = l / 3 となる。 この条件下で、 第
    [0130] 6図のディ ジタル信号 D inの値を とすると、 D in は第 1圧伸変換部 4 5を経由して第 1圧伸 D Z A変 換器 4 9 に入力し、 こ こで第 1 アナログ信号 A 1 に 変換された後、 第 1増幅器 5 1で 2ノ 3 ( = k 3 )
    [0131] 2
    [0132] 倍される。 この出力を、 D ( β ) とする。 こ
    [0133] 3
    [0134] のとき、 第 1圧伸 P C Μ符号 Ρ 3をリ ユア変換部 4 7 - 1 に入力させて再びリ ユア信号に戻す。 これに より、 入力側において上記ディ ジタル信号 D in ( = β ) に対する出力値 （OUTPUT VALUE) の D ( ) を ディ ジタル値として認識できる。 そして、 ディ ジタ ル信号 D inの値^ と上記出力値 D ( β ) との差が滹 算部 4 7 — 2 で演算される ことにより、 圧伸変換部 4 5から D ZA変換器 4 9を介して発生する量子化 雑音 Νの電圧 Εが求まる すなわち、
    [0135] Ε = β - Ό ( β ) (1) である。
    [0136] この Εを増幅部 4 8 — 1 で 2 ( = k 4 ) 倍して、 入力信号 D inに加算し、 第 2圧伸変換部 4 6 の入力 とする。 すなわち変換部 4 6 の入力は、 ^ ÷ 2 Eと なり、 上記 (1)式を用いて書き直すと、
    [0137] ^ ÷ 2 E = D ( β ) ÷ 3 Ε (2) となる。 こ こで ： Ε : は、 出力値 D ( β ) に対応し あるいは直近の量子化ステッブ （ ¾ とする） の i / 2より も小さい。 .なぜなら、 量子化雑音 Nの電圧 E が量子化ステ ップの 1 / 2 より大きいとする と、 D ( β ) は隣接する別の出力値になるからである。 例 えば第 7 図で、 D ( β ) が出力値 3 5 9 であれば、 リ ニア入力である ^ は 3 5 1 3 6 6 となり、 量子 化誤差は ± 8以下である。 これは、 セグメ ン ト 4 の 量子化ステ ップ 1 6 の 1 Ζ 2以下となっている。 従 つて、 上記 (2)式における 3 ！ Ε I は、 D ( β ) の直 近の量子化ステ ッ プ q の 3 / 2倍以下の値となる。
    [0138] こ こに、 第 6図の D i rl→第 2 圧伸変換部 4 6 → D ノ A変換器 5 0 の第 2 D Z A変換系の処理で求ま る 第 2 アナ口グ信号 A 2 の値 D ( / 2 E ) は、 以下 の①〜③の条件で分類される。 すなわち、
    [0139] ① + 1.5 q > 3 E≥0.5 q のとき ：
    [0140] D ( + 2 E ) = D ( β ) + q (3) ②十 0.5 q > 3 E ≥ -0.5 q のとき ：
    [0141] D ( β 2 E ) = D ( β ) (4j ③ー 0.5 q > 3 E ≥ - 1. δ q のとき ：
    [0142] D ( ^ 十 2 E ) D ( ) — q (5) である。 こ こで D ( β ) q は、 出力値 D ( β ) の 上側に隣接する出力値であり、 D ( β ) 一 q は出力 値 D ( β ) の下側に隣接する出力値である。 この出 力値は第 6 図の第 2 増幅器 5 2 で 1 / 3 ( = k 5 ) 倍された後、 加算器 5 3 で前述の第 1 D ,/A変換系 の出力 D ( ) と加算される これと前述 O (3)〜 )式よ り .、 加箕出力 A ut は、 以下の①〜③ 条件で分類される値となる。 すなわち、
    [0143] ① + 1,5 > 3 E≥0.5 qのとき ：
    [0144] 2 1 f ) —— D ( iS ) 十 —— D ( iS ) + ¾ 1
    [0145] 3 ■ 3
    [0146] = D ( β ) + / 3 (6)
    [0147] ②十 0.5 q > 3 E≥ -0.5 qのとき ：
    [0148] 2 1
    [0149] —— Ώ ( β ) + ― Ώ { β ) = Ό ( β ) (7)
    [0150] 3 3
    [0151] ③ー 0.5 ¾ > 3 Ε≥ - 1.5 qのとき
    [0152] 2 1 r
    [0153] —— D ( ） 十 —— Ώ ( β )
    [0154] 3 3
    [0155] = Ώ ( β ) q / 3 (8) となる。
    [0156] 上記 )〜 (8)式の関係を第 1 0図に示す。 まず、 も し、 圧伸変換部及び圧伸 D /A変換器が 1台のみの 従来の構成なら、 第 1 0図の領域 Αにある範囲の入 力したデ -': ジタル信号 D inはすべて値が D ( β ) の アナ ΕΙグ信号で代表される e 従って、 ディ ジタル信 号 D inが'領域 Bの範囲にあれば、 量子化誤差は小さ いが、 領域 C又は Dにある場合には量子化誤差は大 き く なる。 これに対して、 上逮の本実施例では、 以 下に示すようにして量子化誤差を小さ くできる。
    [0157] まず、 前述の (3)又は (6)式での条件①を書き直すと 0.5 > E≥0.5 q / 3 となる。 すなわち、 これは 条件①におけるディ ジタル信号 D inの値^ と代表値 D ( β ) の量子化雑音の電圧 Εの範囲である ς· これ 、 第 S図のディ ジタル信号 D i η ©値 が第 1 0図 の領域 Cの範匪にあることを示 Iている。 すなわち /S のその範囲の代表値 D ( β ) に対応するずれが、
    [0158] 2
    [0159] o
    [0160] 量子化ステ ッ プ q の 1 /' 3程度の大き さの量子化雑 音がある場合である。 このよう な場合には、 前述の
    [0161] (3)式及び (6)式で示される如 く 、 結果的にアナ口グ信 号 A。ut は代表値 D ( β ) に q / 3 だけ上乗せされ た値となり、 アナログ信号 A out と領域 Cの の値 との量子化誤差が少な く なる。 言い換えれば、 第 6 図のディ ジタル信号 D i nの値 / 力〈、 第 1 0 図の領域
    [0162] Cの範囲にあれば、 第 6 図の第 1 圧伸 D Z A変換器
    [0163] 10 4 9 の出力は D ( β ) となる。 また、 第 6図の第 2 圧伸 Dノ Α変換器 5 0 の出力は前述の（3)式に示すよ う に D ( β ) + q となる。 従って、 第 1 及び第 2増
    [0164] 2
    [0165] 幅器 5 1 及び 5 2 からの出力は、 —— D ( ) と、 D ( ；5 q ； となつ 更に nり 、く
    [0166] 15 0 ' ！
    [0167] 加算器 5 3 で加算されて、 ア ナ ロ グ信号 A。ut は前 述の（6)式又は第 1 0 図の如 く 、 { D ( 5 ) — q 3 となる。 徒って、 従来は、 ディ ジタル入力信号 Dュ„ の値 βが、、 第 1 0図の領域 Αの範 ffi こあればァナ 口 グ信号 A。 u t は D ( β ) で しか表せなかつたが、 実施例では、 βが領域 Αのう ち領域 Cの範囲にあれ ば、 A。ut は { D ( /5 ) ÷ q 3 } で表すこ とがで き、 と A。 . の置子化誤差を小さ く でき る。
    [0168] 次に、 前述の（5)又は (8)式の条件②の場合は、 上述 の条件 と全 く 逆の関係になり、 A。ut は^表値 D ( ？ ：' ■ 3 け差し 引 t- : 値とな ログ信号 A。 と領域 Dの の値との量子化誤差が 少なくなる。
    [0169] また、 前述の (4)又は (7)式の条件②の場合は、 の 値は代表値 D ( β ) に近いため、 A。ut として代表 値 D ( β ) がそのまま出力される。
    [0170] 以上に示し、 かつ、 第 6図に示した如く、 D in→ 第 1圧伸変換部 4 5→第 1圧伸 D / A変換部 4 9 の ルー トの第 1 D Z A変換系から発生する上記量子化 雑音分は、 D in→第 2圧伸変換部 4 6→第 2圧伸 D A変換器 5 0 のルー トの第 2 D /A変換系の入力 信号に上乗せされる。 従って、 上記第 1 D/A変換 系からの量子化雑音はほぼ打ち消され、 上記第 2 D /A変換系において、 最大 qノ 2だけの量子化雑音 が発生する。 加算器 5 3 の岀力においてみると、 第 2 D ZA変換系の出力は、 第 2増幅器 5 2で 1ノ 3 ( = k 5 ) 倍されるので、 発生する量子化雑音は結 果として最大 ¾ノ 6 になり、 従来の 1 3 となる。
    [0171] 結論的には、 第 6図の実施例の場合、 出力値は、 通常の圧伸 D / A変換器だけを用いた場合に比べ钓 3倍に増え、 例えば 9.5 ビッ ト （256 X 3 = 29' 5 ) 相当の高分解能な圧伸 Dノ A変換器が等価的に得ら れる。
    [0172] 上記勣作を更に具体的な例に基づいて説明する。 本実施例の說明でも、 第 5図の場合と同様、 圧伸則 として ^-】 awを例にとるか、 A -ia であっても本発 明の効果は変わらない。
    [0173] 第 1 1 A図及び第 1 1 B図は、 第 6図の D ZA変 換装置における各部の値の対応を示す図であり、 A
    [0174] /D変換装置についての第 7図に相当する。 第 1 1
    [0175] A図および第 1 1 B図は、 第 6図におけるディ ジタ ル信号 D inの振幅 β、 第 1圧伸 P C Μ符号 Ρ 3、 ァ ナ 口 グ:信号 A 1 の値 D ( β ) (デ ジ 夕 ル表現） 、 量子化雑音 Ν (デ ィ ジタ ル値） 、 量子化雑音 の電 圧 Εの 2倍の値 （デ ィ ジタル値） 、 加算部 4 8 - 2
    [0176] 10 のデ ィ ジタ ル出力 （ — 2 Ε ) 、 第 2圧伸 P C Μ符 号 Ρ 4、 第 2アナコグ信号 A 2 とアナ口グ変換出力
    [0177] r 2 1
    [0178] A。ut ！ = —— X A I x A 2 i を各々示
    [0179] 3 >
    [0180] す。 同図に示すとおり、 各アナログ変換出力 A。ut は、 相互間で 5.333 の等間隔で現れる。 第 6図の圧
    [0181] 15 伸 Dノ A変換器 4 9 、 5 0等は、 第 5図の圧伸 A /'
    [0182] D変換器 3 S、 4 】 等と完全に対応しており、 各 の量子化出力は、 第 7図の出力値（OUTPUT V. UE)を みればわかるよう 、 例えば同図のセグメ ン ト 4 O 場合、 相互間で 16の等間隔で現れる。 従って、 第 1
    [0183] 20 1 A図及び第 1 1 B図より、 D Z A変換器 4 9 と 5
    [0184] 0 を組み合わせるこ とで、 アナログ変換出力 A。ut の出力間隔は、 通常の D /A変換出力の場合の 1 ./
    [0185] 3 に細分化でき、 出力値の数は 3信 な つ ている こ と力 わ力、る
    [0186] 2 上述の例は k 3 - 3 の場合について示したが k 3 = 1 Z 2 とした場合は、 前述の (3)〜(8)式と罔様 の計算を行う こ とで、 アナ口グ変換出力 A。ut の出 力値の数ば 2倍になり、 8 ビッ ト圧伸 D/ A変換器 を用いるにもかかわらず 9 ビツ ト圧伸 DV" A変換器 と等価になることが理解される。
    [0187] また k 3 = 3ノ 4 とすると、 上記岀カ値の数は 4 倍になり、 8 ビッ ト圧伸 DZA変換器を用いるにも かかわらず 1 0 ビッ ト圧伸 A変換器と等価にな ることが理解される。
    [0188] 第 1 2図は本発明に基づく AZDおよび D/A変 換装置の好適構成例の詳細面路図である。 好適構成 とは、 既存の D S P と、 既存の P C M ' C O D E C を 2セ ッ ト と、 その他若干の素子で構成できること を意昧する。 このよう な構成により、 前述の第 2図 の構成に、 安価に入手可能な P CM ' C O D E Cを もう 1 つ追加するだけで充分実^に拱し得る高分解 能 A/Dおよび DZA変換装置が実現される。 なお. 第 1 2図では、 ノヽイ ブリ ッ ド ト ラ ンス、 ア ンフ =、 粗 減衰器等は省略してある。
    [0189] 第 1 2図において、 第 5図の 2つの圧伸 A Z D変 換器 3 9、 4 1 と第 5図の 2つの圧伸 D/A変換器 4 9、 5 0 は、 第 1 P C M ' C O D E C 5 4 と第 2 P C · C 0 D E C δ 5 によって与えられる 2つの 圧伸 A/D変換器及び 2つの圧伸 DZ Α変換器によ ¾ , 各々 AZDと D ZAペアにして一体に形成され る。 図中、 演算増幅器 5 6 は、 その抵抗 R 1 及び R 2 によって、 増幅率 k ] (第 5図） が形成され （ k 1 = R 2 / R . ) 、 次段の抵抗 R 3 及び R a によ り 増幅率 k 2 (第 5図） が形成される。 k 1 と k 2 が 前述のよ う に k と 1 / k の閬係にあれば、 k · R 3 / ( R 3 十 R 4 ) = 1 / kから、 R 3 と R 4 を決め o
    [0190] このこ とは D ZA変換系の演箕増幅 H δ 7 でも同 じであり、 増幅率 k 3 (第 6図） は、 R 7 / R s て
    [0191] 10 定め、 k 5 は R 7 / R で定める。 それによ り、 ァ
    [0192] R 7 R 7 ナ ログ変換出力 Ao u t は A 1 卞 A 2
    [0193] P P
    [0194] ( A 1 と A 2 は第 6 図参照） で求ま る。 前の例では k 3 = 2 / 3 . k 5 = 1 ノ 3 と したが- 4- 、 こ の例で ：
    [0195] R 6 = 1.5 R 7 、 R 5 = 3 R 7 に定める t
    [0196] 15 D S P内の構成は、 第 5 図に示すよ う に、 既述し た第 1 及び第 2 リ ニァ変換部 4 2 、 4 , 演算部 4
    [0197] 4 (平均レベルを算出する） であり、 また既述した 第 6図に示すよ う に、 第 1 及び第 2圧伸変換部 4 5 及び 4 6 、 リ ニァ変換部 4 7 — 1 、 减算部 4 7 - ：]
    [0198] 20 増幅部 4 8 — 1 及び加算部 4 8 — 2 である。 ラ イ ン
    [0199] 6 0 は、 特には図示しない 2線 - 4線変換器 （ハイ プリ .7 ド ト ラ ンス ） における信号の廻り込みを防止 するためのバラ ン シ ングネ シ ト ヮーク機能を果たす ための、 ラ イ ンであ る D S P機能部 5 8及び 5 9 内に 、 それぞれ既述した等化器の機能 E Q L ) 減衰器の機能 （AT T) 等が舍まれる。 これらの D S P機能部 5 8及び 5 9に接続された面線側は、 各 々、 リ ニァノ 変換部 （ Lノ ） 6 1及び uハ） 二 ァ変換部 （ ZL ) 6 2を介して伝送路に接続され o る。
    [0200] 以上說明したように、 第 1の実施例によれば、 特 に AZD及び D/A変換器と D S Pとを組合せた A /D及び D/A変換装置であって、 D S Pが必要と する AZDおよび D/ A変換器の高分解能入出力を、
    [0201] 10 A/ D及び D A変換器はそのままにして、 D S P 自らの計算機能を利用して、 安価な増幅器 （第 5図 の 3 8、 4 0又は第 6図の 5 1、 5 2等） を付加す るのみで、 実現可能となる。
    [0202] 第 2 実 施 例
    [0203] 15 次に、 本発明の第 2の実施例につき説明する。 本 実施例は、 D S P内等で処理されたディ ジタル信号 のク ロッ クを、 第 1 ク ロ ッ ク （受信ク ロ ック） から 第 2ク ロ ック （送 {言ク ロ ■>·ク） へと、 ディ ジタル信 号のまま乗り換えることを特徵とする
    [0204] 20 第 1 3 A図及び第 1 3 B図は、 本発明の第 2の実 施例の基本ブ πック図で、 第 1 3 A図ば高標本化デ ィ ジタル低域通過フ ィ ルタ 1個を用いる場合であり 第 1 3 B図は高標本化ディ ジタル低域通過フ ィルタ を複数ブロ Vクに分割して用いる場合である- 二 第 1 3 A図に示す如く、 第 1 ク G クのデ一タ = 列はデータ変換回路 6 3 を通り、 単位時間当たり の データ数が元のデータに比べて n (但し、 n 〉 1、 整数） 倍にされる。 更に、 上記変換回路 6 3 の出力 は該第 1 ク ロ ッ ク の n倍の標本化速度で動作する高 標本化ディ ジタル低域通過フ ィ ルタ 2 を通り、 補間 処理部 6 5 に入力する。
    [0205] 該補間^理部 6 5 では、 タ イ ミ ング差検出回路 6 6 にて検出した該第 1 、 第 2 ク ロ ッ クのタ イ ミ ング 時間差 τ に基づき、 補間法によ り該第 2 ク ロ ッ クに 同期した変換データを計算作成して出力する。
    [0206] また、 第 i 3 B図に示す如く 、 第 1 ク ロ ッ クの n 倍の標本化速度で動作する高標本化ディ ジタル低域 通過フ ィ ルタ 6 4 (第 1 3 A図） が複数ブロ ッ ク 6 7、 6 8、 6 9 に分解される。 そ して、 各隣接ブコ ッ クの標本化速度の比は整数とされ、 最後段ブ π ク 6 9 は第 1 ク ロ ッ ク ' n倍の標本化速度で動作し . 各ブ π ッ ク 6 7、 6 8、 6 9 の損失特性の和は、 第 1 3 A図の元のフ ィ ルタ 6 4 と同等とする。
    [0207] そ して、 高標本化フ ィ ルタの各ブロ ッ ク間に、 1 入力デ一タ に対して隣接ブロ ッ ク の標本化速度の比
    [0208] ( £ 2 , ί 2 ) に等しい数の該入力データ と同一振 幅のデータを出力するデータ変換回路 7 0、 7 i が 設けられる。 また、 第 1 ク ッ ク のデータ系列を入 力するデータ変換回路 S 〔： ' 、 単位時間当たり 、 元のテ一タの 一ク数に比べて ， 初設 Oブ u ッ ク Γ 7 の標本化速度と、 該第 1 ク ロ ックの速度との比 I = 11/ £ 2 / £ 3 に等しい数の同一振幅のデータを出 力するように設定する。 これについては後述する。
    [0209] なお、 第 1 3 B図において、 初段のブロ ック 6 7 の標本化速度は第 1 クロ ックと同じ f a となってい る場合 （ £ i = 1 ) には、 データ変換回路 6 3 ' は 不要となる。
    [0210] 上記基本構成の概略動作について説明する。 第 1
    [0211] 4 A図〜第 1 4 C図は、 第 1 3 A図の各部の波形の タイムチャー トである。
    [0212] 以下、 第 1 ク ロ ック及び第 2 ク ロ ックの周波数は 公称 8 K H zであるとして説明する。
    [0213] 第 1 3 A図では第 1 4 A図に示す如く、 第 1 ク ロ ツ クの時間 t „ : t n + 1 , t η ÷ Ζ , t a + 3 , · · · における、 例えば 3 . 004 Κ Η 2 の正弦波のデータ値
    [0214] 5 n , S η + 1 , S „ + 2 ， .""J n T 3 , - · · t、 テーグ 変換回路 6 3が受信する。 ここでは、 第 1 4 B図に 示す如く、 単位時間当たりのデータ数が元のデータ に比べて n倍、 例えば 8倍にされる。 銃いて、 デ一 タ変換回路 6 3 の岀カは、 該第 1 ク ロ ツクの 8倍レ 6 4 K H z の標本化速度で動作する高標本化ディ ジ タル低域通過フ ィ ルタ 6 4 に入力する。 同フ ルタ 6 4 の遮断周波数は、 第 1 ク ック のテータ系列に 許される遮断周波数であり、 音声信号の場合は ( 8 / 2 ) K H 2 = 4 K H ：:である。 これにより、 上記 フ ィ ルタ 6 4 の出力と して、 第 1 4 C図に示す如き 信号が得られる。
    [0215] この信号系列の時間間隔は、 第 1 ク ロ ッ ク に同期 していたときの時間間隔と比べて、 1 / 8 となって いる。
    [0216] 今、 第 1 4 Α図で、 第 2 ク ロ ッ ク の時間 T „-,
    [0217] Τ η, η I , T η + 2 , Τ η + 3 , · ' · νし あ り 1 © ァ —— タ値を、 第 1 ク ロ ッ ク の時間 t „ , t , t η , 2 t „ + 3 , · · ' における各データ値 S „ , S „+ , ， S „ + 2 , S η + 3 , · · ' を用いて、 ラグラ ンジェ の 補間法によ り求めよ う と しても、 各データの時間間 隔が広 く データ値の変化が大きいため、 求める こ と は困難である。 しかし本実施例の如 く 、 第 1 ク ロ ッ ク の時間間隔を 1 / 8 とすれば、 各データ の時間間 隔が狭 く なり隣接する時間のデータ値の変化が小さ く なるので第 2 ク ロ ン .ク の時間 Τ η - 1 , Τ η, Τ η - , Τ „ , 2 , ΐ „ .3 .· . · ' におけるデータ値を求める こ とが可能となる。
    [0218] 即ち、 第 1 4 C図に示すよ う に、 第 1 ク ロ ッ ク と 第 2 ク ロ ッ ク のタ イ ミ ング差 τ をタ ィ ミ ング差検出 回路 6 6 にて求め、 それを補間処理部 6 5 に入力さ せる。 そ して、 補間処 S部 6 5 て .. 第 1 ク ロ ッ ク の 周期 τ a 及び第 2 ク 口 · ク の時間 T , と、 T „- , を越えた前記 i / 8 時間間隔の時間との差 Δ τ、 R び第 2 ク ロ ッ ク の時間 n- i 両側 / fi の時間 間隔のデータ値 F m - ! , F m を用いて、 ラダラ ンジ ェの補間式
    [0219] F = [ F ra { ( r a / n) —厶 て } +F „· · △ て ] ÷ ( r a / n)
    [0220] にて、 第 2 ク ロ ックの時間 T ft + l のデータ値 Fを求 める ことができる。
    [0221] このよう にして第 2 ク ロ ッ クの時間 Τ η - ι , T n , Τ η + 1 , Τ „ + 2 , Τ η + 3 , · · * におけるデータ値 が求められ、 第 2 ク ロ ックのディ ジタルデータ値と して出力される。
    [0222] このよう にすれば、 ディ ジタル信号がアナログ信 号に変換されないため、 量子化雑音は発生せず、 ま た、 ディ ジタルで全部処理するので、 小型に集積化 するこ とができる。
    [0223] なお、 第 1 3 Α図の高標本化ディ ジタル低域通逼 フィルタ 6 4 は、 元のデータの標本化周波数の 8倍 の繰り返し周波数で動作している。 すなわち、 元の データの標本化周波数の操り返し周期の間に 8倔の データを入力し、 8値のデータを出力するので、 処 理量は元のデータの標本化周波数で動作させる場合 の 8倍となる。
    [0224] 例えば、 高標本化ディ ジタル低域通過フィ ルタ 6 4の次数が 6次で、 フ ィ ルタで生ずる群遅延歪の発 生を抑圧する遅延等化器の 2次と合わせて 8次のフ ィルタの場合は、 処理量としては、 等価的な次数 6 4次となる。
    [0225] ディ ジタノレフ ィ ルタ は 2 次当たり、 y „ =a · X n + b - x n - 1 + c · χ n - 2 一 d ' y „ - 1 - e - y „- 2 の 分方程式の計算を 1 回する こ とから、 乗箕回数は 1 周期当たり 5 回であり、 6 4 次では 1 6 0 回/周期 となる。 従って、 ディ ジタ ル信号処理部 （ D S P ) が行う プログラムと してみる と、 データ変換手続き 等を舍めて 2 2 0 ステ ップ以上の処理となる。
    [0226] 1 ス テ ッ プの処理時間が 1 0 0 n s の高速のディ ジタ ル信号処理部を使用しても、 1 周期 1 2 5 s ( 8 K H z ) と した時は、 最大 1 2 5 0 ステ ッ プし か処理できず、 そのう ちの 2 2 0 ステ ッ プをク ロ ッ ク乗換方式のためのフ ィ ルタ計算に割り 当てる と、 他処理の配分が減り望ま し く ない。
    [0227] そこで、 第 1 3 B図に示す如 く 、 フ ィ ルタを複数 ブ π ッ クに分割して、 低い標本化速度でも可能な処 理は低い標本化速度のフ ィ ルタで ^理する こ とに し て処理量を大幅に減らすこ とができ る。
    [0228] 例えば、 遅延等化器における処理は、 通過域のみ に関係しており、 胆止域である例えば 4 K H z 以上 の周波数における遅延は問題ではないから、 元のデ 一タの標本化速度 8 K H z で動作するフ ィ ルタブ口 ッ ク 6 7 で行う こ とができ る。
    [0229] 次に、 例えば、 4 K H z から 8 K H z までの周波 数戒分の遮断は、 標本化速度 1 6 K H 7 で動作する フィルタブロ ック 6 8にて行われる。 そして、 8 K H zから 3 2 K H z までの周波数成分の遮断は、 第 1 3 A図の高標本化ディ ジタル低域通過フィルタ 6 の標本化速度と同じ 6 4 K H zで動作する、 最後 段のフィルタブロ ック 6 9 にて行われる。
    [0230] この例の場合、 初段のブロ ック 6 7 の標本化速度 は第 1 クロ ック と同じとなっているのでデータ変換 面路 6 3 ' ば不要となる。
    [0231] フ ィ ルタブ口 ック 6 8 の入力側には、 1 つの入力 データに対して同じ振幅のデータを 2つ出力するデ ータ変換回路 7 0が設けられる。 また、 フ ィ ルタブ ロ ック 6 9 の入力側には、 1つの入力データに対し て同じ振幅のデータを 4つ出力するデータ変換回路 T 1が設けられる。
    [0232] このようにすることにより、 例えば標本化周波数 が 8 K H z及び 6 4 K H z の各ブロ ッ ク 6 7 、 6 9 は 2次のフ ィ ルタで構成され、 標本化周波数が 1 6 K H z のブロ ック 6 8 は 4次のフ ィルタで構成され たとすれば、 1周期当たりの全体の乗算回数は、 前 述のように 2次あたり 5回であるから、 次数比と標 本化比の関係より、 5 X 1 十 5 X 2 X 2 + 5 X 2 X 4 = 6 5回となり、 大幅に計算量を璩ずることがで きる。
    [0233] 上遝した第 1 3 B図のようにしても、 フ ィ ルタブ ロ ック 6 9 ©出力のデータ数は元のテ一タの 8信と なっており、 第 1 3 A図のフ ィ ルタの場合と同様で あり、 補間処理部 6 5 にて第 1 3 A図の場合と同様 に第 1 ク ロ ックより第 2 ク ロ ックへの乗換の処理が できる。
    [0234] 次に、 第 1 3 A図又は第 1 3 B図の各部の詳細な 構成及び動作につき説明する。
    [0235] 第 1 5図は、 第 1 3 A図のデータ変換回路 6 3 の ブ π ック図、 第 1 6図は同じ く 高標本化ディ タル低 域通過フ ィ ルタ 6 4 のブロ ッ ク図、 第 1 7図は第 1
    [0236] 10 6図のフ ィ ルタの減衰量を示す図、 第 1 8図は第 1
    [0237] 3 A図の補間処理部 6 5 のプログラムのフ ローチヤ — ト、 第 1 9図は同じ く タイ ミ ング差検出回路 6 6 の原理ブロ ッ ク図である。
    [0238] 各図中 7 2 はメ モ リ 、 7 3、 1 0 9 は遁倍器、 1
    [0239] 15 0 8 は 1 0 ビッ ト カウ ンタ、 1 1 0 は 1 0 ビッ 卜 レ ジスタ、 1 1 1 はスィ ッ チ、 7 4〜 7 7 は加算器、 7 8〜 8 7 はデータ遅延用メ モ リ 、 8 8〜 1 0 マ は 係数乗算器を示す。
    [0240] 第 1 5図のデータ変換回路は、 1 周期に同ト、. τ
    [0241] 20 タを 8回出力する場合の例である。 同回路は、 第 1 ク ロ ッ クに同期して、 例えば 8 Κ Η ζ間隔で入力す る例えば 1 6 ビ ン トの振幅データを、 メ モ リ 7 2 に 第 i ク ロ ッ クで書き込み、 第 1 ク クを遁倍器 7 3 にて 8遁倍して得た読み出しノノ ci ... クを用いて、 1 周期にそのデ一タを 8 回出力する 第 1 6図ば、 遮断周波数が 3 . 8 K H z の、 2次 のデジタルフ ィ ルタ 4 セク ショ ンで構成されている 高標本化デジタル低域通過フ ィルタの例である。 上 記フ ィ ルタ構成のう ち 6次分は、 4 K H z以上 6 0 K H z までの帯域を遮断する為の低域通過フィ ルタ で、 他の 2次分はフィ ルタの郡遅延時間歪を等化す る為の遅延等化器である。 そして、 フ ィ ルタ全体は 6 4 K H z の標本化速度で動作し、 8 K H z の 1周 期に 8回のフ ィルタ計算を行う ものである。
    [0242] 減衰特性は第 1 7図に示す如くである。 同特性に おいて、 3 . 4 Κ Ή z付近で 2〜 3 d Bの利得とな つているのは、 入力する信号を N R Z と して処理し ているので、 R Z R Z補正を行うためである。
    [0243] なお、 フ ィ ルタ と しては、 大形なるも ト ラ ンスバ —サルフ ィ ルタで実現しても勿論よい。
    [0244] 第 1 8図の動作フローチ ヤ一トで示される捕間処 理においては、 例えば同じデータが第 1 ク ロ ッ クの 周期でて a 間 （第 1 4 C図参照） に 8回入力すると すると、 ステップ S 1 にて、 第 1 ク ロ ックと第 2 ク ロ ッ クの時間差て と比較しながら、 て a · ra/8 ( m = 1〜 8 ) の πιを 1から順次大き く してゆく。 そし て、 △ て = r a - m/8 一 て の符号が正になるところ で比較作業を停めて、 第 2 ク n ックの時間である第 1 4 C図の Τ η , ι と、 Τ . ι を越えた 1 / 8 の時閜 間隔の時間との差 Δ τ、 及び πιの値を求める。 第丄 4 C図の場合は m = 5 となっている こ とがわかる。 そこで、 m = 4 と 5 の時のデータ値 F m-！ , F m より、 ステ ッ プ S 2 にて、 前述のラグラ ンシェの補 間式
    [0245] F - [F m { ( τ a /η)— Δ τ } +F て ]
    [0246] にて、 第 2 ク ロ ッ クの時間 Τ „+ 1 のデータ値 Fを求 める。
    [0247] このよう にして、 第 1 4 Α図の第 2 ク ロ ッ ク の時 間 Τ η - I , 1 η , Τ η + 1 , Τ η + 2■ 1 η + 3 , · · · に- ける データ値を求める こ とができ る。
    [0248] 第 1 9図はタ イ ミ ング差検出回路の原理構成を示 した図である。 なお、 その詳細な実施例は、 後述の 第 3及び第 4 の実施例において説明する。
    [0249] 同図のタ ィ ミ ング差検出回路では、 第 1 ク ロ ッ ク を遁倍器 1 0 9 にて例えば 2 1 (5倍して、 それが 1 0 ビッ トカ ウ ンタ 1 0 8 の入力データ とされ、 同カ ウ ンタ は第 1 ク ロ ッ ク の立ち上がりで リ セ ッ ト される よ う にする。 これによ り、 1 0 ビッ ト のカ ウ ンタ値 は、 第 1 ク ロ ッ クの周期を 2 1 D = 1 0 2 4 等分した 時刻の中の位置を示すこ とになる。 つま り例えば 5 1 2 であれば、 その時刻は第 1 ク ロ ッ ク のち ょ う ど 真ん中になる。
    [0250] 従って、 第 2 ク ロ ッ クのタ イ ミ ングでスィ ッ チ 1 1 1 をオ ンにして、 カ ウ ンタ 1 0 8 の値を 1 0 ビ ト レジスタ 1 1 0 に取り込むことにより、 1周期を 1 0 2 とする分解能で第 1 クロ ック と第 2 クロ ッ ク との時間差てを求めることができる。
    [0251] 次に、 本発明のク ロ ッ ク乗換方式を第 1 2図に示 す P C Mチャネル装置に適用した場合につき說明す る。
    [0252] 第 2 0図は、 上記第 2 の実施例に基づくディ ジタ ル P C Mチャネル装置のブロ ック図である。 同図に おいて、 前述の第 3図の従来例及び第 1 3 A図の第 2 の実施例の基本構成と同一の番号を付した部分は- 各 同じ機能を有するものとする。
    [0253] 同図では、 クロ ックタ イ ミ ングとしては、 受信 P C M信号 R I Nより受信タィ ミ ング再生回路 1 1 5 にて再生した受信ク ロ ック R C L Kと、 自局の送信 クロ ック発生器 1 1 4より の送信ク ロ ック S C L K とが存在する。 そして、 受信ク ロ ッ ク R C L Kは、 受信レジスタ 1 1 6、 Dノ A変換器 2 4、 A / D変 換器 2 3、 ディ ジタル信号処理部 （ D S P ) 1 1 8 . 及び送受信タィ ミ ング差検出面路 6 6 に入力してお り、 ほとんどの機能が受信クロ ッ ク R C L Kを基準 として動作している e —方、 送信ク ロ ック S C L K は送信レジスタ 1 1 3及び送受信-タイ ミ ング差検岀 回路 6 6に入力している。
    [0254] 従って、 第 2 0図の回路でば、 受信ク ック R C L Kにより加入者からの入力信号 S I Nが拾われ、 1 また、 相手局からの受信 P C M信号 R I Nが受信レ ジスタ 1 1 6 に書き込まれる。 そ して、 その信号は 受信ク ロ ック R C L Kにて読み出され、 / L変換 器 1 1 7 にて // - law圧伸則の P C M信号から例えば
    [0255] 5 1 6 ビッ 卜のリ ニアデータに変換され、 受信レベル 設定 · 等化器 2 8 に入力する。 また、 送信側は送信 レベル設定 · 等化器 2 7で、 受信側は受信レベル設 定 · 等化器 2 8 にて各々対応する処理が行われ-. ま た、 送受信系にまたがる精密平衡回路 2 9での処理
    [0256] 10 も同じ受信ク ロ ッ ク R C L Kのタ イ ミ ングで行われ るため、 前述したク ロ ッ クのずれによる問題点は生 じない。
    [0257] しかし、 出力信号 S O U Tは送信ク ロ ッ ク S C L Kのタイ ミ ングで出力せねばならないので、 送信レ
    [0258] 15 ベル設定 · 等化器 2 7 の出力データ系列に対して-.
    [0259] 前述したデータ変換画路 6 3、 高標本化ディ ジタル 低域通過フ ィ ルタ 6 4、 補間処理都 6 δ、 及び （送 受信） タイ ミ ング差検出回路 6 6を用いて、 前述の ク ロ ッ ク乗換処理が行われる。 このよう にして送信
    [0260] 20 ク ロ ッ ク S C L Κのタイ ミ ングに合った振幅データ に変換された信号は、 L / 変換器 1 1 2 にて リ ニ ァ信号から // -law圧伸則の P C M信号に変換されて 送信レジスタに書き込まれ、 送信ク ロ ッ ク S C L K にて読み出されて、 出力信号 S ◦ U Tと してジ ッ タ
    [0261] 25 のない状態で特には図示しない多重化部に送信され る。
    [0262] 上記構成において、 データ変換回路 6 3、 高標本 化ディ ジタル低域通過フィ ルタ 6 4、 及び補間処理 部 6 5 はディ ジタルで iH乍するので、 ディ ジタル信 号処理部 （ D S P ) 1 1 8 として他のディ ジタルで 動作する回路と共に集積小形化される。 また、 （送 受信） タイ ミ ング差検岀面路 6 6 もディ ジタルで動 作するので、 イ ンターフェース L S I 1 1 9 と して 他のディ ジタルで動作する回路と共に集積小形化さ
    [0263] 10 れる。 もちろん、 集積化の為の切り分けは他の方法 でもよい。 また、 第 2 0図の A / D変換器 2 3及び D / A変換器 2 4 は通常の構成としたが、 特に前述 の第 1 の実施例によつて示される第 1 2図の構成と 組み合わせられることにより、 大きな効果が得られ
    [0264] I o
    [0265] 次に、 第 1 3 B図で説明した、 計算処理回数削 ¾ のために高標本化ディ ジタル低域通過フ ィ ルタを数 セ レク シ ョ ンに分割する技術の具体的回路搆成につ き説明する。
    [0266] 20 第 2 1図は第 1 3 B図の複数セク ショ ンに分割さ れた高標本化フ ィ ルタブロ ッ クの構成を示す図、 第 2 2図は第 2 1図の各セク ショ ンの減衰量を示す図 で、 ②〜④は第 2 1図の②〜④フ ィ ルタブロ ックに 対応している。 第 2 3図は第 2 1図のフ ルタの全 侓の铵衰量を示す図である。 第 2 1 図図中 1 2 0 〜 ： I 2 3 は加算器、 1 2 4 〜
    [0267] 1 3 5 はデータ遅延用メ モ リ 、 1 3 6 〜 1 5 4 は係 数乗算器を示す。
    [0268] 第 2 1 図の①フ ィ ルタブロ ッ ク は、 遅延等化器で あり、 これは通過域にのみ関係しており、 阻止域で ある 4 K H z 以上の周波数における遅延特性は問題 でないから、 元のデータの 8 K H z の標本化速度で 動作するよ う になっており、 前段にはデータ変換回 路 （第 1 3 8図の 6 3 ' 参照） は不要である。
    [0269] ②フ ィ ルタブロ ッ ク は、 4 K H z 〜 8 K h1 z まで の周波数成分の遮断を行う もので、 1 6 K H z の標 本化速度で動作する。 この場合、 1 つのデータに対 して同じ振幅のデータを 2 つ出力するデータ変換回 路 （第 1 3 B図参照） が入力側に必要である。
    [0270] ③フ ィ ルタブロ ッ ク は、 8 K H ： 〜 1 6 K H 2 ま での周波数成分の遮断を行う もので、 3 2 K H z の 標本化速度で動作する。 この場合、 1 つのデータに 対して同じ振幅のデータ を 2 つ出力するデータ変換 回路 （第 1 3 B図参照） が入力側に必要である。 ④フ ィ ルタブロ ッ ク は、 1 6 K H z 〜 3 2 K H z までの周波数成分の遮断を行う もので、 6 4 K H 2 の標本化速度で動作する。 この場合も、 1 つのデー タに対して同じ振幅のデータを 2 つ出力するデータ 変換回路か入力側に必要である；
    [0271] 以上のよ う な搆成にする と、 （？ フ ィ ルタブ ッ ：： の出力のデータ数は元のデータの 8倍となっており、
    [0272] 第 1 S図のフ ィ ルタの場合と同様となり、 捕間処理
    [0273] 部 （第 1 3 B図の 6 5参照） において第 1 クロ ック
    [0274] から第 2 ク ロ ックへの乗換の処理ができる。
    [0275] この場合の、 1周期当たりの乗箕の回数は、 ①フ
    [0276] 4ルタブロ ックでば係数乗算器が 5個であるので、
    [0277] 5 X 1、 ②フ ィルタブロ ックでは係数乗算器が 8個
    [0278] で標本化速度が 1 6 K H zであるので、 8 X 2、 ③
    [0279] フィルタブ口 ックでは係数乗算器が 3個で標本化速
    [0280] 度が 3 2 K H zであるので、 3 X 4、 ④フ ィ ルタブ
    [0281] π ックでは係数乗算器が、 3個で標本化速度が 6 4
    [0282] K H zであるので、 3 X 8 となり、 合計 5 7回にな
    [0283] る。 これは、 第 1 6図のフ ィ ルタの場合の 1 6 0回
    [0284] と比べると非常に少なく なることがわかる。
    [0285] 以上、 第 2 の実施例によれば、 第 1 ク ロ ックのデ
    [0286] ータ系列を、 ディ ジタルのままで-、 第 2 ク ロ ックの
    [0287] データ系列に乗り換えることが可能となるので、 第
    [0288] 図の従来例において問題であつた量子化雑音をな
    [0289] くすことができる。 この場合、 通信品質は低下せず.
    [0290] また、 集積化することで非常に小形化できる効果が
    [0291] ある。
    [0292] なお、 また他のディ ジタル面路ともー絝に集積化 V して小形化することもでき.. 安価にする こともでき
    [0293] る効果もある
    [0294] 第 3 実 施 1 - ί 続いて、 第 3 の実施例について説明する。 本実施
    [0295] 5
    [0296] 例は、 前述の第 2 の実施例における第 1 3 Α図又は 第 2 0図におけるタ イ ミ ング差検出回路 6 6 を具体 的に開示する と共に、 第 2 0図の送信レジス タ 1 1 3 の構成に言及する ものである。
    [0297] 本実施例は、 前述の第 1 9図の原理構成に基づく ものである。 同図の原理によれば、 既述したよ う に 第 1 ク ロ ッ ク （以下、 受信ク ロ ン ク R C L K ) で 1 0 ビ ッ ト カ ウ ンタ 1 0 8 を リ セ ッ ト してからカ ウ ン
    [0298] 10 タを動作させる。 そ して、 第 2 のク ロ ッ ク （以下、 送信ク ロ ッ ク S C L K ) の立ち上がり点などで上記 カ ウ ンタ の内容を 1 0 ピ ソ ト レ ジス タ 1 1 0 に ラ ッ チ し、 タ イ ミ ング差 r を検出する。
    [0299] 上記原理において、 送信ク ロ ッ ク S C L Kの例え ば立ち上がり点で上記ラ ：.' チを行う と、 その時点で タ イ ¾ ング差のデータ r が発生するため、 このデ一 タを受信ク .· ク R C L Kを基準に動作する信号処 理部 1 1 8 内の捕間処理部 6 5 (第 1 3 A図又は第 2 0 図参照） に取り込む場合、 信号処理部 1 1 8側
    [0300] 20 からみる とその時刻が一定しない。 すなわち、 補間 処理 （第 1 8 図参照） の冒頭に入力されたり、 最後 に入力されたりする。 このため時間調整のためのパ ッ フ ァ 回路が必要になる。
    [0301] また送信ク ロ V ク S C L Kの周期が受信ク じ'' ッ ク
    [0302] 0 :■
    [0303] R C L Kの周期に]:!: わずか：ニ短 R r 1 L Kの一周期に 2度タイ ミ ング差を検出しなければ ならない場合が生じる。 逆に、 R C L Kの周期が S C L Kの周期に比べてわずかに短い場合は、 R C L Kの周期内に S C L Kの立ち上がり点が入らない場 δ 合もある。
    [0304] このよう に送信ク ロ ッ ク S C L Kと受信ク ロ ッ ク R C L Κの周期が微妙にずれている場合、 1周期内 の入力データの数が、 0、 1 、 2 の 3通り存在し、 更にその発生時刻が一定しないため、 送受信タイ ミ 0 ング差検岀回路 6 6 と信号処理部 1 1 8 との間にバ ッファ回路が必要となる。 本実施例は、 上記バッフ ァ回路を舍む送受信タイ ミ ング差検出回路 6 6 の具 体的な回路を開示する ものである。
    [0305] 第 2 4図に、 前述の第 2 の実施例における第 2 0
    [0306] 15 図のデータ P C Μチ ヤネル装置内の送受信タィ ミ ン グ差検出回路 6 6の具体的な回路構成を示す。
    [0307] 同図において、 ^ ビッ トカウ ンタ 1 5 5、 ラ ッチ 1 5 6及び遁倍器 1 5 7 は、 各々第 1 9図の 1 0 ビ ッ トカウ ンタ 1 0 8 ( £ = 1 0 ) 、 1 0 ビッ ト ラ ッ
    [0308] 20 チ 1 1 0及び遁倍器 1 0 9 と同一である。 また、 第
    [0309] 1 クロ ック及び第 2 ク ロ ックは、 各々、 第 2 0図の 受信クロック R C L Κ及び送信クロ ック S C L Κに 対応している。
    [0310] そして、 信号逃理部側 （第 2 0図 © 1 1 8 ) から j-t みた場台、 前述 ©よう ラ ッチ 1 5 6からのタイ ング差データ て の発生時刻が一定せず、 受信ク ロ ソ ク R C L Kを基準とする現周期のデータ取り込み処 理が発生した場合に、 一周期前のデータが未処理で ある場合があり得る。 そのため、 バッ フ ァ 回路を第 2 4図の I 5 9及び I 6 0 で示されるよ う に 2 つ並 列に用意して、 その入力側及び出力側に切り替えス イ ッチ S W I 〜 S W 6 を設け、 受信ク α ッ ク R C L Κの偶数/奇数サィ クルで切り替えて使う よ う にし ている c これによ り、 ノ、'ッ フ ァ 回路 I 5 9 及び I 6 0 のう ち、 一方がラ ッ チ I 5 6 からのデータを書き 込まれている とき、 他方は信号処理回路につながれ， データが読み出される。 なお、 偶数 /奇数サイ クル 切り替えのための制御信号と しては、 受信ク ロ ッ ク R C L Κを分周器 I 5 8 において I / 2 分周して得 たものが用いられる。
    [0311] また、 前述のよ う に、 送信ク ロ ッ ク S C L Κの周 期が受信ク ロ ッ ク R C L Κの周期に比ベてわずかに 短い時には、 R C L Κの一周期に 2 度タ イ ミ ング差 を検出しなければならない場合が生じ、 しかも前周 期のデータが未処理の段階で後のデータが入つて く る こ と もあり う る。 従って、 各バッ フ ァ 回路 I 5 9 及び I 6 0 の各々 は、 # I 、 # 2 の各メ モ リ I 6 I , I 6 2 の 2段構成になっており 、 これらの内容はセ レク タ I 6 4 によ つて選択される一
    [0312] 更に、 上記 2段樽成にする と、 I 周期に ータ o 何個入力されたかを示すァ ドレスポイ ンタに相当す る情報が必要となるため、 その情報を記憶する入力 データ数メ モリ 1 6 3を各バッ フ ァ毎に設ける。 前 述のよう に、 受信ク ロック R C L Κの周期が送信ク π ック S C L Κの周期に比べてわずかに短い場合は、 R C L Κの周期内に S C L Κの立ち上がり点が入ら ない場合もあり、 このような周期では、 第 2 0図の 信号処理部 1 1 8 は捕間処理部 6 5での処理を行う べきではない。 この判別のためにも、 上記入力デー タ数メ モ リ 1 6 3 は必要である。 なお、 同メモリ は- 特には図示しない制御面路により、 ラ ッチ画路に接 続される毎にその直前のタイ ミ ングでリセッ トされ る。 - 上記第 2 4図で具体的に示される送受信タィ ミ ンδ グ差検出回路 6 6 (第 2 0図） の動作に対して、 第 2 0図の信号処理部 1 1 8では次のような動怍をす る。 まず、 高標本化周波数低域通過フ ィ ルタ 6 4 © 処理は常に実施される。 次に、 補間^理部 6 5 は、 各受信ク ロ ック R C L Κの周期毎に上記送受信タィ0 ミ ング差検岀回路 6 6からのタイ ミ ング差データ ： を取り込み、 以下の処理を行う。 すなわち、 第 2 4 図の現在選 i されているバッファ回路 1 5 9又は I 6 0内の入力データ数メ モリ 1 6 3 の内容をみて、 それが零のときは、 送信用の出力信号 S 0 U Tの ffi 力が不要なので補簡処理は行わない。 入力データ C が 1 以上のときは、 セ レク タ 1 6 4 を操作しなが ら対応するメ モ リ 1 6 1 又は 1 6 2 からデータを順 次入力し、 該データ数に等しい回数の補間処理を行 い、 出力信号 S O U Tを求める。
    [0313] 5 次に、 上記タ イ ミ ング差検出処理及び補間処理に 対応する、 第 2 0 図の送信レジス タ 1 1 3 に係る処 理について説明する。
    [0314] 出力信号 S 0 U Tは受信ク π ッ ク R C L Kに同期 して動作する信号処理部 1 1 8 で演算 ， 生成される
    [0315] 10 ため、 信号処理部 1 1 8 からは受信ク ロ ッ ク R C L
    [0316] Kにほぼ同期して出力される。 とこ ろ力；、 既述のよ う に、 出力信号 S ◦ U Tは送信ク ロ ッ ク S C L Kに 合わせて外部に出力しなければな らないため、 こ こ にも時間調整のためのバソ フ ァ 回路が必要になる。
    [0317] 15 これが第 2 0図の送信レジス タ 1 1 3 の機能となる。
    [0318] こ の レ ジス タ に関す る要求条件は次のよ う になる。 信号処理部 1 1 8 から送信レ ジ ス タ 1 1 3 へのデ ―タ入力時刻と同 レジ スタからの出力信号 S 0 U T の出力時刻とは独立である。 そ して、 受信ク ロ ッ ク 20 R C L Kの周期と送信ク ロ ッ ク S C L K の周期とが わずかに異なる場合、 片方のク ロ ッ クを基準にみる ともう一方ク ッ ク は常に移動しており、 両方の時 刻か一致する こ とはある程度長い時間を考える と必 ず発生する この場^、 送信レ ジス タ 丄 1 3 から外 '一':. 部に 一クを ^ Φに、 同レジス ク に書き込みタ H W が行われることになり、 転送データが破壌される。 従って、 送信レジスタ 1 1 3から外部に出力信号 S 0 U Tを岀力している間は信号処理部 1 1 8から同 レジスタにデータが入力されないようにしなければ o ならない。
    [0319] また、 前述のように信号処理部 1 1 8からの出力 データの個数は、 1周期当たり 0、 1、 2 の 3通り の場合がある。 そして、 その出力時刻は、 一般に、 1周期に 2偭データが出力されるときにはあまり時 0 間差がな く続けて出力され、 データ出力の無い周期 をはさむときにはほほ' 2周期分の時間を経て次のデ ータが出力される。 従って、 このような時間間隔で 入力されるデータを送信ク Ώ ック S C L Kに合わせ て出力するように時間調整を行う必要がある。
    [0320] 5 上記後者の条件を潢たすために、 まず、 第 2 4図 の送信レジスタ 1 1 3 、 特には詳述しないが、 複 数個のレジスタで構成される。 更に、 同レジスタ内 に、 上記複数假のレジスタのデータのう ち、 どのデ ータを出力するかを決めるための判定回路も用意さ 0 れる。 この判定面路では、 信号処理部 1 1 8から受 信したデータ数と、 前の周期にデータを出力したレ ジスタの番号とをパラメータにして判定を行えばよ い。 このため、 上記受信データ数を数えるための力 ゥンタ も設けられる。
    [0321] -5 また、 前者の条件を潢たすために、 送信レジスタ 1 1 3 内に、 上記カウ ンタのリ セ ッ ト中またはカ ウ ン ト結果を転送中にカ ウ ンタへの入力データが無い よう にする制御回路も設けられる。
    [0322] なお、 送信レジスタ 1 1 3 に関する具体的回路は 次に説明する第 4 の実施例で更に言及する。
    [0323] 第 4 実 施 例
    [0324] 最後に第 4 の実施例について説明する。 本実施例 は、 上述の第 3 の実施例と同様、 第 1 3 A図又は第
    [0325] 2 0図における （送受信） タ イ ミ ング差検出回路 6 6 を具体的に開示する と共に、 第 2 0 図の補間処理 部 6 5及び送信レジスタ 1 1 3 の構成に言及する も のである。 本実施例では、 送受信タ イ ミ ング差検出 回路 6 6 に対する前述の第 1 ク ロ ッ ク （受信ク ロ ·./ ク R C L K ) と第 2 ク ロ ッ ク '：送 ί言ク ッ ク S C I. Κ ) の動作関係を逆にする こ とにより、 回路構成を 第 3 の実施例より更に簡略化する こ とを可能にする ものである。
    [0326] 第 2 5 図に、 送受信タ ィ ¾ ング差検出回路 6 6 しつ 回路プロ ッ ク図を、 第 2 6 図に第 2 の実施例におけ る第 2 0図の信号処理部 1 1 8 での動作フ 口 一を示
    [0327] 3 。
    [0328] 第 2 5図において、 第 2 0 図のデータ P C Μチ ャ ネル装置内で生成される第 2 ク フ ク のシステム ク ッ ク は、 分周器 1 6 5 で 1 Z 2 L に分周され、 第 2 ク ロ ッ クである送信ク ン ク S L Kが生成さお. る。 この部分は、 第 2 0図の送信ク ロ ック発生器 1 1 4に対応する。 そして、 第 2 5図では、 前述の第 1 9面又は第 2 4図の場合とば逆に、 信号処理部 1 1 8 (第 2 0図） の基準ク ロ ッ クである受信ク ロ ッ ク R C L Kを、 ラ ッチ回路 1 6 7のラ ッチ信号とし て使用し、 S C L Kと同期する上記第 2 のク ロ ック のシステムク ロ ックを、 Lビッ トカウ ンタ 1 6 6 の 力ゥ ンタ動作ク ロ ッ ク として使用している ことが大 きな特徵である。
    [0329] 以上のように、 ラ ッチ回路 1 6 7 の動作を受信ク π 'ンク R C L Kに同期させることにより、 信号処理 部 1 1 8へのタ イ ミ ング差データの入力時刻を、 R C L/ Kに同期して動作する信号処理部 1 1 8 での処 理に対してほぼ同一の関係にすることができる。
    [0330] 本実施例のもう一つのポイ ン ト として、 後述する 第 2 6図の動作を行う補間処理部 6 5 (第 2 0図） は、 受信ク ロ ック R C L Kを基準とする 1周期内に 計算すべき補間データの回数を以下のようにして定 めている。 すなわち、 送信ク ロ ック S C L Kが周期 長で比べて最大でも 1 0—4しか差がないため、 周期 毎のタイ ミ ング差の値の変化をみると通常は徐々に 大き く なるか又ば徐々に小さ く なるかのどちらかで あり、 R C L Kを基準にした 1周期当たりのデータ の個数が零または 2個前後の場合に、 相前後する周 期のタイ ミ ング差の値が大き く変化する。 この特牲 を利用する こ とにより、 補間処理部 6 5 は、 現周期 のタ イ ミ ング差と前周期のタイ ミ ング差の動きから 1 周期内に計算すべき補間データの回数を認識する こ とができる。
    [0331] 以上のよう な構成にする と、 タイ ミ ング差検出回 路においてバッ フ ァ 回路が不要になり、 回路規模を 大幅に縮小する こ とができ る。
    [0332] 以下、 第 2 5図及び第 2 6図に示す、 第 4 の実施 例による送受信タ ィ ミ ング差検出回路 6 6 の動作と 補間処理部 6 δ での補間処理について、 更に詳し く 説明する。
    [0333] まず、 第 2 5図で、 送信ク ロ ッ ク S C L Kを作つ ている、 周波数で 2 L 倍のシステムク ロ ッ クを L ビ ッ ト カ ウ ンタ 1 6 6 に入力させてカウ ン ト動作をさ せる。 例えば L = 1 0 と して、 S C L Kの周波数が 8 K H z なら、 システムク ロ ッ ク の周波数は 8 . 192 M H z になる。 この場合、 上記カ ウ ンタ 1 6 6 は、 0 から 2 L — 1 までのカ ウ ン ト値を指示する。 そ し て、 そのカ ウ ン ト値は、 S C L Kの周期に対応して 0 に戻るから、 等価的に S C L Kを基準とする毎周 期でリ セ ッ ト される こ とになる。
    [0334] 上記カ ウ ンタ値を受信ク 口 ッ ク R C L Kの例えば 立ち上がり点でラ ッチすれば、 その値は送信ク 口 ッ ク S C L Kの一周期を 2 L と したときの、 S C L K を基準と したタ イ ミ ング差となる。 なお.、 一) gに力 ゥンタ 1 & 6 は止めずにカウ ン ト値をラ ッチするこ とができるから、 同カウ ンタは前述のように常に S C L Kでリセ ッ トされることになる。
    [0335] 上記ラ ツチ動作後の第 2 0図の信号処理部 1 1 8 内の特には図示しない入力レジスタへのラ ツチデー タの転送は、 Lビッ トの転送用クロ ックをラ ッチ回 路 1 6 7に加えることにより、 該ラ ッチ動作後ただ ちに行う ことができる。 従って、 ラ ッチ動作から転 送までの時藺は微小であり、 受信ク ロ ック R C L K を基準とする各周期内の一定タイ ミ ングにすること ができる。 これにより上記転送動作は受信ク ロ ック R C L Κに同期して行われていることになる。
    [0336] 一方、 信号処理部 1 1 8 は、 既述のように、 受信 クロ ック R C L Kを基準に動作している。 そのこと は、 信号処理部 1 1 8で種々の処理が行われる時刻 と受信ク ロ ック R C L Κの例えば立ち上がり時刻と の差が一定値であることを意味する。 従って、 ラ ッ チ回路 1 6 7から信号処理部 1 1 8内の前記入力レ ジスタにタイ ミ ング差データが転送されてから、 こ のデータが実際に使用されるまでの時間も一定であ り、 しかもその長さば送信クロ ック S C L Κを基準 とする各周期長以下であるから、 ラ ッチ回路 1 6 7 から信号処理部 1 1 8内の入力レジスタ にデータ転 送したいときに入カレジスタに未使用のデータが残 つていることはな く 、 バッファ西路は不要になる e 以上の第 2 5図及び第 2 6図の本実施例の動作に ついて、 第 2 7 A図及び第 2 7 B図のタイ ミ ングチ ヤー トを用いて説明する。
    [0337] 第 2 7 A図及び第 2 7 B図において、 横軸は時間 である。 同図①の to, tl, t2, · · · は、 受信ク 口 ック R C L Kの例えば立ち上がり点であり、 同図③ の T。 ， Τし Τ2, · · · は送信ク ロ ッ ク S C L Κの例 えば立ち上がり点である。
    [0338] また、 同図②に示されるプロ ッ トのう ち、 受信ク ロ ック R C L Κのタイ ミ ング ， t!, t2, · · · に 同期するプロ ッ ト ' · ' は、 第 2 0図のデータ変換 回路 6 3 に入力する受信ク ロ ッ ク R C L Kに同期し た原データである。 - また、 その他のプロ ッ ト ' · ' は.、 第 2 0図の高 標本化低域通過フ ィ ルタ 6 4 の出力であり、 前述の 第 2 の実施例の第 1 4 C図に対応する。 なお、 第 1 4 C図では、 1周期あたり 8個に高標本化されてい たが、 第 2 7 A図又は第 2 7 B図では、 簡単のため 1周期あたり 4個に高標本化されている。 更に、 ② で、 送信ク ロ ック S C L Kのタ イ ミ ング T。 ， Τい T2 l • · ' に同期するプロ ッ ト '。 ' で示される S。 s Sい S2, · · ' は、 第 2 0図の補間処理部 6 5 で補間処 理されて送信ク ロ ッ ク S C L Kへのク ッ ク乗換が 行われ、 出力信号 S 0 U Tと して出力されるべき信 号値である。 そして、 第 2 7 A図は、 送信ク ロ ック S C L Kの 周期長 （ S周期） が受信ク D ック R C L Kの周期長 ( R周期） より も大きい場合の例である。 但し、 実 際にはその差は最大 1 0— 4であるため、 同図では判 り易くするために、 ①と③のタイ ミ ング差が誇張し て示されている。
    [0339] ここで、 第 2 5図の Lビッ トカウ ンタ 1 6 6のク ロックは送信ク 口 ック S C L Kに同期しているから、 t n (n=0,l，2, . . . ) の各時刻で上記力ゥ ンタの 指示値ば零とする。 そして、 t。， t tz， · ♦ ♦ で カウ ン ト値がラッチされ、 ほぼ同時に信号処理部 1 1 8 (第 2 0図） に転送されるとする。 このときの カウン ト値の大きさ、 すなわち送信ク ロ ック S C L Kを基準とした受信ク ロ ック R C L Kとのタイ ミ ン グ差を④の 2重線で示し、 ラ ッチされる時刻を上向 きの矢印で示している。
    [0340] 第 2 7 A図では、 ④の模 2重線の長さが徐々に短 く なつて、 零になると再度最大長になり、 また、 徐 々に短く なるように変化する。 また、 〜 又は 〜T7の期間のように、 送信ク ロ ック S C L Κの 1周 期を基準にみると、 1周期に 2画カウ ン ト値が転送 されることを矢印は示している。 しかし、 転送を受 ける信号処理部 1 1 8からみると （それは受信ク 口 ッ ク R C L Κに同期して動作している） 、 後述する ように第 2 6図の補間処理て'は、 上記 1周期に 1回 しか処理は行われない。 この場合は、 t。又は での タイ ミ ング差 （カウ ン ト値） は微小な値であり、 又は t7でのタイ ミ ング差はほぼ 1周期長に等しい大 きさになる。 この特性により、 後述するように、 捕 間処理が行われるか否かが決定される。
    [0341] また、 第 2 7 A図の⑤では、 信号処理部 1 1 8内 の後述する出力レジスタ から、 出力信号が外部の 出力タイ ミ ング調整回路 （第 2 0図の送信レジスタ 1 1 3 に等しい） 内のレジスタ R ,に出力される時刻 が、 棒印で示されている。 出力タイ ミ ング調整回路 については後に詳述する力 第 2 7 A図では、 例え ば送信ク ロ ック S C L Kの T5での出力信号 S O U T は、 Τ-5と 15のタイ ミ ング差が 15で検出されて信号処 理部 1 1 8 に転送され、 そこで補間計算が行われる こ とにより、 S5と して求ま る。 この S5は、 0. 5周 期後の t5.5 (t5と の中間時刻、 以下同様） に出力 タイ ミ ング調整回路に出力される。 同様に、 S C L Kの T 6での S 〇 U Tは、 T 6と のタ イ ミ ング差が で検出されて信号処理部 1 1 8 に転送され、 補間計 算される こ とにより、 S6と して求ま る。 そ して、 0. 5周期後の .5に出力タイ ミ ング調整回路に出力さ れる。 一方、 S C L Kのタ イ ミ ング T7での S 0 U Τ は、 Τ7と とのタ ィ ミ ング差が t8で検出され、 補間 計算される ことにより、 S7として求まる。 そして、 0. 5周期後の t3.5に出力タ イ ミ ング調整回 に出 力される。
    [0342] このようにみると、 又は で検出されたほぼ 1 周期長に等しいタイ ミ ング差に対応する送信ク口 ッ ク S C L Kは存在せず、 従ってこの場合は出力信号 S 0 U T (第 2 0図） は出力される必要がないこと がわかる。 第 2 7 A図の場合、 送信クロ ック S C L Kが 〜 。 まで変わる間に受信クロ ック R C L K は まで変わっていることからもわかるよう に、 上記の事実は、 S周期 > R周期であることより 単位時間当りの出力信号 S 0 U Tの出力数は受信 P C M信号 R I N (第 2 0図） の数に比べて少なく な ければならないことと対応している。
    [0343] 従って、 タイ ミ ング差の傾向と信号処理部 1 1 8 から出カタィ ミ ング調整回路への出力信号 S O U T の出力動作とを対応付けてみると、 "送信'ク ロ ック S C L Kの立ち上がりから次に受信クロ ック R C L Kの立ち上がりまでの時間として定まるタイ ミ ング 差と、 受信ク ロ ッ ク R C L Kを基準とする周期との 閬係において、 前周斯のタィ ミ ング差がほぼ零で現 周期のタイ ミ ング差がほぼ 1周期長である周期では. 出力タイ ミ ング調整回路へは出力信号 S 0 U Tは出 力されるべきでない " ことが明らかになる。 これは 前述の補間処理が同じタィ ミ ングでは 1周期に 1面 しか行われないことと良く対応しており、 上記制御 は後述の第 2 6図の動佯フローチャー トで実現され る。
    [0344] 次に第 2 7 B図は、 受信ク ロ ック R C L Kの周期 長 （ R周期） が送信ク ロ ッ ク S C L Kの周期長 （ S 周期） より も大きい場合の例である。 この場合も、 判り易 く するために、 ①と③のタイ ミ ング差が誇張 して示されている。
    [0345] 同図④より、 タイ ミ ング差が時間とともに大き く なり 1周期に等しい大きさに達すると、 次の周期で 零になり、 そこからまた徐々に大き く なる動作が繰 り返される。
    [0346] こ こでも、 例えば送信ク ロ ッ ク S C L Kの T5での 出力信号 S 0 U Τは、 Τ5と t5のタイ ミ ング差が "で 検出されて信号処理部 1 1 8 に転送され、 そこで補 間計算が行われる ことにより、 S5と して求まる。 そ して、 0. 5周期後の t5.5 (t5と の中間の時刻） に出力タイ ミ ング調整回路に出力される。 次に、 S C L Kの T 6のタ イ ミ ングでの S 〇 U Tは、 T 6と 16の タイ ミ ング差が t6で検出されて信号処理部 1 1 8 に 転送され、 補間計算されるこ とにより、 S6と して求 まる。 そして、 0 . 5周期後の" .5に出力タイ ミ ン グ調整回路に出力される。
    [0347] 一方、 S C L Kの T 7及び T 8での各出力信号 S 〇 U Tについて考える。 T5、 Τ 6の場合と同様に考える と、 Τマでの S 0じ Τは、 Τ 7と 17のタイ ミ ング差が 17で検 出されて、 0. 5周期後の t7.5に S7と して出力タイ ミ ング調整回路に出力されるという ことになる。 し かし、 第 2 7 B図をみると、 でカウ ン トが開始さ れたカウンタは T8で零に戻ってしまうので、 結局、 Τ7と t7のタイ ミ ング差は実質 T8と t7のタイ ミ ング差 に等しく なり、 その値が信号処理部 1 1 8 に転送さ れるため、 t7.5で出力タイ ミ ング調整回路に出力さ れる値は送信クロ ック S C L Kの T8のタイ ミ ングで の出力信号 S8となる。 その場合、 T7に対応する時刻 の出力 S7が不足するこ とになる。
    [0348] これを補うために、 本実施例では、 t7.5の前に T7 に対応する出力信号 S7を出カタィ ミ ング調整回路に 出力する。
    [0349] この場合のタィ ミ ング差の値は、 T7と t7とのタィ ミ ング差であり、 実質的に 1周期長とみてよい。 な ぜなら、 もともと受信ク ロ ック R C L Kと送信ク ロ ック S C L Kは 1 0— 4程度の差しかないからである- 徒ってタイ ミ ング差の傾向と信号処理部 1 1 8から 出力タイ ミ ング調整回路への出力信号の出力数とを 対応付けてみると、 "送信ク π ック S C L Kの立ち 上がりから次に受信クロ ック R C L Kの立ち上がり までの時間として定まるタイ ミ ング差と、 受信ク 口 ック R C L Kを基準とする周期との蘭係において、 前周期のタィ ミ ング差がほぼ 1周期に等し くて、 現 周期のタイ ミ ング差がほぼ零である周期では、 出力 タイ ミ ング調整回路への送信信号の岀カは 2靣しな ければならず、 1 回目の出力はタ イ ミ ング長が 1 周 期と して計算し、 2 回目の出力はタ イ ミ ング差を零 と して計算したものである " こ とが明らかになる。 以上の事実を利用して、 本実施例では第 2 6図に 動作フ ローチャー ト と して示される処理が、 第 2 0 図の信号処理部 1 1 8 内の補間処理部 6 5 で実施さ れ、 信号処理部 1 1 8 から出力タ イ ミ ング調整回路 ( =送信レジスタ 1 1 3 ) への出力信号の個数及び その振幅の問題にきわめて簡単に対応している。 第 2 6図において、 現周期のタ イ ミ ング差を て x と し、 前周期のタ イ ミ ング差を て b とおいている。 更に、 送信ク ロ ッ ク S C L Kを基準とする 1 周期の 長さをカ ウ ンタのビッ ト長 Lを使って 2 L — 1 とす る。 以下に第 2 6 図の動作を示す。
    [0350] まず、. 第 2 0図の補間処理部 6 5 は、 例えば受信 ク ッ ク R C L Kを基準とする各タ イ ミ ンク "： L t 2 , ' · · の各タ イ ミ ングで動作を開始し、 そのタ ィ ミ ングで高標本化低域通過フ ルタ 6 4 よ り、 そ の前 1 周期分の高標本化された処理データを取り込 む。 例えば、 第 2 7 A図で、 "のタ イ ミ ングでは 1 4 1 5の間の同図②の処理データ （プロ ッ ト ' . ' ） を取り込む。
    [0351] 次に、 第 2 5図で示される送受信タ イ ミ ング差検 出回路 6 (第 2 0 図） から . 々 イ ミ ング差デ一 夕
    [0352] . 信号処理部 1 ] ？ (第 2 0 図） 内の特に： 図示しない入力レジスタを介して読み込む （第 2 6 図 S 1 ) 。
    [0353] そして、 もレ て b = 0 2 L - 1 なら ば、 その周期は送信信号を岀力しない （第 2 6図の
    [0354] S 1— S 2— S 3—S 1 ) れは、 刖述したよ うに、 例えば第 2 7 A図①の 又は t7等のタイ ミ ン グでの処理に相当する。
    [0355] 一方、 て b = 2 L — 1、 x ^ 0 ならば、 その 周期は送信信号を次のように 2面出力する （第 2 6 図の S I— S 2—S 4— S 9— S 1 0— S l l ) 。
    [0356] 1面目ば 2 L 一 1 の値であり、 これは受信ク ロック R C L Kによる周期を基準に直したときのタ ィ ミ ング差 τでいう と て = 2 L — 1— χ だか ら、 = 0 となる。 そして、 て = 0 の場合の出力値 は前述の第 1 4 C図等からわかるように、 F。そのも のであり、 この値が出力される。 2回目は r : = 0 · すなわち r = 2 L — 1 となり、 その場合の出力値は F m そのものであり、 この値が出力される。 これは 前述したように、 例えば第 2 7 B図①の t2又は t7等 のタイ ミ ングでの処理に相当する。
    [0357] 上記以外の場合は、 第 2 6図では、 S 1→S 2~→ S 3— S 5、 又は S 1→S 2→S 4-→S δ と処理さ れ、 S 5 において、 r = 2 L — I一 τ が計算され S 6及び S 了 において、 前述の第 2 の実施例におけ る第 ί 811と同様の補間処理が行われる。 そして- S 8 で求ま った出力値 Fが、 出力信号 S ◦ U Tの振 幅値と して出力される。
    [0358] なお、 S 1 2 では、 現周期のタ ィ ミ ング差 て x が 前周期のタ イ ミ ング差て b に変更され、 次の周期で の処理で用いられる。
    [0359] 以上のよう に、 本実施例では、 第 2 0図の （送受 信） タ イ ミ ング差検出回路 6 6 を、 第 2 5図のよう に第 2 ク ロ ッ ク （送信ク ロ ッ ク S C L K ) を基準と して検出する構成と し、 信号処理部 1 1 8 内の補間 処理部 6 4 では、 第 2 6図の動作フローチャー トで 示される処理が実施される。 これによ り、 きわめて 簡潔な回路構成及び第 2 6図等の単純な論理判断の 追加のみで、 送信ク ロ ッ ク S C L Kと受信ク ロ ッ ク R C L Kとのタ イ ミ ング差及び 1 周期あたり のデー タ出力数の制御という、 ク ロ ッ ク乗り換えを行う上 で重要な情報を信号処理部に完全に入力する こ とか : 可能となる。
    [0360] 次に、 出力タ ィ ミ ング調整回路について説明する - 前述のよ う に、 出力信号 S 0 じ Tの振幅に閔して は、 第 2 0 図の信号処理部 1 1 8 内の高標本化低域 通過フ ィ ルタ 6 3及び補間処理部 6 5 で処理され.、 送信ク ロ ッ ク S C L Kのタ イ ミ ングに合わせた振幅 値になっている れに対 以下に説明する出 力タ イ ミ ング調整回路 、 第 2 7 A図又は第 2 7 E 図の⑤に示されるよ う に、 不規 な時間間隔で信号 処理部 1 1 8から出力される出力信号列を入力信号 とし、 それらの時間調整を行って、 同図⑧に示すよ うに送信クロ ック S C L Kに同期した等間隔の時刻 で外部の回線に出力する動作を行う。 この回路は、 第 2の実施例における第 2 0図でば、 送信レジスタ 1 1 3 に対応している。
    [0361] ここで、 第 2 7 A図又は第 2 7 B面⑤の縦長の長 方彤は、 その時刻に信号処理部 1 1 8から出力タイ ミ ング調整面路にデータが出力されることを意味す るが、 その位置は信号^理部 1 1 8からの出力であ るために、 それほど厳密なものではな く ある程度幅 を有している。 同図の場合の信号処理部 1 1 8から の出力は、 同図①と⑤の藺係からわかるように、 通 常は、 受信ク ロ ック R C L Kを基準にしてその中間 の位置で出力するとしている。 同図⑤をみると、 不 規則といっても大部分の周期では信号処理部 1 1 8 からの出力の間隔は受信ク ロ ック R C L Kの間隔に ほぼ等しく、 信号出力が無いとき及び 1周期に 2個 の S力を行う ときのみ大幅に間隔がずれる。 例えば. 第 2 了 A図の t7の後、 及び第 2 7 B図の t 7の後等で ある。 上記岀力の間隔が大部分の周期でほぼ等しい といっても、 それは受信クロ ック R C L Kに同期し た間隔であり、 送信クロ ッ ク S C L Kには同期して いないため、 やはり第 2 7 A図⑧等のように正確に 送信ク ロ ック S C L K ©タイ ミ ングで出力される必 要があり、 出カタ ィ ミ ング調整回路を設ける意義が ある。
    [0362] 第 2 8図は、 上記要求を満たすための出力タ イ ミ ング調整回路の構成図である。 この回路は、 前述の よ う に第 2 の実施例における第 2 0図では、 送信レ ジスタ 1 1 3 の代わり に設けられる。
    [0363] 同図において、 信号処理部 1 1 8 内の レジスタ R o は、 その出力レジスタであり、 通常、 信号処理部 1 1 8 内の補間処理部 6 5 (第 2 0 図） で計算された 結果はこのレジスタに入る。 そして、 信号処理部 1 1 8 から外部に対して出力をしたい旨のデータ出力 要求パルス 1 7 9 が出力される。 これに対して、 出 力タ イ ミ ング調整回路がデータを入力可能な場合、 データ転送ク ロ ッ ク発生部 1 6 9 から、 転送先の レ ジスタ R ,のビ ' ト長に等しい数の転送用ク 口 ッ ク 1 δ 1 が出力される。 このク ソ ク に基づいて、 レジ スタ R。の内容が出力タ イ ミ ング調整回路内の レジス タ R ,に出力される。 こ こで、 データ転送時刻調整部 1 6 8 においてデータの入力が許可されなかった場 合、 データ転送ク ロ ッ ク発生部 1 6 9 からの転送用 ク π ッ ク 1 8 1 の発生が抑制され、 信号処理部 1 1 8 からのデータ岀力が待たされる。 しかし、 レジス タ R。にテ一タを泊めたままにする と、 信号処理部 1 1 8 の中で次のデータを レジスタ F:。に出力する タ ィ ミ ングで、 処理がス ト ッ プして しま う。 従って、 い ジスタ R。にデータを泊めておく のは余り長く ならな いように注意する必要がある。
    [0364] 第 2 8図の出力タイ ミ ング調整回路の動作の概要 を次に示す。 出力信号はレジスタ R。からレジスタ Rい レジスタ が縦鐃接続された回路に転送される。 レ ジスタ R。から レジスタ に信号が転送された後、 レ ジスタ IU、 R2内の信号のどちらを出力信号として使 うかがセ レクタ 1 7 8 で選択され、 レジスタ R3に並 列転送される。 レジスタ R3内の信号は直列データ出 力 1 8 7 として出力される。 一方、 送信ク ロ ック S C L Kは送信同期パルス出ガ部 1 7 7 に入力、 そこ から送信同期パルス S Y N Cとして出力される。 上 記直列データ出力 1 8 7及び同期パルス S Y N Cは, 多重化された後、 岀カ信号 S 0 U T (第 2 0図） と して画線に出力される。
    [0365] 一方、 制御信号に関しては、 まず、 信号処理部 1 1 8から前述のようにデータ出力要求パルス 1 了 9 がデータ転送時刻 （タイ ミ ング） 調整部 1 6 8 に入 力される。 この回路には、 送信ク ロ ック S C L Kも 入力されており、 同回路内で、 上記送信ク ロ ック S C L Kに同期した転送禁止パルスが生成されている < そして、 データ転送時刻調整部 1 6 8 は、 通常は、 データ出力要求パルス 1 7 9が入力した直後に転送 指示パルス 1 8 0をデータ転送ク 口 ック発生部 1 6 9 に出力する。 これ より 、 ータ転送ク ロ ック発 生部 1 6 9 から転送用ク ロ ッ ク 1 8 1 が発生される 一方、 上記転送禁止パルスは幅をも っており、 こ の 時間帯に信号処理部 1 1 8 からのデータ出力要求パ ルス 1 7 9 が入力した場合、 データ転送時刻調整部 1 6 8 は上記時間帯が過ぎるまで転送指示パルス 1 8 0 を発生せず、 これによ り、 転送用ク ロ ッ ク 1 8 1 の発生が遅らせられる。 すなわち、 信号処理部 1 1 8 からの信号入力を待たせる こ とになる。 転送用 ク ロ ッ ク 1 7 9 がレ ジス タ R。、 R i、 R zに加え られる と、 レジスタ R。一—レジスタ R , -→レジスタ R 2のデータ 転送が行われる。 転送終了後、 後述するセ レク ト信 号発生部 1 6 9 が 1 周期内の転送入力回数を力ゥ ン トできるよう に、 データ転送終了パルス発生部 1 7 0 からデータ転送終了パルス 1 8 2 が発生される。 セ レク ト信号発生部 1 7 1 では、 前記転送禁止パ ルスがァ ク テ ィ ブに る時間帯に、 以下の動作を行 つ c
    [0366] すなわち、 まず、 前周期中の信号入力の数をカ ウ ンタ 1 7 2 に読み込み、 更に、 判定回路 1 7 5 から のセ レク ト信号 1 8 6 を自身にフ ィ ー ドノ ッ クする c これによ り、 前周期中に レジスタ ί 、 R 2のどち らの 信号を レジスタ R 3に転送したかという情報が判定回 路 1 7 5 自身にフ ィ ー ドバ ッ ク される。 いて、 判 定回路 1 7 δ が動作し 現周期のセ レク タ i 7 8 の 向きを决め るためのセ レ カ ト信号 ： S 6 が演算され る なお、 判定回路 1 7 5 は、 送信クロ ッ ク S C L Κに基づいて動作する判定面路動作指示パルス ¾生 部 1 7 4からの判定回路起動パルス 1 8 3 に同期し て起動する。
    [0367] 続いて、 次の周期の信号入力数をカウ ン トするた めに、 カウンタク リ ァ信号発生部 1 7 3からのカウ ンタ ク リ ア信号 1 8 4 によりカウンタ 1 Ί 2がク リ ァされる。 それと同時に、 並列ロードパルス発生部 1 7 6からの並列口一ドパルス 1 8 5 により、 セ レ クタ 1 7 8 の向きに従ってレジスタ 、 R 2のいずれ か一方からの信号がレジスタ R3に並列転送される。 レジスタ R3に転送された信号は並列転送後、 特には 図示しないが、 ただちにク ロ ッ クノ、。ルスがク ロ ッ ク 篛子に印加され、 送信同期パルス S Y N Cと共に外 部に出力される。
    [0368] 以上の動作のタ イ ムチャー トを第 2 9図に示す。 同図の 1 ？ 9 は、 信号処理部 1 1 8から出力され るデータ出力要求パルスであり、 それらの時間間隔 は受信ク ロ ッ ク R C L Kの周期長 （ R周期） にほぼ 等しい。
    [0369] 一方、 転送禁止パルスは、 データ転送時刻調整部 1 6 8内部で、 送信ク π ック S C L Kと同期して生 成される。 そのパルス幅 、 転送用ク α ッ ク 1 8 1 による直列転送動作、 判定回路起動パルス 1 8 3 に よる判定画路での動作、 及び並列ロー ドパルフ、 1 8 ！
    [0370] 5 5 による レジスタ R , / R zから R 3への並列転送という 3 つの処理が完了するのに充分な時間でなければな な
    [0371] らない。 一般に、 送信ク ロ ッ ク S C L Kと受信ク ロ ッ ク R C L Kは僅かに周波数が異なるから、 R周期 〉 S周期のときでも S周期 > R周期であっても、 大 部分の場合は第 2 9図の I 又は Π の場合のよ う にデ ータ出力要求パルス 1 7 9 は転送禁止パルスと重な らない。 しかし、 ある確率で同図 ITの場合のよ う に 重なる場合がある。 上記 I 又は Π の場合は、 ただち
    [0372] 10 にデータ転送ク π ッ ク発生部 1 6 9 から転送用ク 口 ッ ク 1 8 1 が発生され、 信号の転送が行われ、 デー タ転送終了パルス発生部 1 7 0 から転送が終了した こ とを示す転送終了パルス 1 8 2 が発せられる。 一 方、 上記 ΙΠのよ う にデータ出力要求パルス 1 7 9 が 転送禁止パルスと重な っている とき には、 第 2 9 図 の 1 8 1 のよ う に転送禁止パルスがィ ンァ ク チ ブ になってから、 転送用ク ロ ッ ク 1 8 1 が出力され、 データ転送が行われる。 も しこ こで転送禁止パルス がないと、 データ出力要求パルス 1 Ί 9 のす ぐあと 0 でデータ転送が行われるため、 レジスタ R。→レジス タ R ,—レジスタ R 2の転送中に レジスタ R ,、 R 2—レジ スタ R 3の並列転送が行われて しま う。 この場合、 レ ジスタ R 3の内容がどんなも ©になるか全 く 保証され
    [0373] ", 以上のよ う に転送禁止パルスは信号処理部 1 ί からの信号入力時間を調整して、 レジスタ /Rzか らレジスタ R3の転送時間と、 信号処理部 1 1 8から レジスタ IU /R2への転送時間とが重ならないように して信号の破壌を防ぐと同時に、 第 2 9図の転送終 了パルス 1 8 2が同図の判定回路起動パルス 1 8 3 又ばカウ ンタク リ ア信号 1 8 4等とぶっからないよ うにして前周期の入力信号の数を常に正確に知るた めに、 きわめて重要な働きをしている。
    [0374] 次に、 セレクタ 1 Ί 8を動作させるためのセレク ト信号発生回路 1 7 1 について説明する。 まず、 セ レク ト信号 1 8 6 の符号と各レジスタの関係を実際 の I Cに合わせて次のようになっているとする。
    [0375] セ レク ト信号丄レジスタ R3とつながる レジスタ
    [0376] 0 レジスタ
    [0377] 1 レジスタ R; 前周期の信号入力の数は、 前逮したように 0、 i 2 の 3通りであり、 前周期のセ レク ト信号 1 8 6 の 符号 （ 0 、 1 ) と合わせて、 6通りの場合について セ レク タ 1 Ί 8に入力するセ レク ト信号 1 8 6 の符 号が次のようになるような判定回路を導入する。 - 1
    [0378] 5
    [0379] A B C
    [0380] 0 0 0
    [0381] 0 0
    [0382] 1 0
    [0383] ？ 1 1
    [0384] 2 1
    [0385] 2 1 上記表で、 Aは前周期のセ レク ト信号、 B は前周 期の信号入力数、 Cは現周期のセ レク ト信号 （出力） である。 セ レク ト信号 1 8 6 が 0 とは、 レ ジスタ
    [0386] 10
    [0387] から レジスタ R 3に信号が転送される こ とであ り 、 セ レ ク ト信号 1 8 6 力く 1 とは、 レジスタ R 2から レジス タ R 3に信号が転送される こ とである。
    [0388] 前周期の信号入力が送信ク ロ ッ ク S C L Kを基準 と して 1 周期 （ S周期） あたり 1 回の場合 （上記表 の 3 4 段目 ） は-、 その入力によ り レ ジス 夕 R ,、 R 2 の両方の内容は 】 回更新されるから、 セ レ ク タ信号 の符号を変えず、 前周期と同じ レ ジスタ の信号を出 力する こ とによ り、 連続した信号出力が得られる。
    [0389] 次に前 S周期の信号入力が零のとき （前記表の 1 、 0
    [0390] 2段目） は、 レジス タ の内容は前周期と変わらない。 従って、 も しセ レク ト信号が前周期と同じな ら、 前 周期と同じ信号を外部に出すこ とにな るため、 前周 期のセ レク ト信号が 1 のときは 0 に変える。 前同期 C'セ レ ク 卜信号が 0 の と き は、 レ ジス タ 1 の内容よ り も新しいものは無い Φ -ニ . そ o ま 0 にする。 こ の場合、 同一の信号が 2面出力されるので、 出力信 号波形に小さな乱れが生じる。 しかしこの現象は、 起こるとしても、 装置を動作開始させたとき定常状 態に達するまでに 1回起こるのみの現象であるため- 問題とはならない。
    [0391] 続いて前 S周期の入力が 2面のとき （前記表の 5 - 6段目） は、 レジスタの内容が 2回更新される。 従 つて、 もしセレク ト信号を変えないと、 得られる信 号は前周期に出力した信号に比べて 1 つ飛ばした新 しい信号になってしまうため、 この場合は前周期の セ レク ト信号が 0 なら 1 に変えることにより、 正し い順番の信号をレジスタ 3 に転送できる。 しかし、 もし前周期のセレク ト信号が 1 のときは、 レジスタ 2 の信号より も古い信号は記億されていないので、 現周期のセレク ト信号も 1 のままにする。 この場合 は一つ飛ばした信号が出力されるが、 この現象が生 じるのも装置を動作させたとき、 定常状態になるま でに 1回おこるか起こらないかの現象である。
    [0392] 以上のタィ ミ ング調整回路の動作を第 2 7 A図で 説明すると次のようになる。 同図の⑥、 ⑦は、 各々 レジスタ R ,、 R 2内の信号を示している。 これらの信 号値は、 同図②の処理データにおいて、 送信ク 口 ッ ク S C L Kを基準とするタイ ミ ング T。， I t , l z , · ' ' で各々求められるべき各値 S o , S L S 2 J - · - と対応している。 例えば第 2 7 A図の⑥をみると、 tS.5〜 .5の間は S5となっているが、 これは送信ク ロ ッ ク S C L Kを基準とする T5のタ ィ ミ ングに対応 する出力力く t5.3〜t6.5の間にレジスタ に記憶され ている こ とを意味している。 また、 同図⑦をみる と 同じ時間にレジスタ R2には T こ対応する信号 S4が記 憶されている こ とがわかる。
    [0393] 更に、 第 2 7 A図で、 T5〜T6の送信ク ロ ッ ク S C L Kに同期した周期単位 （ S周期） でみる と、 同図 ③から、 その前の出力はレジスタ R2の信号 S3を使つ
    [0394] 10 ており （セ レク タ信号は 1 ) 、 同図⑤、 ⑨からその 前周期には 1 回の入力があつたから、 T 6でも レ ジス タ の信号すなわち T4に対応する信号 S4が出力され る。 同様に T 6〜 T 7の S周期でも前の出力はレジスタ R2の信号 S4を使用し、 入力の回数は 1 回であるから .
    [0395] 15 T7でも レ ジスタ R 2の信号すなわち こ対応する信号
    [0396] S 5が出力される。
    [0397] 次の Τ 7〜 Τ 8の S周期では入力がないため、 レジス タ R,の内容は Τ6に対応する信号 S6のまま変わらず、 レジスタ R2の内容も T5に対応する信号 S5のまま変わ
    [0398] 20 らない。 しかしこの場合は、 入力信号がなかつたこ とを第 2 8 図のセ レク ト信号発生部 1 7 1 が判定し てセ レク ト信号は 0 に変わり、 T 8ではレ ジス タ R ,の 信号すなわち T6に対応する信号 Stが出力される。
    [0399] 更に、 次の T3〜T9の S . II]期の場合は信号出力は 2 回ある ので ·、 の時刻には レジス タ R 2に I 7に対 H する信号 s 7が記憶されている。 このとき、 セレク ト 信号発生部 1 7 1 ば、 2画の信号入力と前面のセ レ ク ト信号は 1 であることを判定してセ レク ト信号を 1 に変えるため、 レジスタ R 2の信号すなわち T 7に対 応する信号 S 7が出力される。
    [0400] このようにしてレジスタ R 3から外部への出力は順 序正しい出力が得られるのである。 ¾上の説明は第 2 7 A図の S周期 > R周期の場合について行つたが、 第 2 7 B図の R周期〉 S周期の場合も同様である。
    [0401] なお前記の表に示される論理を実現するための第 2 8図の判定回路 1 7 5 は、 信号入力画数をカウ ン トするためのカウ ンタ 1 7 2 と共に動作するディ ジ タルコ ンパレータ等により、 小規模の回路で実現で き る。
    [0402] 以上、 第 4の実施例によれば、 まず、 （送受信） タイ ミ ング差検出回路については、 送信ク ロ ッ ク S C L Kと同期したカウ ンタを受 ί言ク ロ ック R C L K でラ ツチして両者のタイ ミ ング差を検出するという 手法を導入したことにより、 バッファ面路 （ レジス タ） が不要になる。 更に、 制御回路が大幅に簡素化 され、 その回路規模が縮小されるとともに確実な動 作が可能という 2つの効果がある。
    [0403] 出力タイ ミ ング調整回路に閬しては、 転送禁止パ ルスの導入により 制御回路が簡素化されると同時 に確実な動作が保証され、、 セ レクタ信号発生部とレ ジスタ R ,、 R 2を組み合わせた回路はレジス タ の個数 を最小化するなど、 回路規模を圧縮する上で効果大 である。
    [0404] 以上のよう に、 ディ ジタル P C Mチ ャ ネル装置を 実現する上で最大の課題であった、 受信ク ロ ッ ク R C L Kと送信ク D ッ ク S C L Kが非同期で、 前者の 系での処理から後者の系への変換が困難という問題 に対して、 ハー ドウェア及びソ フ ト ウエアの規模の 観点からみて最適解を与える こ とが可能となり、 本 実施例によ り L S I 化が容易となり、 従って、 サイ ズ、 消費電力、 信頼度そ してコ ス トを舍めて最高の デ ィ ジタル P C Mチ ヤ ネル装置を実用化でき る。
    权利要求:
    Claims

    雲青 求 の 範 面
    1 ) アナログ信号とディ ジタル信号との間で符号化 及び復号化を行う信号処理装置であって、
    アナ πグ入力信号に対しその振幅値をずらして各 々第 1及び第 2の AZD変換系で個別に変換し、 該 各変換結果の平均値を演算することにより前記 A / D変換系が 1系統の場合より変換精度の高いディ ジ タル出力信号を得る AZD変換手段と、
    ディ ジタル入力信号を第 1及び第 2の D/A変換 系で個別に変換し、 前記第 1の D/A変換系で生ず る量子化誤差を検出して前記第 2の D/A変換系へ のディ ジタル入力信号に上乗せし、 該第 1及び第 2 の DZA変換系の各変換結果を所定の比で混合する ことにより前記 D/A変換系が 1系統の場合より変 換精度の高いアナ口グ出力信号を得る DZA変換手 段と、
    前記 A / D及び D Z A変換手段を外部の回線から 受信したディ ジタル受信信号の受信ク π ッ クに同期 して動作させ、 前記 A/D変換手段に対する前記デ0 ィ ジタル岀カ信号と前記面線側のディ ジタル受信信 号に対して信号処理を行い、 前記ディ ジタル入力信 号及び前記受信ク ックに同期した送信用ディ ジタ ル&カ信号を得るディ ジタル信号処理手段と、 前記受信ク n クに同期した送信用ディ ジタル ffi 力信号を高標本化すると共に、 前記受信ク π ック と 送信ク ロ ッ ク のタ イ ミ ング差を検出し、 該タ イ ミ ン グ差に基づいて前記高標本化データから補間処理に より前記送信ク ロ ッ クに同期したディ ジタル送信信 号を生成するディ ジタ ル信号ク ロ 'ン ク乗換手段とを 舍むこ とを特徴とする信号処理装置。
    2 ) 請求項 1記載の装置であって、
    前記 A/D変換手段及び前記 D/ A変換手段は、
    8 ビッ ト圧伸符号化及び復号化を行う P C M · C 0
    D E Cを 2合用いて構成され、
    前記ディ ジタル信号処理手段及び前記ディ ジタル 信号ク ロ ッ ク乗換手段は D S P (Digital Signal
    Processor)を用いて構成される こ とを特徴とする信 号処理装置。
    3 ) アナログ入力信号をディ ジタ ル出力信号に変換 する A / D変換装置であって、
    前記アナ αグ入力信号に対しその振幅値をずら し て各々第 1及び第 2の AZD変換系で個別に変換し.. 該各変換結果の平均値を演算する こ とによ り前記 A /D変換系が 1系統の場合より変換精度の高いディ ジタ ル出力信号を得る A/D変換手段を有する こ と を特徵とする信号処理装置。
    4 ) ディ ジタル入力信号をァナ πグ出力信号に変換 する D.ZA変換装置であって、
    前記ディ ジタル入力信号を第 1及び第 2の D / A 変換系で個別に変換し、 前記第 1 の D./' A変換系て 生ずる量子化誤差を検岀して前記第 2 の D Z A変換 系へのディ ジタル入力信号に上乗せし、 該第 1及び 第 2の D / A変換系の各変換結果を所定の比で混合 することにより前記 D / A変換系が 1系統の場合よ り変換椿度の高いアナログ出力信号を得る D Z A変 換手段を舍むことを特徴とする信号処理装置。
    5 ) 第 1 のク ロ ッ クに同期する第 1 のディ ジタルデ —タ系列を第 2 のク ロ ックに同期する第 2 のデイ ジ タルデータ系列に変換するディ ジタル信号クロ ック 乗換装置であって、
    前記第 1 のディ ジタルデータ系列を高標本化する と共に、 前記第 1 のクロ ック と第 2のク ロ ックのタ ィ ミ ング差を検出し、 該タィ ミ ング差に基づいて前 記高標本化されたデータから捕簡処理により前記第 2のク ロ ックに同期した第 2 のディ ジタルデータを 生成するディ ジタル信号ク 口 ック乗換手段を舍むこ とを特徵とする信号処理装置。
    6 ) アナログ入力信号をディ ジタル出力信号に変換 する A.Z D変換装置であって、
    k 1を k 1 > 1なる実数及び k 2を k 2 X k 1 =
    1を満たす実数として、 前記アナログ入力信号を各 々 k 1倍及び k 2倍する第 1及び第 2増幅手段と、 該各増幅手段の各增幅岀力を各々第 1及び第 2デ ィ ジタル信号に変換する第 1及び第 2 A Z D変換手 段と、 1 該第 1及び第 2ディ ジタル信号の平均値を演算し てディ ジタル出力信号を出力する演算手段とを含む こ とを特徴とする信号処理装置。
    7 ) ディ ジタル入力信号をアナログ出力信号に変換 5 する Dノ A変換装置であって、
    前記ディ ジタル入力信号を第 1 量子化ディ ジタル 信号に変換する第 1変換手段と、
    該第 1 量子化ディ ジタル信号を第 1 アナ口グ信号 に変換する第 1 D /A変換 8 手段と、
    7
    0 k 3を k 3 > 0 なる実数として、 前記第 1 アナ口 グ信号を k 3倍する第 1 増幅手段と、
    前記第 1量子化ディ ジタル信号の前記ディ ジタル 入力信号に対する量子化雑音を検出する検出手段と - k 4 を k 4 = k 3 Z ( 1 - k 3 ) を満たす実数と5 して、 前記量子化雑音を k 4倍して前記ディ ジタル 入力信号に加える雑音加算手段と、
    該雑音加算手段の出力を第 2量子化ディ ジタル信 号に変換する第 2変換手段と、
    該第 2量子化ディ ジタル信号を第 2 アナ口グ信号0 に変換する第 2 D /A変換手段と、
    k 5 を k 5 + k 3 = l を満たす実数として、 前記 第 2 アナログ信号を k 5倍する第 2増幅手段と、 前記第 1 及び第 2増幅手段の各増幅出力を加算し てアナログ出力信号を出力する加算手段とを舍むこή とを特徴とする信号処理装置。 1 8 ) 圧伸 A/D変換器と D S P (Digital Signal
    Processor)とを組み合わせてなる AZD変換装置で あ つ 乙、
    k 1を k 1 > 1なる実数及び k 2を k 2 X k l = δ 1を満たす実数として、 前記アナログ入力信号を各 々 k 1倍及び k 2倍する第 1及び第 2増幅手段と、 該各増幅手段の各増幅出力を各々第 1及び第 2圧 伸 P CM符号に変換する第 1及び第 2圧伸 A ZD変 換手段と、
    0 前記第 1及び第 2圧伸 P CM符号を各々第 1及び 第 2 リ ニァ信号に変換する第 1及び第 2 リ ニア変換 手段と、
    該第 1及び第 2 リ ニァ信号の平均値を演箕してデ イ ジタル出力信号を出力する演算手段とを含み、 5 前記第 1及び第 2 リ ニァ変換手段並びに前記演箕 手段を前記 D S P内に形成することを特徵とする信 号処理装置。
    9 ) 圧伸 DZA変換器と D S P (Digital Signal Processor)とを組み合わせてなる A変換装置で 0 あって、
    リ ニア P CM符号からなるディジタル入力信号を 第 1圧伸 P C M符号に変換する第 1圧伸変換手段と. 該第 1圧俾 P C M符号を第 1アナ口グ信号に変換 する第 1圧伸 DZ A変換手段と、
    5 k 3を k 3 > 0なる実数として-. 前記第 1アナ口 グ信号を k 3倍する第 1増幅手段と、
    前記第 1圧伸 P C M符号の前記ディ ジタル入力信 号に対する量子化雑音を検出する検出手段と、
    k 4を k 4 = k 3 / ( 1 - k 3 ) を満たす実数と して、 前記量子化雑音を k 4倍して前記ディ ジタル 入力信号に加える雑音加算手段と、
    該雑音加算手段の出力を第 2圧伸 P C M符号に変 換する第 2圧伸変換手段と、
    該第 2圧伸 P C M符号を第 2アナ口グ信号に変換 する第 2圧伸 D / A変換手段と、
    k 5を k 5 + k 3 = lを満たす実数と して、 前記 第 2アナログ信号を k 5倍する第 2増幅手段と、 前記第 1及び第 2増幅手段の各増幅出力を加算し てアナ口グ出力信号を出力する加算手段とを舍み、 前記第 1及び第 2圧伸変換手段、 前記検出手段並 びに前記雑音加算手段を前記 D S P内に形成する こ とを特徴とする信号処理装置。
    1 0 ) 圧伸 AZD変換器と圧伸 DZA変換器と D S P (Digital Signal Processor)とを組み合わせて なる信号処理装置であって、
    k 1を k 1 > 1なる実数及び k 2を k 2 x k 1 = 1を満たす実数として、 前記アナログ入力信号を各 々 k 1倍及び k 2信する第 1及び第 2増幅手段と、 該各増幅手段の各増幅出力を各々第 1及び第 2圧 伸 P C M符号に変換する第 1及び第 2圧伸 A/D変 換手段と、
    前記第 1及び第 2圧伸 P CM符号を各々第 1及び 第 2 リ ニァ信号に変換する第 1及び第 2 リ ニア変換 手段と、
    該第 1及び第 2 リニァ信号の平均値を演算してデ ィ ジタル出力信号を出力する演算手段とを含む A/ D変換装置と、
    リニア P CM符号からなるディ ジタル入力信号を 第 1圧伸 P C M符号に変換する第 1圧伸変換手段と、 該第 1圧伸 P C M符号を第 1アナ口グ信号に変換 する第 1圧伸 DZ A変換手段と、
    k 3を k 3 > 0なる実数として、 前記第 1アナ口 グ信号を k 3倍する第 1増幅手段と、
    前記第 1圧伸 P CM符号の前記ディ ジタル入力信 号に対する量子化雑音を検出する検出手段と、
    k 4を k 4 = k 3 / ( 1 - k 3 ) を満たす実数と して、 前記量子化雑音を k 4倍して前記ディ ジタル 入力信号に加える雑音加算手段と、
    該雑音加算手段の出力を第 2圧伸 P C M符号に変 換する第 2圧伸変換手段と、
    該第 2圧伸 P C M符号を第 2アナ口グ信号に変換 する第 2圧伸 DZ A変換手段と、
    k 5を k 5十 k 3 = lを満たす実数として、 前記 第 2アナログ信号を k 5倍する第 2増幅手段と、 前記第 1及び第 2增幅手段の各増幅出力を加算し てアナ口グ出力信号を出力する加算手段とを舍む D 変換装置とを有し、
    前記第 1及び第 2圧伸 AZD変換器並びに前記第 1及び第 2圧伸 DZA変換器は、 1 つの圧伸 AZD 変換器と 1 つの圧伸 D / A変換器が一体に形成され た P C M · C O D E Cを 2台用いて構成され、 前記第 1及び第 2 リ ニァ変換手段、 前記演算手段 前記第 1及び第 2圧伸変換手段、 前記検出手段並び に前記雑音加算手段を前記 D S P内に形成するこ と を特徴とする信号処理装置。
    1 1 ) 第 1 のク ロ ッ クに同期する第 1 のディ ジタル データ系列を第 2 のク ロ ッ クに同期する第 2 のディ ジタルデータ系列に変換するディ ジタル信号ク ロ ッ ク乗換装置であって、
    nを n 〉 1 なる自然数と して、 該第 1 のディ ジタ ルデータ系列を、 単位時間当たり のデータ数が元の データに比べて n倍のデータ系列に変換するデータ 変換手段と、
    該変換手段からのデータ系列をろ波する前記第 1 ク ロ ッ クの n倍の標本化速度で動作する高標本化デ ィ ジタル低域通過フ ィ ルタ と、
    前記第 1及び第 2 ク ロ ッ ク のタイ ミ ング時間差を 検出するタイ ミ ング差検出手段と、
    前記高標本化ディ ジタル低域通過フ ィ ルタの出力 を前記タィ ミ ング差検出回路からの前記タィ ミ ング 時間差に基づいて捕間し、 前記第 2のディ ジタルデ —タ系列のための振幅データとして出力する補間手 段と、
    該振幅データを前記第 2のクロ ックに同期させて 前記第 2 のディ ジタルデータ系列として出力する出 カタイ ミ ング調簦手段とを舍むことを特徴とする信 号処理装置。
    1 2 ) 請求項 1 1記載の装置であって、
    前記第 1 ク ロ ックの n倍の標本化速度で動作する 高標本化ディ ジタル低域通過フ ィ ルタは、 各々の標 本化速度の比が整数となる複数ブ σ ックから構成さ れ、
    該各ブ口 ックのう ち最後段ブ π ックは前記第 1 ク ロ ッ クの η倍の標本化速度で動作し、
    前記各ブ α ックの損失特性の和は請求項 1 1記載 の高標本化ディ ジタル低域通過フィルタと同等とし 前記各ブ口 ック間に、 該各ブ口 ックへの各入力デ —タを入力して陵接ブ π ック間の各標本化速度の比 に等しい数の前記入力データと同一振幅のデータを 出力するデータ変換手段を有し、
    前記第 1 のディ ジタルデータ系列を入力するデ一 タ変換手段は、 該各データを入力して前記各プロ ッ クのう ち初段のブロ ックの標本化速度と、 前記第 1 ク ロ ックの速度との比に等しい数の前記入力データ と同一振幅のデータを出力することを特徽とする信 1 号処理装置。
    5
    1 3 ) 請求項 1 1記載の装置であって、
    前記タイ ミ ング差検出手段は、 ^を £ > 1 なる自 然数として、 前記第 1 ク ロ ッ ク に同期し該ク ロ ッ ク の周波数の 2 の £乗倍の周波数のシステムク ロ ッ ク で動作する最大値が （ 2 * — 1 ) の £ ビ ッ 卜 のカ ウ ンタ手段と、 該カ ウ ンタ手段のカ ウ ン ト値を前記第 2 クロ ックに同期してラ ッチするラ ッチ手段と、 該 ラ ッチ手段の出力を一時記憶するバッファ手段とか
    10 ら構成され、
    前記補間手段は、 前記第 1 ク ロ ックに同期する各 周期毎に前記バッファ手段に一時記憶された前記力 ゥ ン ト値を前記第 1 ク ロ ック と第 2 ク 口 ックの位相 差として検出し、 該位相差及び前記高標本化デイ ジ タル低域通過フ ィルタの出力に基づいて前記振幅デ ータを演算、 出力することを特徴とする信号処理装
    1 ) 請求項 1 1記載の装置であって、
    前記タ イ ミ ング差検出手段は、 Lを L 〉 l なる自 20 然数として、 前記第 2 ク ロ ックに同期し該ク ロ ック の周波数の 2の L乗倍の周波数のシステムク ロ ック で動作する最大値が （ 2 L — 1 ) の L ビ ッ ト のカ ウ ンタ手段と、 該カ ウ ンタ手段のカ ウ ン ト値を前記第 1 クロ ックに同期してラ ツチするラ ツチ手段とから
    25 構成され、
    新た な用紙 PCI7JP89/00579
    94
    前記補間手段は、 前記第 1 ク π ックに同期する各 周期毎に前記ラ ッチ手段にラ ッチされた前記力ゥン ト値を.前記第 2 クロ ッグと第 1 ク ロ ッ クの位相差と して検出し、 該位相差及び前記高標本化ディ ジタル 低域通過フィルタの岀力に基づいて前記振幅データ を演箕、 ffi力することを特徴とする信号処理装置。
    1 5 ) 請求項 1 3記載の装置であって、
    前記補間手段ば、 前記第 1 ク ロ ックに同期する各 周期毎に、
    第 1 の場合として、 前周期の位相差が零近傍の値 で、 かつ現周期の位相差が前記第 2 ク ロ ックの周期 近傍の値であるときは、 現在の周期において、 前記 振幅データを出力せず、
    第 2の場合として、 前周期の位相差がほぼ前記第
    2 のク α ック周期近傍の値で、 かつ現周期の位相差 が零近傍の値であるときは、 現周期において、 前記 第 2 のディ ジタルデータ系列として前記高標本化デ
    A ジタル低域通過フ ィ ルタの岀力のう ち現周期の最 初の値に対応する値と、 現周期の最後の値に対応す る値を 2つの連続する前記振幅データとして出力し、 第 3 の場合として、 上記第 1及び第 2 の場合以外 の場合は、 前記高標本化ディ ジタル低域通過フ ィ ル タの出力を前記位相差に基づいて補間し、 前記振幅 データとして出力することを特徵とする信号処理装 1 6 ) 請求項 1 5記載の装置であって、
    前記出カタィ ミ ング調整手段は、
    前記補間手段の出力側に接続される第 1 の一時記 憶手段と、
    該第 1 の一時記憶の出力側に縦続に接続される第 2 の一時記憶手段と、
    前記補間手段から出力される前記振幅データを前 記第 1 の一時記憶手段に転送し、 該第 1 の一時記憶 手段に記憶されている振幅データを前記第 2 の一時0 記憶手段に転送する転送制御手段と、
    前記第 1 ク ロ ックに同期する周期で動作する前記 補間手段から前記振幅データ の出力要求を入力し、 該出力要求の入カタィ ミ ングが、 前記第 2 ク ロ ッ ク に同期する各周期中の所定の時間帯である禁止時間δ と重なるか否かを判別し、 該出力要求タ イ ミ ングが 前記禁止時間と重な らないときは、 前記転送制御手 段に前記転送動作の指示を行い、 前記出力要求タ イ ミ ングが前記禁止時間と重なるときは、 該禁止時間 の終了後に前記転送制御手段に前記転送動作の指示0 を行うデータ転送時刻調整手段と、
    前記第 1又は第 2 の一時記憶手段のいずれか一方 に記憶されている前記振幅データを選択する選択手 段と、
    前記選択手段からの振幅データを一時記憶し外部 の回線とのィ ンタ フ ユースを行う第 3 '一時記億手 段と、
    前記第 2 クロ ックに同期して前記第 3の一時記憶 手段からの前記振幅データの岀カ制御を行う出力制 櫛手段と、
    前記第 2 クロ ックを基準とする各周期に同期して 前記選択手段を制御する選択制御手段と、
    前記第 2 ク ロ ックを基準とする各周期毎に前記補 間手段からの前記振幅データの入力面数をカウン ト するカウ ンタ手段とから構成され、
    前記選択制御手段は、 前記各周期に同期してその 時点における前記力ゥ ンタ手段からの力ゥ ン ト値と 前周期における該選択制御手段自身が出力した選択 情報とから現周期の選択情報を判定して前記選択手 段に出力し該選択手段を制御することを特徴とする 信号処理装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    Verhoeckx et al.1979|Digital echo cancellation for baseband data transmission
    US4584690A|1986-04-22|Alternate Mark Invert | transceiver with switchable detection and digital precompensation
    CA1263900A|1989-12-12|Subscriber unit for wireless digital telephone system
    EP0518383B1|1997-09-03|Method and arrangement of echo elimination in digital telecommunications system
    CA1293569C|1991-12-24|Method of and device for speech signal coding and decoding by subbband analysis and vector quantization with dynamic bit allocation
    US5406583A|1995-04-11|Modem with received signals and transmitted signals comprising signal sets
    US4097860A|1978-06-27|Offset compensating circuit
    DE3115859C2|1990-03-01|
    Crochiere et al.1976|Digital coding of speech in sub‐bands
    RU2113764C1|1998-06-20|Способ и устройство передачи данных между периферийными устройствами и главным блоком
    EP0214235B1|1993-10-13|Error detection and concealment using predicted signal values
    US4860315A|1989-08-22|ADPCM encoding and decoding circuits
    US4688224A|1987-08-18|Method of and device for correcting burst errors on low bit-rate coded speech signals transmitted on radio-communication channels
    US4404532A|1983-09-13|Modulator having improved bandwidth and power requirements
    US6084883A|2000-07-04|Efficient data transmission over digital telephone networks using multiple modulus conversion
    KR920004132B1|1992-05-25|패킷화 앙상블 모뎀
    US5367540A|1994-11-22|Transversal filter for use in a digital subscriber line transmission interface
    US4539675A|1985-09-03|Echo canceller
    ES2219671T3|2004-12-01|Sistema de comunicaciones de alta velocidad para conexiones analogicas de abonado.
    US3973199A|1976-08-03|Prediction differential pulse code modulation system with adaptive compounding
    US2605361A|1952-07-29|Differential quantization of communication signals
    EP1008247B1|2007-12-19|Error concealment in digital audio receiver
    Holte et al.1981|A new digital echo canceler for two-wire subscriber lines
    US2927962A|1960-03-08|Transmission systems employing quantization
    CA1081380A|1980-07-08|Logarithmic echo canceller
    同族专利:
    公开号 | 公开日
    EP0379586B1|1997-01-22|
    DE68927704D1|1997-03-06|
    EP0379586A1|1990-08-01|
    EP0379586A4|1993-07-07|
    CA1340064C|1998-09-29|
    US5610943A|1997-03-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS60143023A|1983-12-29|1985-07-29|Matsushita Electric Ind Co Ltd|Digital signal processing device|
    JPS62213409A|1986-03-14|1987-09-19|Toshiba Corp|Digital-digital converter|JP2010022002A|2008-07-11|2010-01-28|Infineon Technologies Ag|信号値を量子化する方法および量子化器|JPS5857836B2|1976-02-10|1983-12-22|Sony Corp||
    US4053712A|1976-08-24|1977-10-11|The United States Of America As Represented By The Secretary Of The Army|Adaptive digital coder and decoder|
    US4348768A|1977-09-06|1982-09-07|International Telephone And Telegraph Corporation|PCM Codec using common D/A converter for encoding and decoding|
    GB2026796B|1978-07-14|1982-09-29|Fujitsu Ltd|Clock synchronization circuit|
    US4393516A|1979-03-09|1983-07-12|Electric Power Research Institute, Inc.|Data transmission system and method|
    US4334237A|1980-02-07|1982-06-08|Rca Corporation|Adaptive amplitude averaging for weighting quantizing noise|
    US4430642A|1981-10-02|1984-02-07|Westinghouse Electric Corp.|Digital-to-analog converter|
    US4460890A|1982-01-21|1984-07-17|Sony Corporation|Direct digital to digital sampling rate conversion, method and apparatus|
    US4518950A|1982-10-22|1985-05-21|At&T Bell Laboratories|Digital code converter|
    WO1985005518A1|1984-05-15|1985-12-05|Australian Telecommunications Commission|Characterisation of digital radio signals|
    US4780892A|1984-10-05|1988-10-25|Willi Studer Ag|Scanning frequency synchronization method and apparatus|
    US4755994A|1985-09-06|1988-07-05|Republic Telcom Systems Corporation|Capacity expander for telephone line|
    US4805189A|1986-02-13|1989-02-14|Signatron, Inc.|Signal processing system|
    JPH01131918A|1987-11-17|1989-05-24|Hitachi Denshi Ltd|A/d converter|
    US5051981A|1988-01-21|1991-09-24|Codex Corporation|Digital filtering|EP1190485B1|1999-06-25|2003-05-02|Infineon Technologies AG|Programmierbares digitales bandpass-filter für eine kodec-schaltung|
    US6639528B1|2000-06-30|2003-10-28|Oki Electric Industry Co, Ltd.|Apparatus for multi-channel signal processing and communication terminal using the same|
    US6317071B1|2000-08-22|2001-11-13|Lucent Technologies Inc.|Method and apparatus for analog-to-digital conversion by combining digital sample values|
    US6720899B2|2001-08-07|2004-04-13|Hrl Laboratories, Llc|Extended precision pixel|
    CA2458382A1|2001-08-27|2003-03-06|Numerex Corporation|System and method for detecting and reporting defective telephone lines and alarm events|
    US7225135B2|2002-04-05|2007-05-29|Lectrosonics, Inc.|Signal-predictive audio transmission system|
    DE10320202A1|2003-05-07|2004-12-02|Robert Bosch Gmbh|A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite|
    US7995124B2|2007-09-14|2011-08-09|Omnivision Technologies, Inc.|Image sensor apparatus and method for improved dynamic range with multiple readout circuit paths|
    US7728753B2|2008-10-13|2010-06-01|National Semiconductor Corporation|Continuous synchronization for multiple ADCs|
    JP5733027B2|2011-05-31|2015-06-10|ソニー株式会社|Ａｄ変換装置および信号処理システム|
    US9276599B2|2014-07-29|2016-03-01|The Boeing Company|Method and apparatus for non-uniform analog-to-digital conversion|
    法律状态:
    1989-12-14| AK| Designated states|Kind code of ref document: A1 Designated state(s): JP US |
    1989-12-14| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1990-02-07| WWE| Wipo information: entry into national phase|Ref document number: 1989907259 Country of ref document: EP |
    1990-08-01| WWP| Wipo information: published in national office|Ref document number: 1989907259 Country of ref document: EP |
    1997-01-22| WWG| Wipo information: grant in national office|Ref document number: 1989907259 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP14069288||1988-06-08||
    JP63/140692||1988-06-08||
    JP18348788||1988-07-25||
    JP63/183487||1988-07-25||DE68927704T| DE68927704D1|1988-06-08|1989-06-07|Signalprozessor|
    EP89907259A| EP0379586B1|1988-06-08|1989-06-07|Signal processor|
    US08/436,928| US5610943A|1988-06-08|1995-05-08|Signal processing apparatus|
    [返回顶部]