• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989002677A1
    申请号:PCT/JP1988/000923
    申请日:1988-09-13
    公开日:1989-03-23
    发明作者:Yasuhiro Ishii；Isao Fukushi
    申请人:Fujitsu Limited；
    IPC主号:H03K3-00
    专利说明:
    [0001] 明 細 書 ェミッタフォロア回路
    [0002] 技術分野
    [0003] 本発明はェミッタフォロア回路に関し、 特に電流源抵抗として M OS (Metal Oxide Semiconductor) 卜ランジスタを用いたエミ タフ ォロア回路に関する。
    [0004] 背景技術
    [0005] 従来から、 信号の入力回路及び出力回路としてェミッタフォロア回路 が用いられている。
    [0006] また、 パイポーラ回路と CMOS { Complementaly MOS ) とを組 み合わせた B i CMOS回路 （ B ipolar— CMOS ) 回路においては、 非動作時に上記ェミッタフォロア回路に電流源としての M OS 卜ランジ スタを遮断してパイポーラ回路に流れる電流を阻止することにより、 消 費電力の低減を図っている。
    [0007] 第 1図は、 従来のェミッタフォロア回路を具備するレベルコンバータ を示す。 同図中、 卜ランジスタ Q i , Q2 より構成される差動回路には 端子 1 0より信号電圧が供給され、 端子 1 Ί より基準電圧 VR E F が供 給されている。
    [0008] この差動回路の 2つの出力信号はトランジスタ Q 3 ， Q 4 夫々が構成 するェミッタフォロア回路 1 2， 1 3夫々を経て出力され、 M〇S 卜ラ ンジスタ Pi , P2 , N i , Ν 2 で構成されるフリップフロップ に 供給される。 フリ ップフロップ 1 4の出力信号は MOS トランジスタ Pa ， Ν 3 で構成されるインバータ Ί 5を経て端子 Ί 6より出力される c フリップフロップ 14は E C L (ェミッタ · カップルド ♦ ロジック） レ ベルの信号を M OSレベルの信号に変換している。
    [0009] ェミッタフォロア回路 1 2, 13において、 トランジスタ Qs , Q6 夫々は端子 1 7よりの一定電圧 VRを供給された電流源である。 また、 Nチャンネル MOSトランジスタ Ν4 , N 5 は電流源抵抗であり、 端子 18よりチップセレク卜信号 CSが Hレベルのとき導通してェミツタフ ォロア回路 1 2 , 13夫々を動作状態とする。 また MOSトランジスタ i , N 5 はチップセレクト信号 CS Lレベルの時遮断してェミッタ フォロア回路 1 2， 13夫々を非動作状態とする。
    [0010] 第 2図は、 従来のェミッタフォロア回路を有するメモリのセンスアン プ回路を示す。 同図中、 端子 20a, 20 b夫々は一対のビッ ト線 （図 示なし） に接続されている。 端子 20a, 20 b夫々の電圧は卜ランジ スタ Qio . Qn 夫々が構成するェミッタフォロア回路 2 Ί , 22夫々を 経て、 トランジスタ Q l2 , Q l3 が構成する差動回路に供給される。 トラ ンジスタ Q 12 , Q 13 夫々のコレクタは、 他のビッ トの差動回路と共通に 使用される共通線 23, 24夫々を介して電流 Z電圧変換回路 25， 26に接続されている。 これによつて、 例えば端子 20 aが端子 20 b より高レベルであると、 共通線 23の電流が共通線 24より大となる。 このとき、 共通線 23, 24夫々のレベルは同程度に保たれている。 電流 Z電圧変換回路 25, 26夫々を構成するトランジスタ Qw , Qisのベースには、 端子 30より一定電圧 Vc N Oが供給されている。 トランジスタ Qw , Q 夫々のコレクタ電流は、 抵抗として動作する M OSトランジスタ Nl2 ， N l3 で電圧に変換される。
    [0011] 電流 Z電圧変換回路 25, 26夫々の出力信号は端子 27 a， 27 b より次段の差動増幅器 （図示せず） に供給される。 ェミッタフォロア回路 21 , 22夫々の Nチャンネル MOS 卜ランジ スタ , N H 夫々は電流源抵抗である。 M O S トランジスタ ， Nil は端子 28よりインパータ 29を介して供給されるビッ ト選択信号 B Sがしレベルのとき動通して、 ェミッタフォロア回路 2 1 , 2 2夫々 を動作状態とする。 また、 MOS卜ランジスタ N w , N« はビッ ト選択 信号 B Sが Hレベルのとき遮断して、 ェミッタフォロア回路 2 1 , 2 2 夫々を非動作状態とする。
    [0012] しかるに、 第 1図の回路において、 ^:ミッタフォロア回路 1 2， 1 3 夫々を非動作状態とすると、 トランジスタ G ， 夫々のェミッタ電 位は不安定となる。 このため、 フリップフロップ Ί 4は不安定となり、 インバータ 1 5の入力信号は不必要に反転する。 フリップフロップ 1 4 及びインパータ 1 5の MOS トランジスタ Pi , P2 , i , Ν2 , Ρ3 , Ν 3 夫々が反転する際には無駄な電流が流れ、 消費電力が増大す るという問題点があった。
    [0013] また、 第 2図の回路において、 ェミッタフォ ロア回路 2 1 , 2 2夫々 を非動作状態とすると、 トランジスタ QlQ ， Qll 夫々のェミッタ電位は 不安定となる。 卜ランジスタ Q lD ， Q ll のェミッタ電位は時間の経過と ともにグラントレベル （ Vc c ) に接近して行く。 従って、 次のエミッ タフォロア回路 21 , 22夫々を動作状態とする際に卜ランジスタ Q in , Qu 夫々のェミッタ電位が所定電位となるまでの時間が長くなる。 この ためセンスアンプ回路は高速動作を行なうことができないという問題点 があった。
    [0014] 発明の開示
    [0015] 本発明の目的は、 レベルコンバータ回路の消費電流を低減し、 かつセ ンスアンプ回路の高速動作を可能とするェミッタフ ォロア回路を提供す ることにある。
    [0016] 本発明のェミッタフォロア回路は、 ェミッタフォロアトランジスタと. ェミッタフォロア卜ランジスタのェミッタ側に接続される電流源とを有 し、 電流源として M O S トランジスタを用い、 制御信号で M O S 卜ラン ジスタをスイッチングして動作状態と非動作状態との切換えを行なうェ ミッタフォロア回路において、 以下を特徴とする。 すなわち、 M O S 卜 ランジスタの少なくとも遮断時に、 M O S トランジスタの導通時の抵抗 より充分大なる抵抗値で微小電流を流す電流路手段を M O S 卜ランジス タのソース ♦ ドレイン閻に設ける。 '
    [0017] 本発明においては、 M O S トランジスタの遮断時に電流路手段を介し て微小電流が流れ、 ェミッタフォロアトランジスタのェミッタ電位が安 定する。 これによつてレベルコンバータ回路の消費電流が低減し、 また センスアンプ回路の高速動作が可能となる。
    [0018] 図面の篚単な説明
    [0019] 第 1 図は従来のェミツタフォロア回路を用いたレベルコンバータ回路 の回路図、
    [0020] 第 2図は従来のェミッタフォロア回路を用いたセンスアンプ回路の回 路図、
    [0021] 第 3図は本発明のエミッタフォロア回路を適用したレベルコンバータ 回路の一実施例の回路図、
    [0022] 第 4図は本発明回路の変形例の回路図、 及び
    [0023] 第 5図は本発明回路を適用したセンスアンプ回路の一実施例の回路図 である。
    [0024] 穽明を卖旃するための最 の形熊
    [0025] 第 3図は本発明のェミッタフォロア回路を適用したレベルコンバータ 回路の一実施例の回路図を示す。 周図中、 第 1図と同一部分には周ー符 号を付し、 その説明を省略する。 また、 ェミッタフォロア回路 Ί 2 A, 1 3A夫々はェミッタフォロア回路 Ί 2, 1 3夫々に対応するものであ る。
    [0026] 第 3図において、 ェミッタフォロア回路 1 2A内の MOS卜ランジス タ N 4 のドレイン ♦ ソース間に抵抗 R i が接続され、 周様にエミッタフ ォロア回路 1 3内の MOSトランジスタ N 5 のドレイン ♦ ソース間に抵 抗 R2 が接続されている。 '
    [0027] 抵抗 Ri , R 2 夫々の抵抗値は MOS卜ランジスタ Ν4 , N 5 夫々の オン抵抗に比して充分大とされる。 抵抗 Ri , R2 は M OS卜ランジス タ N 4 , N 5 の夫々のオン抵抗の Ί 0倍以上の抵抗値を持つことが好ま しい。 通常 M OS卜ランジスタのオン抵抗は数百 Ωなので、 抵抗 , R2 は夫々数十 kQ以上の抵抗値のものを用いる。
    [0028] これによつて、 チップセレク 卜信号 CSがしレベルでェミッタフォ ロ ァ回路 1 2A, 1 3 A夫々が非動作状態となったときも、 抵抗 , R2 に微小電流 （数十 A〜数百 A ) が流れる。 バイポーラの卜ラン ジスタ Q 3 〜Qs は微小電流が流れていれば、 夫々のベース * ェミッタ 間電圧を維持できるため、 トランジスタ Q 3 . Q 4 夫々のェミッタ電位 は安定する。 従って、 フリップフロップ 14及びインバータ Ί 5が反転 動作することを防止できる。 これによつて、 フリップフロップ " 1 4及び インパータ " 1 5の非動作状態における消費電流を減少することができる。
    [0029] ところで、 抵抗 の代わりに、 第 4図に示す如く電流路手段として Pチャンネル M OSトランジスタ P 4 を用いても良い。 同図中、 MOS 卜ランジスタ N 4 のドレイス ♦ ソース悶には M〇 S卜ランジスタ P t の ソース ♦ ドレインが接続され、 M〇 S卜ランジスタ P 4 のゲー トは端子 18に接綠されている。 MOSトランジスタ P 4 のオン抵抗は抵抗 R 1 と同様に還症されている。 この場合には、 MOSトランジスタ が遮 断するェ¾ タフォロア回路 1 2Aの非動作時にのみ MOS卜ランジス タ P 4 薯遞して微小電流を流す。
    [0030] 抵抗 R'2 Ο代りに上記と同様の Pチャンネル MOSトランジスタを用 いても良い' とは勿論である。
    [0031] 第 5図ば 発明回路を適用したセンスアンプ回路の一実施例の回路図 を示す <τ 露國中、 第 2図と周一部分に'は周一符号を付し、 その説明を省 格する σ ま 、 ェミッタフォロア回路 2 A , 22 A夫々はェミツタフ ォロア IS璲: 21 , 22夫々に対応するものである。
    [0032] 第 5 いて、 ェミッタフォロア回路 2 Ί Α， 22Aの MOSトラ ンジスタ M (！ , N 11 夫々のドレイン · ソース間には抵抗 R 3 , R 4 夫々 が接続さ ¾ている。 抵抗 R 3 , R4 夫々の抵抗値は MOSトランジスタ Νιο , Ν-π:夫々に比して充分大とされている。 これによつて、 ビッ ト選 択信号 關レベルでェミッタフォロア回路 21に 22Α夫々が非動作 状態と ¾ こときにも抵抗 R3 , R 4 に微小電流が流れる。 したが、 卜 ランジス^ C o , Qu 夫々のエミッタ電位は端子 20 a, 20 b夫々の 電位から一定電圧だけ低いレベルに固定される。 このため、 次にエミッ タフォ 迴路 21 A, 22 A夫々が動作状態となったとき卜ランジス タ QlD ， <^1 のェミッタ電位が所定電位となるまでの時間が短縮される 第 5囫 孢路において、 抵抗 R 3 , R4 夫々の代りに第 4図の MOS 卜ラン タ P4 と周様の Pチャンネル MOSトランジスタを電流路手 段として躍 ても良いことは勿論である。
    [0033] 產業 トの狒 ffl可能件 ―
    [0034] 上述の聽く、 本発明のェミッタフォロア回路によれば、 非動作時にも 微小電流が流れてェミッタ電位が安定し、 レベルコンバータ回路の消費 電流を低減し、 センスアンプ回路の高速動作を可能とし、 実用上、 きわ めて有効である。
    权利要求:
    Claims請求の範囲
    (1) ェミッタフォロアトランジスタと、 該ェミッタフォロア卜ランジ スタのェミッタ側に接続される電流源とを有し、 該電流源として MO S卜ランジスタを用い、 制御信号で該 MOS卜ランジスタをスィッチ ングして動作状態との切換えを行なうェミツタフエロア回路において 該 MOSトランジスタの少なくとも遮断時に、 該 M OS卜ランジス タの導通時の抵抗値より大なる抵抗値で微小電流を流す電流路手段を 該 M OSトランジスタのソース · ドレイン間に有することを特徴とす るエミヅタフォロア回路。
    (2) 前記電流路手段は抵抗器であることを特徴とする請求の範囲第 1 項記載のェミツタフォロア回路。
    (3) 前記電流路手段.は MOS卜ランジスタを有し、 該 M OS卜ランジ スタは前記電流源の M OS卜ランジスタとは異なるチャネルタイプで あり、 前記電流路手段の M OSトランジスタのゲートとドレインとソ ースは前記電流源の MOSトランジスタのゲートとソースとドレイン にそれぞれ接続されていることを特徴とする請求の範囲第 1項に記載 のェミッタフォロア回路。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0099100B1|1988-10-19|Gate circuit of combined field-effect and bipolar transistors
    DE4108709B4|2007-02-22|Empfangskomparator
    JP3947308B2|2007-07-18|半導体集積回路
    US5892382A|1999-04-06|Current mode logic circuit, source follower circuit and flip flop circuit
    EP1318601B1|2011-02-16|Voltage mode differential driver and method
    JP2616142B2|1997-06-04|出力回路
    US5216295A|1993-06-01|Current mode logic circuits employing IGFETS
    US4663584A|1987-05-05|Intermediate potential generation circuit
    US4912347A|1990-03-27|CMOS to ECL output buffer
    USRE34808E|1994-12-20|TTL/CMOS compatible input buffer with Schmitt trigger
    US6194920B1|2001-02-27|Semiconductor circuit
    US4333020A|1982-06-01|MOS Latch circuit
    EP0082567A2|1983-06-29|TTL to CMOS input buffer
    KR920002423B1|1992-03-23|히스테리시스특성을 갖는 전압비교회로
    US4709173A|1987-11-24|Integrated circuit having latch circuit with multiplexer selection function
    EP0239059B1|1992-06-17|Logical circuit
    KR100319578B1|2002-04-22|고속이면서저전력의전압모드차동드라이버회로
    US4575648A|1986-03-11|Complementary field effect transistor EXCLUSIVE OR logic gates
    US4023050A|1977-05-10|Logic level converter
    US4275313A|1981-06-23|Current limiting output circuit with output feedback
    US4845386A|1989-07-04|Bi-MOS logic circuit having a totem pole type output buffer section
    EP0546702A1|1993-06-16|CMOS input buffer with high speed and low power
    US4629913A|1986-12-16|Circuit arrangement for converting ECL-logic signals to TTL-logic signals
    JP4168127B2|2008-10-22|ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路
    US5216297A|1993-06-01|Low voltage swing output mos circuit for driving an ecl circuit
    同族专利:
    公开号 | 公开日
    DE3873071D1|1992-08-27|
    EP0333864B1|1992-07-22|
    JPS6474823A|1989-03-20|
    US4958094A|1990-09-18|
    DE3873071T2|1992-12-03|
    EP0333864A4|1989-12-18|
    EP0333864A1|1989-09-27|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1989-03-23| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1989-03-23| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1989-05-16| WWE| Wipo information: entry into national phase|Ref document number: 1988907769 Country of ref document: EP |
    1989-09-27| WWP| Wipo information: published in national office|Ref document number: 1988907769 Country of ref document: EP |
    1992-07-22| WWG| Wipo information: grant in national office|Ref document number: 1988907769 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP62/233190||1987-09-17||
    JP62233190A|JPS6474823A|1987-09-17|1987-09-17|Emitter follower circuit|DE19883873071| DE3873071D1|1987-09-17|1988-09-13|Emitterfolgerschaltung.|
    DE19883873071| DE3873071T2|1987-09-17|1988-09-13|Emitterfolgerschaltung.|
    [返回顶部]