• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1988009963A1
    申请号:PCT/JP1988/000561
    申请日:1988-06-09
    公开日:1988-12-15
    发明作者:Michiya Inoue；Takashi Yamauchi
    申请人:Fanuc Ltd；
    IPC主号:G05B19-00
    专利说明:
    [0001] 明 ± TO
    [0002] P L C装置
    [0003] 技 術 分 野
    [0004] 本発明はシーケ ンスプログラムの演算処理を行ぅ P L C装 置に関し、 特に入カ信号をマィ ク ロプロセ ッ にょってフ ィ ルタ リ ング処理するょぅ に した P L C装置に閲する。 背 景 技 術
    [0005] P L C装置の入カ回路はノ ィ ズの除去、 チャ ッタ リ ング信 号等にょる誤動作等を避けるために、 フ ィ ルタを備ぇてぃる , こ のために入カ面路に個々 にハ一 ドゥ ェ ァのフ ィ ノレタを設け て処理してぃた。 例ぇば抵抗とコ ンデ ンサにょる積分回路に ょる ロ一パス フ ィ ルタを設け、 この出カをシュ ミ ッ ト回路で 整形する等の回路構成がー般的に使用されてぃる。
    [0006] しかし、 従来のハ一 ドゥヱァのフ ィ ルタ機能は個々の信号 ごとにハー ドゥュァのフ ィ ルタ回路が必要なために多数の部 品点数を必要と し、 部品のコス トのみならず実装コス ト も高 く なり、 実装スぺースも必要とする。 さ らに、 フ ィ ルタの時 定数を変更するためには、 各画路素子を変更する必要がぁり， 装置が完成した後での変更は事実上不可能でぁる。 これは P L C装置のょぅにノ ィ ズ環境等が悪ぃ種々 の場所に設置され る場合に不便でぁる。 また、 入カ信号が低速の場合は時定数 の大きなフ ィ ルタが必要でぁり、 入カ信号が高速の場合は時 定数の小さぃフ ィ ルタが必要でぁるが、 ハードゥェァのフィ ルタの場合はこのょぅな信号毎にフィルタの時定数の異なる ものを同ーのブリ ン ト板等に実装するのは製造上問題が多ぃ。 発 明 の 開 示
    [0007] 本発明の目的は上記問題点を解決し、 ハ一ドゥュァのフ ィルタを使用せず、 マィ ク ロプロセ ッサにょって入カ信号を フィルタ リ ング処理する P L C装置を提供することにぁる。 本発明では上記の問題点を解決するために、 第 1図に示す ょぅに、
    [0008] マィ ク ロプロセッサ （ 1 ) にょってシ一ケンスブログラム の演算処理を行ぅ P L C装置にぉぃて、
    [0009] ー定時間毎に割込み信号を発生する周期信号発生回路 （ 2 ) と、
    [0010] 外部からの入カ信号を受信する入カ画路 （ 7 ) と、 前記割込み信号にょって、 ー定時間毎に前記入カ面路から の信号を読出してフィルタ リ ング処理を行ぅフィルタ リ ング 処理手段と、
    [0011] を有することを特徴とする P L C装置が、
    [0012] 提供される。
    [0013] マィ クロブロセッサはー定時間毎に入カ面路からの信号を 読出し、 これをフィルタ リ ング処理した後に処理すべき信号 として取り込む。 従って、 ハードゥヱァのフィルタは必要な く、 マィ ク プロセッサにょるフィルタ リ ング処理のためフ ィルタの時定数はプ αグラムにょって、 変更でき、 かっ信号 毎にその時定数を変更する こ ともできる。 図 面 の 簡 単 な 説 明 第 1 図は本発明のー実施例のブロ ッ ク図、
    [0014] 第 2図は本発明のー実施例のフローチャ一 ト図、
    [0015] 第 3図はフ ィ ルタ リ ング処理のタィ ムチ ャー ト図でぁる 発明を実施するための最良の形態 以下本発明のー実施例を図面に基づぃて説明する。
    [0016] 第 1 図に本発明のー実施例のブロ ッ ク図を示す。 図にぉぃ て、 1 はマィ ク ロブロセ ッサでぁり、 P L C装置全体の制御 を行ぅ。 2 はー定時間毎に割込信号を発生する周期信号発生 回路でぁる。 この割込信号にょって、 マィ ク ロプロセ ッサ 1 は入カ信号をフ ィ ルタ リ ング処理して、 信号を取り込む。 3 はシステムプログラムの格納されてぃる R O Mでぁり、 マィ ク ロプロセ ッサ 1 はこの R O M 3 のシステムプログラムに従 って P L C装置を制御する。 4 は各種のデータ等が記憶され るヮーク用 R A Mでぁる。 5 は R A Mでぁり、 シ一ケ ンス処 理プログラムが格納されてぃる。 このシーケ ンスプログラム は実際に P L C装置が制御する機械の動作を規定するプログ ラムでぁり、 機械の動作の変更に応じて途中で変更する こ と ができる。 R A M 5 は電源がォフになっても、 シーケ ンス処 理プログラムが保持できるょぅにバッテリ 6 でバッテリバッ クァ ップされてぃる。 7 は入カ回路でぁり、 機械等の外部か らの入カ信号を受信する レシーバ回路を有し、 入カ信号をバ スを通してマィ ク ロブロセッサが読出せるょぅにする。 ここ で入カ M!路 7 の各レシ一バ回路はフ ィ ルタ機能をもってぃな ぃか、 ぁるぃは小さな時定数のフ ィ ルタ機能をもたせる。
    [0017] これは後述するょぅにフィルタ リ ング処理はマィ ク ロプロセ ッサにょってソフ トゥェァで処理されるからでぁる。 8 は出 カ回路でぁり、 機械等を動作させるための出カ信号を出カす る。 このょぅに、 この P L 〇装¾では入カ回路 7にはハー ド ゥヱァのフ ィ ルタ リ ング機能がなく、 周期信号発生回路 2カ、 らの割込信号にょって、 マィ ク ロプロセ ッサ 1が入カ面路 7 から信号を取込み、 フ ィ ルタ リ ング処理を実行する。 従って、 フ ィ ルタの時定数等は R O M 3 のシステムブロ グラ厶を変更 すれば変更することができる。 また、 R A M 5に格納するシ ーケンスブログラムにパラメータ等の形式でフィルタの時定 数を記憶させてぉけば、 簡単にフィ ルタの時定数を変更する ことができる。
    [0018] 次にマィ ク ロブロセッサ 1 の動作にっぃてのべる。 第 2図 に本実施例のフローチャー トを示す。 図に示すょぅにマィ ク ロプロセッサ 1 ば S 1 、 S 2 、 S 3のシ一ケンス処理をサィ ク リ ックに行ってぃる。 S 1 〜 S 3の処理は以下の通りでぁ る。
    [0019] 〔 S 1 〕 入カ信号の取込みを行ぅ。 但しここでの入カ信号は フィ〉レタ リ ング処理をした後の信号でぁる。
    [0020] 〔 S 2 〕 シーケンスプログラムの演算処理を行ぅ。 ここでは 機械の制御ためのシーケンスブログラムを実行処理する。 〔 S 3 〕 シーケ ンスプログラ ムの処理した結果としての出カ 信号を出カし、 こ の信号にょって実際の機械の動作が制御さ れる。
    [0021] こ こで、 S 2 のブログラムを実行中に周期信号発生回路 2 からの割込信号にょって S 4 に行き入カ信号のフ ィ ルタ リ ン グ処理を行ぅ。
    [0022] 次にフ ィ ルタ リ ング処理の例にっぃて述べる。 第 3図にフ ィ ルタ リ ング処理のためのタ ィ ムチャー ト図を示す。 図にぉ ぃて、 割込信号は第 1 図の周期信号発生画路 2 からマィ ク ロ プロセ ッサ 1 への信号でぁる。 入カ信号は第 1 図の入カ回路 7 からマィ ク ロプロセ ッサ 1 にょって読出される信号でぁる, 取込み信号はマィ ク ロプロセ ッサ 1 がフ ィ ルタ リ ング処理を して、 内部信号と して使用するための信号でぁる。
    [0023] こ こではフ ィ ルタ リ ング処理と して、 割込信号の 2 回分 ( 2 ク ロ ッ ク分） 同ーの状態を維持したとき、 取込信号と し て有効なものと して処理する。 例ぇば、 入カ信号が Aの個所 では 1 ク。ック分のみハィ レべルになってぃるので、 取込み 信号は変化しなぃ。 Bの個所で 2 ク ロ ック分入カ信号がハィ レべルになる と取込み信号がハィ レべルに変化する。 逆に C の部分では入カ信号はローレべルになるが、 1 ク ロ ッ ク分で ぁるので取込み信号は変化せずハィ レべルのままでぁる。 D の部分で 2 ク ロ ック分入カ信号がローレべルになって、 取込 み信号もロー レべルになる。 このょぅに、 入カ信号の A及び Cの部分はフ ィルタ リ ング処理にょって取込み信号には現れ なぃ。 また、 取込み信号と して無視すべきク ロ ッ ク数はシス テムプログラムにょって、 変更する こ とができる し、 個々の 信号の性質に応じて変ぇることもできる。 さらに、 シーケン スプログラムにクロ ック数をパラメータとして記憶させてぉ ぃて、 後から変更することも可能でぁる。
    [0024] 以上説明したょぅに本発明では、 入カ画路にハ一 ドゥェァ のフ ィ ルタ回路を設けずにマィ ク ロブロセ ッサにょるソフ ト ゥェァにょってフィルタ リ ング処理を行ぅょぅに構成したの で、 ハ一 ドゥェァの部品を必要としなぃ。 さらに、 フィルタ の時定数をシステムプログラム等にょって容易に変更するこ とができる。
    权利要求:
    Claims請 求 の 範 囲
    1 . マィ ク ロ プロ セ ッ サにょ って シ一ケ ンスプロ グラ ムの 演算処理を行ぅ P L C装置にぉぃて、
    ー定時間毎に割込み信号を発生する周期信号発生回路と、 外部からの入カ信号を受信する入カ回路と、
    前記割込み信号にょって、 ー定時間毎に前記入カ回路から の信号を読出してフ ィ ルタ リ ング処理を行ぅラィルタ リ ング 処理手段と、
    を有することを特徴とする P L C装置。
    2 . 前記フ ィ ルタ リ ング処理は入カ信号がー定時間幅以上 変化したときに出カを変化させるょぅにしたことを特徴とす る特許請求の範囲第 1項記載の P L C装置。
    3 . 前記入カ回路はハ一 ドゥヱァのフ ィ ルタ機能を舍まな ぃことを特徴とする特許請求の範囲第 1 項記載の P L C装置 <
    4 . 前記入カ回路は小さな時定数のフ ィ ルタ機能を有する ことを特徴とする特許請求の範囲第 1項記載の P L C装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US4405982A|1983-09-20|Arrangement for monitoring the function of a programmable electronic switching circuit
    US4566111A|1986-01-21|Watchdog timer
    DE102005021252B4|2014-07-10|Verfahren zum Bestimmen der Ableitung eines Eingangssignals
    JP4032681B2|2008-01-16|同期検波方法及び装置並びにセンサ信号検出装置
    US6983393B2|2006-01-03|Deterministically handling asynchronous events in a time triggered system
    ES2222194T3|2005-02-01|Controlador logico programable con capacidad de deteccion de impulsos de corta duracion.
    JP2773060B2|1998-07-09|単一周辺モジュールで使用可能な多重タイミング機能を備えたマイクロコントローラ
    US7299348B2|2007-11-20|Programmable field mounted device
    US4146750A|1979-03-27|Analog multiplexer control circuit
    EP2113067A1|2009-11-04|Konfigurierbares feldgerät für die prozessautomatisierungstechnik
    JPS5477169A|1979-06-20|Electronic watch
    KR900009180B1|1990-12-24|자동차용 전자제어장치의 고정진단시스템
    EP0428774B1|1994-09-21|Mikrocomputer mit einem intergrierten RC-Oszillator mit programmierbarer Frequenz
    JP2001518219A|2001-10-09|ウォッチドック回路
    JP3988636B2|2007-10-10|マイクロコンピュータ及び車両用ｅｃｕ
    EP1831766A1|2007-09-12|Feldgerät zur daten- und parameterverarbeitung in einem dezentralen automatisierungssystem
    EP0107026A1|1984-05-02|Speicherprogrammierbare Steuerung
    EP0410685B1|1996-11-27|System for reducing noise level in vehicular cabin
    DD230948A1|1985-12-11|Schaltungsanordnung zur ueberwachung eines mikroprozessors
    US9703669B2|2017-07-11|Apparatus and method for distributed instruction trace in a processor system
    US7756229B2|2010-07-13|Apparatus and method for adjusting filter frequency in relation to sampling frequency
    EP0293479B1|1992-06-03|Pulse encoder
    US6728796B2|2004-04-27|Arrangement and method for signal processing and storing
    JP4011846B2|2007-11-21|プログラム可能なフィールドマウンテッドデバイスをリコンフィギュレーションするための方法及び計算プロセスを実行するフィールドマウンテッドデバイスをプログラミングするための方法及びプログラム可能なフィールドマウンテッドデバイス
    US5422585A|1995-06-06|Apparatus for generating an output signal of a desired pulse width
    同族专利:
    公开号 | 公开日
    US5050118A|1991-09-17|
    EP0321575A4|1991-05-15|
    JPS63311402A|1988-12-20|
    EP0321575A1|1989-06-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1988-12-15| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1988-12-15| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1989-01-25| WWE| Wipo information: entry into national phase|Ref document number: 1988905229 Country of ref document: EP |
    1989-06-28| WWP| Wipo information: published in national office|Ref document number: 1988905229 Country of ref document: EP |
    1993-11-30| WWW| Wipo information: withdrawn in national office|Ref document number: 1988905229 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]