• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1988008638A1
    申请号:PCT/DE1988/000156
    申请日:1988-03-15
    公开日:1988-11-03
    发明作者:Rainer Obergfell；Hubert Panse；Wolfgang Schlegel
    申请人:Siemens Aktiengesellschaft；
    IPC主号:H02M3-00
    专利说明:
    [0001] Kombinierter Sekundärschaltregier
    [0002] Die Erfindung betrifft einen Sekundärschaltregler gemäß dem Oberbegriff des Patentanspruches 1.
    [0003] Sekundärschaltregler dienen zur Erzeugung einer geregelten Ausgangsspannung aus einer ungeregelten Eingangsspannung, wobei zwischen dem Eingang und dem Ausgang im Unterschied zu den primärgetakteten Schaltnetzteilen keine Potentialtrennung besteht. Sekundärschaltregler können als Hochsetzsteller oder als Tiefsetzsteller konzipiert sein. Beim erstgenannten ist die Ausgangsspannung höher, beim Tiefsetzsteller ist die Ausgangsspannung niedriger als die jeweils anliegende Eingangsspannung. Aufbau und Wirkungsweise von Sekundärschaltreglern, insbesondere der beiden Ausführungsformen als Hochsetz- bzw. Tiefsetzsteller sind in dem Buch "Halbleiterschaltungstechnik" von Tietze und Schenk, 5. Auflage, Kapitel 16.5.1 beschrieben.
    [0004] Streut die Eingangsgleichspannung in einem weiten Toleranzfeld um den Wert der Ausgangsspannung oder soll die Eingangsspannung in eine Ausgangsgleichspannung derart umgesetzt werden, daß die Eingangsspannung zur Ausgangsspannung sowohl einen höheren als auch einen tieferen Wert aufweisen kann, so ist es aus der DE-OS 19 05 369 bekannt, Tiefsetzsteller und Hochsetzsteller zu kombinieren. Die Steuerung eines jeden der beiden Halbleiterschalter erfolgt dabei über eine ihm zugeordnete, für sich bekannte Einrichtung mit einem festen oder unterschiedlich einstellbaren Tastverhältnis, so daß die erzielbare Größe der Ausgangsspannung entweder größer, gleich oder kleiner als die Eingangsspannung ist. Dabei kann für beide Halbleiterschalter eine gemeinsame Taktfrequenz und die Gleichhaltung der Einschaltzeitpunkte angewandt werden.
    [0005] Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Umsetzung einer ungeregelten Eingangsgleichspannung in eine geregelte Ausgangsgleichspannung unter Verwendung eines als kombinierten Hoch/Tiefsetzsteller konzipierten Sekundärschaltreglers anzugeben, die kostengünstig herstellbar ist und deren Verlustleistung reduziert ist.
    [0006] Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
    [0007] Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen gekennzeichnet.
    [0008] Durch eine Simulationsschaltung, die den Strom in der Induktivität (Speicherdrossel) während des Aufladens der Induktivität als Kondensatorspannung simuliert, werden verlustbehaftete Stromfühlerwiderstände oder aufwendige Stromwandlerschaltungen (Transformatoren) vermieden.
    [0009] Eine Eingangsspannungsüberwachung, welche bei zu niedriger Eingangsspannung den gesamten Wandler abschaltet, bietet eirren sicheren Schutz vor dem möglichen Absinken der Eingangsspannung auf Werte, die weit unterhalb der zulässigen Minimalspannung liegen und die zur unzulässigen Erhöhung des zu schaltenden Eingangsstromes führen würde.
    [0010] Ein weiterer Vorteil liegt darin, daß für beide Halbleiterschalter (Schalttransistoren) eine gemeinsame Treiberschaltung verwendet wird und dadurch eine Verlustleistungsreduzierung gegenüber konventionellen Treiberschaltungen erreicht wird. Bei Unterschreiten einer wählbaren Schwelle wird der Sollwert der Regelschaltung reduziert und zugleich wird auch ein sog. Softstart erreicht. Eine solche Ausgangsüberwachungsschaltung hat den Vorteil, daß der Wandler dadurch absolut kurzschlußfest und bedingt auch überlastfest wird. Damit ergibt sich im Kurzschlußfall eine geringere thermische Belastung als bei Vollast. Im Falle einer Überlast wird die Strombegrenzung generell durch die Simulationsschaltung erreicht.
    [0011] Anhand der Zeichnung wird die Erfindung nun näher erläutert. Dabei zeigt
    [0012] Fig. 1 einen kombinierten Sekundärschaltregler als Hoch-/Tiefsteller,
    [0013] Fig. 2 ein Blockschaltbild der für einen solchen Sekundärschaltregler eingesetzten Regelschaitung,
    [0014] Fig. 3 eine Treiberschaltung für die Schalttransistoren, Fig. 4 eine Schaltung für die Eingangsspannungsüberwachung, Fig. 5 eine Schaltung für die Ausgangsspannungsüberwachung, Fig. 6 eine Simulationsschaltung und
    [0015] Fig. 7 ein Impulsdiagramm für ausgewählte Punkte innerhalb der Schaltungsanordnung nach Fig. 1.
    [0016] Der in Fig. 1 dargestellte Sekundärschaltregler weist zwei Eingangsklemmen E1 und E2 auf, an denen eine ungeregelte Eingangsgleichspannung UE anliegt, sowie Ausgangsklemmen A1, A2, an denen eine geregelte Ausgangsgleichspannung UA abgreifbar ist. Die Eingangsklemme E2 und die Ausgangsklemme A2 sind miteinander verbunden und bilden ein Bezugspotential OV. Die Eingangsklemme E1 ist über die Kollektor-Emitterstrecke eines ersten Halbleiterschalters, z.B. eines Schalttransistors V1, über eine als Speicherdrossel dienende Induktivität L2 und weiter über eine in Flußrichtung gepolte Diode V21 mit der Ausgangsklemme A1 verbunden. Die Anode der Diode V21 ist über die Kollektor-Emitterstrecke eines weiteren Halbleiterschalters, z.B. ebenfalls eines Schalttransistors V2 mit dem Bezugspotential OV verbunden. Zwischen den Ausgangsklemmen A1 und A2 ist ein Glättungskondensator C8 geschaltet. Der Emitteranschluß des Schalttransistors V1 ist über eine in Sperrrichtung gepolte Freilaufdiode V11 mit dem Bezugspotential OV verbunden. Eine Regelschaltung RS, die u.a. zur Konstanthaltung der Ausgangsspannung UA dient, ist sowohl mit der Eingangsspannung UE als auch mit der Ausgangsspannung UA und dem Bezugspotential OV verbunden. Außerdem ist noch eine Referenzspannung UREF als Eingangsgröße für die Regelschaltung RS vorhanden. Als Ausgangsgröße der Regelschaltung RS sind die Treibersignale UT1 und UT2 mit den Basisanschlüssen der jeweiligen Schalttransistoren V1 und V2 verbunden. Ferner sind die Spannungen UCE1 und UCE2 an den Kollektor-Emitterstrecken der beiden Schalttransistoren V1 und V2, sowie die Spannungen UV11 und UV21 an den Dioden V11 und V21 eingezeichnet. Der Strom durch die Induktivität L2 ist mit IL bezeichnet.
    [0017] Die Fig. 2 zeigt das Blockschaltbild der in der Schaltungsanordnung nach Fig. 1 eingesetzten Regelschaltung RS. Diese Regelschaltung RS beinhaltet einen Soll/Istwertvergleicher SIV, eine Eingangsspannungsüberwachungsschaltung ESÜ, eine Ausgangsspannungsüberwachung ASÜ, eine Simulationsschaltung SNB und eine Treiberschaltung TRS. Der Soll/Istwertvergleicher SIV, an dem die Referenzspannung UREF und die Ausgangsspannung UA als Eingangsgrößen anliegen, gibt die Regelspannung UR ab. Parallel zum Soll/Istwertvergleicher SIV ist die Ausgangsspannungsüberwachung ASÜ geschaltet, deren Ausgang mit der Regelspannung UR verbunden ist. An der Eingangsspannungsüberwachung ESÜ liegt die Eingangsspannung UE und die Referenzspannung UREF an. Am Ausgang der Eingangsspannungsüberwachung ESÜ ist eine Treiberspannung UT abgreifbar. Die Regelspannung UR, die Eingangsspannung UE und die Referenzspannung UREF stellen die Eingangsgrößen, die Treiberspannung UT d ie Ausgangsgröße der Simulationss chaltung SNB dar. Die Referenzspannung UREF bildet zusammen mit der Treiberspannung UT die Eingangsgrößen für die Treiberschaltung TRS, die zwei Treibersignale UT1 und UT2 zum Schalten der beiden Schalttransistoren V1 und V2 abgibt. Im folgenden sind Ausführungsbeispiele der einzelnen, in der Regelschaltung RS enthaltenen Schaltungskomponenten näher dargestellt.
    [0018] Dabei zeigt die Fig. 3 die für beide Schalttransistoren V1 und V2 gemeinsame Treiberschaltung TRS. Sie enthält einen Transistor V6, dessen Basisanschluß unmittelbar mit der Treiberspannung UT verbunden ist. Weiterhin ist dieser Basisanschluß sowohl über einen Widerstand R9 mit der Referenzspannung UREF, als auch über eine in Flußrichtung gepolte Diode V9 und einer in Sperrichtung gepolten Z-Diode V10 mit dem Bezugspotential OV verbunden. Ein nicht näher bezeichneter Leitungspunkt, der zwischen den Kathoden der beiden Dioden V9 und V10 liegt, ist über einen Widerstand R8 an die Referenzspannung UREF angeschaltet. Die Kollektor-Emitterstrecke des Transistors V6 ist über eine Reihenschaltung, bestehend aus den Widerständen R5 und R6 an das Bezugspotential OV geschaltet. Am Kollektoranschluß des Transistors V6 liegt das Treibersignal UT1 und am Verbindungspunkt der Widerstände R5 und R6 liegt das Treibersignal UT2 an. Mit Hilfe dieser beiden Treibersignale UT1 und UT2 werden die Schalttransistoren V1 und V2 entweder unmittelbar oder durch Zwischenschaltung von an sich bekannten und deshalb nicht dargestellten Treiberstufen gesteuert. Die Treiberschaltung TRS ist somit als geschaltete Konstantstromquelle realisiert, die beide Schalttransistoren V1 und V2 gleichzeitig ansteuert und dadurch sind die Verluste in der geschalteten Treiberschaltung lediglich proportional zur Eingangsspannung UE. Während sich die Kollektor-Emitterspannung am Transistor V6 um einen relativ großen Betrag ändern kann, bleibt der Kollektorstrom des Transistors V6 annähernd konstant. Die Spannung an der Z-Diode V10 entspricht der Spannung an den beiden Widerständen R5 und R6. Eine solche als Konstantstromquelle geschaltete Treiberschaltung TRS hat einen sehr großen dynamischen Innenwiderstand und entlastet die an der Treiberspannung UT liegenden Komparatoren N1 und N3. Fig. 4 zeigt die Schaltungsanordnung zur Eingangsspannungsüberwachung ESÜ, an der die Referenzspannung UREF und die Eingangsspannung UE anliegen und die bei zu niedriger Eingangsspannung UE den Wandler abschaltet. Hierzu ist die Referenzspannung UREF an einen invertierenden Eingang 8 eines als Komparator arbeitenden Operationsverstärkers N3 geführt und die Eingangsspannung UE liegt über einen Widerstand R53 an einem nichtinvertierenden Eingang 9 des Komparators N3 an. Eine Widerstandskopplung zwischen dem Ausgang 14 und dem nichtinvertierenden Eingang 9 des Komparators N3 mittels des Widerstandes R51 erzeugt eine leichte Hysterese und verbessert so das Schaltverhalten des Komparators N3. Am Eingang 9 des Komparators N3 liegt ferner eine Parallelschaltung, bestehend aus Widerstand R52 und Kondensator C6. Die Widerstände R53 und R52 bilden einen Eingangsspannungsteiler und setzen somit die Eingangsspannung UE auf Werte in der Größenordnung der Referenzspannung UREF herab. Der Kondensator C6 bildet zusammen mit dem Widerstand R53 einen Tiefpaß mit der Aufgabe, Störungen auf der Eingangsseite, wie sie zum Beispiel von externen Schaltvorgängen herrühren, zu vermeiden und dadurch die Eingangsspannungsüberwachungsschaltung ESÜ vor ungewünschtem Ansprechen zu schützen. Im Normalfall ist die Eingangsspannung UE immer größer als die Referenzspannung UREF. Damit ist auch die Spannung am nichtinvertierenden Eingang 9 größer als die Referenzspannung UREF und der Ausgang 14 des Komparators N3 liegt auf "High"-Potential, d.h. die Treiberspannung UT ermöglicht über die Treiberschaltung TRS ein Ansprechen der beiden Schalttransistoren V1 und V2. Bei Absinken der Eingangsspannung UE auf Werte, die weit unterhalb der zulässigen Minimalspannung liegen ("Brown-out"), wird die Referenzspannung UREF größer als die Eingangsspannung UE und der Ausgang 14 des Komparators N3 liegt auf "Low"-Potential und damit gehen die Schalttransistoren V1 und V2 in den Sperrzustand über, d.h. der Wandler wird abgeschaltet. In Fig. 5 ist die Schaltungsanordnung zur Ausgangsspannungsüberwachung ASÜ dargestellt. Diese weist einen gegengekoppelten Operationsverstärker N2 auf, an dessen nichtinvertierendem Eingang 12 über einen Widerstand R31 die Ausgangsspannung UA anliegt. An dem invertierenden Eingang 13 ist über einen Widerstand R24 die Referenzspannung UREF angeschlossen. Ein Widerstand R22, der zwischen dem Ausgang 14 des Operationsverstärkers N2 und dem invertierenden Eingang 13 geschaltet ist, dient der Gegenkopplung. Der nichtinvertierende Eingang 12 des Verstärkers N2 ist über einen Widerstand R32 gegen das Bezugspotential OV geschaltet. Dieser Widerstand R32 bildet zusammen mit dem Widerstand R31 einen Spannungsteiler zur Herabsetzung der Ausgangsspannung UA. Am Ausgang 14 des Verstärkers N3 kann die Regelspannung UR abgegriffen werden. Die Ausgangsspannung UA bleibt so lange konstant, bis der maximale Ausgangsstrom erreicht ist. Bei Unterschreiten einer wählbaren Schwelle für die Ausgangsspannung UA, wie es bei Kurzschluß oder Überlast eintritt, wird mit dieser Schaltungsanordnung ASÜ der Sollwert der Regelschaltung, d.h. der Wert der Regelspannung UR reduziert (rückläufige Kennlinie). Zweckmäßigerweise wird die Schwelle mit Hilfe der Widerstände R31, R32 eingestellt und beträgt typisch dreiviertel der Ausgangsspannung UA. Bei Absinken der Ausgangsspannung UA auf einen Wert bis zu dreiviertel des Sollwertes bleibt die Überwachungsschaltung für die Ausgangsspannung ASÜ inaktiv und die Regelung der Ausgangsspannung UA geschieht mit Hilfe eines parallel zur Schaltungsanordnung ASÜ geschalteten Soll/Istwertvergleichers SIV. Ein solcher Soll/Istwertvergleicher SIV ist an sich bekannt und kann beispielsweise ebenfalls mit Hilfe eines Differenzverstärkers ausgeführt sein. Weil durch diese Maßnahme die Regelspannung UR reduziert wird, ist ein solcher Wandler absolut kurzschlußfest und die thermische Belastung im Kurzschlußfall ist geringer als bei Vollast.
    [0019] Dem Soll/Istwertvergleicher SIV bzw. der Ausgangsspannungsüberwachungsschaltung ASÜ ist eine Simulationsschaltung SNB gemäß Fig. 6 nachgeschaltet, die den Strom IL in der Induktivität L2 während des Aufladens der Induktivität L2 als Kondensatorspannung simuliert. Durch eine solche Stromnachbildung für den Strom IL durch die Induktivität L2 wird eine wirksame Strombegrenzung bei Überlast des Wandlers erreicht. Hierzu liegen am Eingang dieser Simulationsschaltung SNB die Referenzspannung UREF, die Eingangsspannung UE und die Regelspannung UR an. Die Referenzspannung UREF ist über einen Widerstand R11 an einen invertierenden Eingang 10 eines Komparators N4 und über einen weiteren Widerstand R12 an das Bezugspotential OV angeschaltet. Die Eingangsspannung UE liegt über einen Widerstand R13 und über eine in Flußrichtung gepolte Diode V13 sowohl an einem Ausgang 13 des Komparators N4, als auch an einem invertierenden Eingang 6 eines Komparators N5, der wiederum über einen Kondensator C5 mit dem Bezugspotential OV verbunden ist. Die Regelspannung UR ist über einen Widerstand R20 an den nicht invertierenden Eingang 7 des Komparators N5 geführt, dessen Ausgang die Treiberspannung UT darstellt und die über eine dynamische Mitkopplung, bestehend aus einer Reihenschaltung eines Widerstandes R47 und eines Kondensators C16, auf dessen nichtinvertierendem Eingang 7 rückgekoppelt wird.
    [0020] Die Treiberspannung UT liegt auch über eine Parallelschaltung eines Widerstandes R10 mit einer in Flußrichtung gepolten Diode V12 am nichtinvertierenden Eingang 11 des Komparators N4 an. Der Eingang 11 ist außerdem über einen Kondensator C4 mit dem Bezugspotential OV verbunden. Zu einem Zeitpunkt t0 (vgl. Fig. 7), wenn der Sekundärschaltregler eingeschaltet wird, ist der als Simulationskondensator für den Drosselstrom IL dienende Kondensator C5 entladen und die am nichtinvertierenden Eingang 7 des Komparators N5 anliegende Regelspannung UR ist größer als die am invertierenden Eingang 6 anliegende Spannung. Der Ausgang 1 des Komparators N5 liegt dann an "High"-Potential und damit ist eine Treiberspannung UT vorhanden, welche die beiden Schalttransistoren V1 und V2 in den leitenden Zustand steuert. Damit liegt auch der nichtinvertierende Eingang 11 des weiteren Komparators N4 auf höherem Potential als dessen invertierender Eingang 10 und damit liegt der Ausgang 13 des Komparators N4 ebenfalls auf "High"-Potential. Dies hat aber während des Aufladens des Kondensators C5 keine weiteren Auswirkungen, da die Diode V13 in Sperrichtung gepolt ist. Die Ladung des Simulationskondensators C5 steigt also proportional zur Höhe der Eingangsspannung UE an. Dadurch wird bei Änderung der Eingangsspannung UE Gleichlauf zwischen der Spannung UC5 am Kondensator C5 und dem Strom IL durch die Speicherdrossel L2 erreicht. Hat der Strom IL seinen Spitzenwert erreicht, d.h. ist der Kondensator C5 aufgeladen, so überwiegt die am invertierenden Eingang 6 des Komparators N5 anliegende Spannung gegenüber der Regelspannung UR und der Ausgang 1 des Komparators N5 führt "Low"-Pegel und dadurch werden die beiden Schalttransistoren VI und V2 gesperrt und diL/dt kleiner Null. Gleichzeitig führt auch der Ausgang 13 des Komparators N4 "Low"-Pegel, da jetzt die Referenzspannung UREF überwiegt und der Kondensator C5 kann sich über die Diode V13 entladen. Der so beschaltete Komparator N4 hat damit eine Entladefunktion für den Kondensator C5. Der Kondensator C4 bildet zusammen mit dem Widerstand R10 einen Tiefpaß zur Zeitverzögerung, wenn die Treiberspannung UT von "High"-Potential auf "Low"-Potential springt und wirkt als Speicherzeitnachbildung für die beiden Schalttransistoren V1 und V2. Wechselt die Treiberspannung UT von "Low"- auf "High"-Pegel, so ist diese Zeitverzögerung aufgrund der Diode V12, die jetzt in Durchlaßrichtung gepolt ist und somit den Widerstand R10 überbrückt, unwirksam. Die Steigung der Anstiegsflanke des Stromes IL durch die Induktivität L2 ist proportional der Eingangsspannung UE bzw. der Spannung am Kondensator C5 und wird durch das Zeitglied aus Widerstand R13 und Kondensator C5 bestimmt, während der Verlauf des Stromes IL bei gesperrten Schalttransistoren V1 und V2 unabhängig von der Höhe der Eingangsspannung UE ist. In Zeile 1 der Fig. 7 ist dieser Sachverhalt für zwei Eingangsspannungen UE=18 V und UE=63 V bei gleicher Ausgangsspannung UE=38 V dargestellt. Weiter sind in Fig. 7 noch die Spannungen UCE1 und UCE2 an den Kollektor-Emitterstrecken der Schalttransistoren V1 und V2, die Spannung UL an der Induktivität L2 und die Spannungen UV11 und UV21 an den beiden Dioden V11 und V12 dargestellt. Dabei gelten die links von einer Trennlinie TL eingezeichneten Signalverläufe für eine Eingangsspannung UE kleiner UA, währenddessen rechts von dieser Trennungslinie TL die obenbezeichneten Strom- bzw. Spannungsverläufe für einen Wert der Eingangsspannung UE angegeben sind, der größer ist als die gewünschte Ausgangsspannung UA. Die Zeitpunkte t0 bzw. t2 kennzeichnen die Einschaltzeitpunkte und t1 bzw. t3 die Ausschaltzeitpunkte des Wandlers.
    [0021] 5 Patentansprüche 7 Figuren
    权利要求:
    ClaimsPatentansprüche
    1. Schaltungsanordnung zum Umsetzen einer ungeregelten Eingangsgleichspannung in eine konstante Ausgangsgleichspannung, die, bezogen auf ihre Polarität einen gemeinsamen Bezugspunkt aufweist und bei der die Eingangsgleichspannung sowohl einen höheren als auch einen tieferen Wert als die gewünschte Ausgangsspannung annehmen kann, mit einer zur Umsetzung der Eingangsgleichspannung durch wechselnde Ladung und Entladung als Energiespeicher dienenden Induktivität und zweier den Ladevorgang bewirkenden Schalter, einer den Lade- und Entladevorgang durch periodische Tastung steuernden Regelschaltung mit einem Soll/Istwertvergleicher zur Einstellung eines den Ausgangswert erbringenden Tastverhältnisses, d a d u r c h g e k e n n z e i c h n e t , daß eine Simulationsschaltung (SNB) vorgesehen ist, welche einen Strom (IL) durch die Induktivität (L2) während des Aufladens der Induktivität (L2) als Kondensatorspannung (UC5) eines Kondensators (C5) simuliert, wobei die Ladung des Kondensators (C5) proportional zur Höhe der Eingangsspannung (UE) ansteigt und dadurch bei Änderungen der Eingangsspannung (UE) Gleichlauf zwischen Kondensatorspannung (UC5) und dem Strom (IL) durch die Induktivität (L2) erreichbar ist, und daß bei Erreichen eines vorgebbaren Spitzenwertes für den Strom (IL) die beiden Schalter (V1, V2) abgeschaltet werden.
    2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine als geschaltete Konstantstromquelle arbeitende, gemeinsame Treiberschaltung (TRS) für beide Schalter (V1, V2) vorgesehen ist, die bei Vorhandensein einer Treiberspannung (UT) die beiden Schalter (V1, V2) mittels zweier Treibersignale (UT1,UT2) gleichzeitig ansteuert.
    3. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Eingangsspannungsüberwachungsschaltung (ESÜ) vorgesehen ist, die bei Absinken der Eingangsspannung (UE) auf Werte weit unterhalb einer zulässigen Minimalspannung den Sekundärschaltregler abschaltet.
    4. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Schaltung für die Ausgangsspannungsüberwachung (ASU) vorgesehen ist, die bei Unterschreiten einer wählbaren Schwelle für die Ausgangsspannung (UA) den Sollwert der Regelspannung (UR) reduziert.
    5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß die wählbare Schwelle für die Ausgangsspannung (UA) mit Hilfe zweier Widerstände (R31, R32) einstellbar ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US4051425A|1977-09-27|Ac to dc power supply circuit
    US4683529A|1987-07-28|Switching power supply with automatic power factor correction
    DE69729422T2|2005-06-16|Leistungswandler
    US8040121B2|2011-10-18|Switching regulator
    DE60312477T2|2007-11-29|Verfahren und vorrichtung zum aufrechterhalten eines konstanten laststroms in einem schaltnetzteil
    US6885174B2|2005-04-26|System for providing a regulated voltage to supply a load
    JP4364554B2|2009-11-18|スイッチング電源装置及びスイッチング電源システム
    JP4613100B2|2011-01-12|フライフォワード変換器の動作範囲を拡大するための方法及び装置
    KR100700406B1|2007-03-28|전압 레귤레이터
    US4194147A|1980-03-18|Parallel connected switching regulator system
    JP3450929B2|2003-09-29|スイッチング電源装置
    JP3198944B2|2001-08-13|スイッチング電源装置
    US4326245A|1982-04-20|Current foldback circuit for a DC power supply
    US6529392B2|2003-03-04|Switching power supply unit
    US7332900B2|2008-02-19|Method and apparatus to reduce maximum power from a power supply with transition region regulation
    EP1146630B1|2005-10-12|Verfahren zur Regulierung des Ausgangsstroms und/oder der Ausgangsspannung eines Schaltnetzteils
    US6150739A|2000-11-21|Circuit configuration for supplying power to electronic tripping device
    US7577003B2|2009-08-18|Switching power supply
    DE19814681B4|2008-11-13|Current-Mode-Schaltregler
    US3938024A|1976-02-10|Converter regulation by controlled conduction overlap
    TWI414142B|2013-11-01|電源供應控制方法及其系統
    US7158394B2|2007-01-02|Switching power supply circuit with a soft-start function
    US7006363B2|2006-02-28|DC-DC converter circuit having correction circuit for outputting voltage level inversely proportional to input voltage
    CA1069177A|1979-12-31|Constant current series-switching regulator
    US4652984A|1987-03-24|Self-oscillating power-supply circuit
    同族专利:
    公开号 | 公开日
    DE3713540A1|1988-11-10|
    EP0417076A1|1991-03-20|
    AU1480188A|1988-12-02|
    US4967138A|1990-10-30|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1988-11-03| AK| Designated states|Kind code of ref document: A1 Designated state(s): AU BR US |
    1988-11-03| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1989-07-10| WWE| Wipo information: entry into national phase|Ref document number: 1988902395 Country of ref document: EP |
    1991-03-20| WWP| Wipo information: published in national office|Ref document number: 1988902395 Country of ref document: EP |
    1991-03-22| WWW| Wipo information: withdrawn in national office|Ref document number: 1988902395 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]