• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1988008637A1
    申请号:PCT/DE1988/000154
    申请日:1988-03-15
    公开日:1988-11-03
    发明作者:Rainer Obergfell；Hubert Panse；Wolfgang Schlegel
    申请人:Siemens Aktiengesellschaft；
    IPC主号:H02M3-00
    专利说明:
    [0001] Kombinierter Sekundärschaltregler
    [0002] Die Erfindung betrifft einen Sekundärschaltregler gemäß dem Oberbegriff des Patentanspruches 1.
    [0003] Sekundärschaltregler dienen zur Erzeugung einer geregelten Ausgaπgsspannung aus einer ungeregelten Eingangsspannung, wobei zwischen dem Eingang und dem Ausgang im Unterschied zu den primärgetakteten Schaltnetzteilen keine Potentialtrennung besteht. Sekundärschaltregler können als Hochsetzsteller oder als Tiefsetzsteller konzipiert sein. Beim erstgenannten ist die Ausgangsspannung höher, beim Tiefsetzsteller ist die Aus¬ gangsspannung niedriger als die jeweils anliegende Eingangs¬ spannung. Aufbau und Wirkungsweise von Sekundärschaltreglern, insbesondere der beiden Ausführungsformen als Hochsetz- bzw. Tiefsetzsteller sind in dem Buch "Halbleiterschaltungstechnik11 von Tietze und Schenk, 5. Auflage, Kapitel 16.5.1 beschrieben.
    [0004] Streut die Eingangsgleichspannung in einem weiten Toleranz¬ feld um den Wert der Ausgangsspannung oder soll die Eingangs¬ spannung in eine Ausgangsgleichspannuπg derart umgesetzt wer¬ den, daß die Eingangsspannung zur Ausgangsspannung sowohl einen höheren als auch einen tieferen Wert aufweisen kann, so ist es aus der DE-OS 19 05 369 bekannt, Tiefsetzsteller und Hochsetzsteller zu kombinieren. Die Steuerung eines jeden der beiden Halbleiterschalter erfolgt dabei über eine ihm zu¬ geordnete, für sich bekannte Einrichtung mit einem festen oder unterschiedlich einstellbaren Tastverhältnis, so daß die erzielbare Größe der Ausgangsspannung entweder größer, gleich oder kleiner als die Eingangsspannung ist. Dabei kann für beide Halbleiterschalter eine gemeinsame Takt¬ frequenz und die Gleichhaltung der Einschaltzeitpunkte ange¬ wandt werden. .
    [0005] Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Umsetzung einer ungeregelten Eingangsgleichspannung in eine geregelte Ausgangsgleichspannung unter Verwendung eines als kombinierten Hoch/Tiefsetzsteller konzipierten Sekundärschalt¬ reglers anzugeben, die kostengünstig herstellbar ist und die nur eine geringe Störleistung entwickelt.
    [0006] Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
    [0007] Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen gekennzeichnet.
    [0008] Durch eine parallel zur Speicherdrossel liegende Abfrageschal¬ tung wird sichergestellt, daß der Strom durch die Speicher¬ drossel erst wieder nach dem Abmagnetisieren der Drossel eingeschaltet wird. Da somit die beiden Halbleiterschalter und die Dioden im stromlosen Zustand geschaltet werden, entsteht nur eine geringe Störleistung und die gesamte Schaltungsanordnung arbeitet sehr störarm.
    [0009] Ein weiterer Vorteil liegt darin, daß für beide Halbleiterschalter (Schalttransistoren) eine gemeinsame Trei¬ berschaltung verwendet wird und dadurch eine Verlustleistungs¬ reduzierung gegenüber konventionellen Treiberschaltungen er¬ reicht wird.
    [0010] Eine Eingangsspannungsüberwachung, welche bei zu niedriger Eingangsspannung den gesamten Wandler abschaltet, bietet einen sicheren Schutz vor dem möglichen Absinken der Ein¬ gangsspannung auf Werte, die weit unterhalb der zulässigen Minimalspannung liegen und die zur unzulässigen Erhöhung des zu schaltenden Eingangsstromes führen würde. Bei Unterschreiten einer wählbaren Schwelle wird der Sollwert der Regelschaltung reduziert und zugleich wird auch ein sog. Softstart erreicht. Eine solche Ausgangsüberwachungsschaltung hat den Vorteil, daß der Wandler dadurch absolut kurzschlu߬ fest und bedingt auch überlastfest wird. Damit ergibt sich im Kurzschlußfall eine geringere thermische Belastung als bei Vollast.
    [0011] Anhand der Zeichnung wird die Erfindung nun näher erläutert. Dabei zeigt
    [0012] Fig. 1 einen kombinierten Sekundärschaltregler als Hoch-/Tief- setzsteller,
    [0013] Fig. 2 ein Blockschaltbild der für einen solchen Sekundärschalt¬ regler eingesetzten Regelschaltung,
    [0014] Fig. 3 eine Abfrageschaltung für den Strom durch die Speicher¬ drossel,
    [0015] Fig. 4 eine Treiberschaltung für die Schalttransistoren, Fig. 5 eine Schaltung für die Eiπgangsspannungsüberwachung und Fig. 6 eine Schaltung für die Ausgaπgsspannungsüberwachung.
    [0016] Der in Fig. 1 dargestellte Sekundärschaltregler weist zwei Ein- gangsklem eπ El und E2 auf, an denen eine ungeregelte Eingangs¬ gleichspannung UE anliegt, sowie Ausgangsklemmen AI, A2, an denen eine geregelte Ausgaπgsgleichspannung UA abgreifbar ist. Die Eingangsklemme E2 und die Ausgangsklemme A2 sind miteinander verbunden und bilden ein Bezugspotential OV. Die Eingangsklemme El ist über die Kollektor-Emitterstrecke eines ersten Halblei¬ terschalters, z.B. eines Schalttransistors VI, über eine als Speicherdrossel dienende Induktivität L2 und weiter über eine in Flußrichtung gepolte Diode V21 mit der Ausgangsklemme AI ver¬ bunden. Die Anode der Diode V21 ist über die Kollektor-Emitter¬ strecke eines weiteren Halbleiterschalters, z.B. ebenfalls eines Schalttransistors V2 mit dem Bezugspoteπtial 0V verbunden. Zwischen den Ausgangsklemmen AI und A2 ist ein Glättuπgskonden- sator C8 geschaltet. Der Emitteranschluß des Schalttran- sistors VI ist über eine in Sperrrichtung gepolte Freilaufdiode Vll mit dem Bezugspotential 0V verbunden. Eine Regelschaltung RS, die u.a.zur Konstanthaltung der Ausgangsspannung UA dient, ist sowohl mit der Eingangsspannung UE als auch mit der Aus¬ gangsspannung UA und dem Bezugspotential 0V verbunden. Außerdem sind noch eine Referenzspannung UREF und die Spannung UL an der Induktivität L2 als Eingangsgrößen für die Regelschaltung RS vorhanden. Als Ausgangsgröße der Regelschaltung RS sind die Treibersignale UT1 und UT2 mit den Basisanschlüssen der je¬ weiligen Schalttransistoren VI und V2 verbunden. Ferner sind die Spannungen UCE1 und UCE2 an den Kollektor-Emitterstrecken der beiden Schalttransistoren VI und V2, sowie die Spannungen UVll und UV21 an den Dioden Vll und V21 eingezeichnet. Der Strom durch die Induktivität L2 ist mit IL bezeichnet.
    [0017] Die Fig. 2 zeigt das Blockschaltbild der in der Schaltungsan¬ ordnung nach Fig. 1 eingesetzten Regelschaltung RS. Diese Regel¬ schaltung RS beinhaltet einen Soll/Istwertvergleicher SIV, eine Eingängsspannungsüberwachungsschaltung ESÜ, eine Ausgangs¬ spannungsüberwachung ASÜ, eine Abfrageschaltung AFS und eine Treiberschaltung TRS. Der Soll/Istwertvergleicher SIV, an dem die Referenzspannung UREF und die Ausgangsspannung UA als Ein¬ gangsgrößen anliegen, gibt ein Regelsignal, nämlich eine Trei¬ berspannung UT ab. Parallel zum Soll/Istwertvergleicher SIV ist die Ausgangsspannungsüberwachung ASÜ geschaltet. An der Ein¬ gangsspannungsüberwachung ESÜ liegt die Eingangsspannung UE und die Referenzspannung UREF an. Am Ausgang der Eingangsspannungs¬ überwachung ESÜ ist die Treiberspannung UT abgreifbar. Am Ein¬ gang der Abfrageschaltung AFS liegt die an der Induktivität L2 abfallende Spannung UL und die Referenzspannung UREF an. Die Referenzspannung UREF bildet zusammen mit der Treiberspannung UT die Eingangsgrößen für die Treiberschaltung TRS, die zwei Treibersignale UT1 und UT2 zum Schalten der beiden Schalttransi¬ storen VI und V2 abgibt. Im folgenden sind Ausführungsbeispiele der einzelnen, in der Regelschaltung RS enthaltenen Schaltungskompoπenten näher dar¬ gestellt.
    [0018] Dabei zeigt die Fig. 3 die parallel zur Induktivität L2 lie¬ gende Abfrageschaltung AFS für den durch die Induktivität L2 fließenden Strom IL. Der eingangsseitige Anschluß der Induktivität L2 ist über eine Serienschaltung, bestehend aus den Widerständen R15 und R16 mit dem Bezugspotential 0V verbunden. In die Verbindungsleitung der beiden Widerstände R15, Rl6.ist sowohl über einen weiteren Widerstand R14 die Refe¬ renzspannung UREF als auch ein nichtiπvertierender Eingang 5 eines als Komparator arbeitenden Operationsverstärkers Nl angeschaltet. Der ausgangsseitige Anschluß der Induktivität L2 ist ebenfalls über eine Reihenschaltung von Widerständen R17 und R18 mit dem Bezugspotential OV verbunden. Zwischen diesen beiden Widerständen R17,R18 ist ein invertierender Eingang 4 des Operationsverstärkers Nl angeschaltet. Am Ausgang 2 des Operationsverstärkers Nl liegt die Treiberspannung UT an. Ein Widerstand R44, der zwischen dem Ausgang 2 des Operationsver¬ stärkers Nl und dem nicht invertierenden Eingang 5 liegt, bildet eine leichte Mitkopplung zur Verbesserung des Schaltverhaltens. Die Widerstände R15 bis R18 bilden zwei Spannungsteiler, welche die Spannung UL an der Induktivität L2 auf geeignete Ein¬ gangswerte für den Komparator Nl herabsetzen. Die Referenz¬ spannung UREF dient zur Kompensation der Eingangs-Offset- spannung des Operationsverstärkers Nl. So lange der Strom IL in der Induktivität L2 ansteigt, d.h. -rr-L größer Null ist, liegt der Ausgang 2 des Komparators Nl auf "High"-Potential und die Treiberspannung UT hält über die nachgeschaltete Treiber¬ stufe TRS die beiden Schalttraπsistoren VI und V2 im leitenden Zustand. Nach Erreichen eines festgelegten Spitzenstromes werden die Schalttransistoren VI und V2 abgeschaltet und die Abfrage¬ schaltung AFS hält diese beiden elektrisch getakteten Schalter VI und V2 weiterhin gesperrt (Ausgang 2 des Komparators Nl liegt auf "Low"-Potential) , bis der abklingende.Strom IL in der Induktivität L2 zu Null geworden ist. In Fig. 4 ist die für beide Schalttransistoren VI und V2 ge¬ meinsame Treiberschaltung TRS dargestellt. Sie enthält einen Transistor V6, dessen Basisanschluß unmittelbar mit der Trei- berspannuπg UT verbunden ist. Weiterhin ist dieser Basisan¬ schluß sowohl über einen Widerstand R9 mit der Referenz¬ spannung UREF, als auch über eine in Flußrichtung gepolte Dio¬ de V9 und einer in Sperrichtung gepolten Z-Diode V10 mit dem Bezugspotential 0V verbunden. Ein nicht näher bezeichneter Leitungspunkt, der zwischen den Kathoden der beiden Dioden V9 und V10 liegt, ist über einen Widerstand R8 an die Referenz¬ spannung UREF angeschaltet. Die Kollektor-Emitterstrecke des Transistors V6 ist über eine Reihenschaltung, bestehend aus den Widerständen R5 und R6 an das Bezugspotential 0V geschaltet. Am Kollektoranschluß des Transistors V6 liegt das Treibersignal UTl und am Verbindungspunkt der Widerstände R5 und R6 liegt das Treibersignal ÜT2 an.- Mit Hilfe dieser beiden Treibersignale UTl und UT2 werden die Schalttransistoren VI und V2 entweder unmittelbar oder durch Zwischenschaltung von an sich bekannten und deshalb nicht dargestellten -Treiberstufen gesteuert. Die Treiberschaltung TRS ist somit als geschaltete Konstantstrom¬ quelle realisiert, die beide Schalttransistoren VI und V2 gleichzeitig ansteuert und dadurch sind die Verluste in der geschalteten Treiberschaltung lediglich proportional zur Ein¬ gangsspannung UE. Während sich die Kollektor-Emitterspannung am Transistor V6 um einen relativ großen Betrag ändern kann, bleibt der Kollektorstrom des Transistors V6 annähernd kon¬ stant. Die Spannung an der Z-Diode V10 entspricht der Spannung an den beiden Widerständen R5 und R6. Eine solche als Konstant¬ stromquelle geschaltete Treiberschaltung TRS hat einen sehr großen dynamischen Innenwiderstand und entlastet die an der Treiberspannung UT liegenden Komparatoren Nl und N3.
    [0019] Fig. 5 zeigt die Schaltungsanordnung zur Eingangsspannungsüber¬ wachung ESÜ, an der die Referenzspannung UREF und die Eingangs¬ spannung UE anliegen und die bei zu niedriger Eingangsspannung UE den Wandler abschaltet. Hierzu ist die Referenzspannung UREF an einen invertierenden Eingang 8 eines als Komparator arbei¬ tenden Operationsverstärkers N3 geführt und die Eingangsspannung UE liegt über einen Widerstand R53 an einem nichtinvertierenden Eingang 9 des Komparators N3 an. Eine Widerstandskopplung zwischen dem Ausgang 14 und dem nichtinvertierenden Eingang 9 des Komparators N3 mittels des Widerstandes R51 erzeugt eine leichte Hysterese und verbessert so das Schaltverhalten des Komparators N3. Am Eingang 9 des Komparators N3 liegt ferner eine Parallelschaltung, bestehend aus Widerstand R52 und Konden¬ sator C6. Die Widerstände R53 und R52 bilden einen Eingangs¬ spannungsteiler und setzen somit die Eingangsspannung UE auf Werte in der Größenordnung der Referenzspannung UREF herab. Der Kondensator C6 bildet zusammen mit dem Widerstand R53 einen Tiefpaß mit der Aufgabe, Störungen auf der Eingangsseite, wie sie zum Beispiel von externen Schaltvorgängen herrühren, zu vermeiden und dadurch die- Eing'angsspannungsüberwachungsschaltung ESÜ vor ungewünschtem Ansprechen zu schützen. Im Normalfall ist die Eingahgsspannung UE immer größer als die" Referenzspannung UREF. Damit ist auch die Spannung am nichtinvertierenden Ein¬ gang 9 größer als die Referenzspannung UREF und der Ausgang 14 des Komparators N3 liegt auf "High"-Potential, d.h. die Treiber¬ spannung UT ermöglicht über die Treiberschaltung TRS ein An¬ sprechen der beiden Schalttransistoren VI und V2. Bei Absinken der Eingangsspannung UE auf Werte, die weit unterhalb der zu¬ lässigen Minimalspannung liegen ("Brown-out") , wird die Refe¬ renzspannung UREF größer als die Eingangsspannung UE und der Ausgang 14 des Komparators N3 liegt auf "Low"-Potential und damit gehen die Schalttransistoreπ VI und V2 in den Sperr¬ zustand über, d.h. der Wandler wird abgeschaltet.
    [0020] In Fig. 6 ist die Schaltungsanordnung zur Ausgangsspannungs¬ überwachung ASÜ dargestellt. Diese weist einen gegengekoppelten Operationsverstärker N2 auf, an dessen nichtinvertierendem Eingang 12 über einen Widerstand R31 die Ausgangsspaπnung UA anliegt. An dem invertierenden Eingang 13 ist über einen Wider¬ stand R24 die Referenzspannung UREF angeschlossen. Ein Wider¬ stand R22, der zwischen dem Ausgang 14 des Operationsverstärkers N2 und dem invertierenden Eingang 13 geschaltet ist, dient der Gegenkopplung. Der nichtinvertierende Eingang 12 des Verstär¬ kers N2 ist über einen Widerstand R32 gegen das Bezugspotential OV geschaltet. Dieser Widerstand R32 bildet zusammen mit dem Widerstand R31 einen Spannungsteiler zur Herabsetzung der Aus¬ gangsspannung UA. Am Ausgang 14 des Verstärkers N3 kann die Treiberspannung UT abgegriffen werden. Die Ausgangsspannung UA bleibt so lange konstant, bis der maximale Ausgangsstrom er¬ reicht ist. Bei Unterschreiten einer wählbaren Schwelle für die Ausgangsspannung UA, wie es bei Kurzschluß oder Überlast ein¬ tritt, wird mit dieser Schaltungsanordnung ASÜ der Sollwert der " Regelschaltung reduziert (rückläufige Kennlinie). Zweckmäßiger¬ weise wird die Schwelle mit Hilfe der Widerstände R31, R32 eingestellt und beträgt typisch dreiviertel der Ausgangsspannung UA. Bei Absinken der Ausgangsspannung UA auf einen Wert bis zu dreiviertel des Sollwertes bleibt die Überwachungsschaltung für die Ausgangsspannung ASÜ inaktiv und die Regelung der Ausgangs¬ spannung UA geschieht mit Hilfe eines parallel zur Schaltungs¬ anordnung ASÜ geschalteten Soll/Istwertvergleichers SIV. Ein solcher Soll/Istwertvergleicher SIV ist an sich bekannt und kann beispielsweise ebenfalls mit Hilfe eines Differenzverstärkers ausgeführt sein. Weil durch diese Maßnahme die Regelspannung reduziert wird, ist ein solcher Wandler absolut kurzschlußfest und die thermische Belastung im Kurzschlußfall ist geringer als bei Vollast.
    权利要求:
    Claims Patentansprüche
    1. Schaltungsanordnung zum Umsetzen einer ungeregelten Eingangs- gleichspanπung in eine konstante Ausgangsgleichspannung, die, bezogen auf ihre Polarität einen gemeinsamen Bezugspunkt auf¬ weist und bei der die Eingangsgleichspannung sowohl einen höheren als auch einen tieferen Wert als die gewünschte Aus¬ gangsspannung annehmen kann, mit einer zur Umsetzung der Eiπ- gangsgleichspannung durch wechselnde Ladung und Entladung als Energiespeicher dienenden Induktivität und zweier den Lade¬ vorgang bewirkenden Schalter und einer den Lade- und Entlade¬ vorgang durch periodische Tastuπg steuernden Regelschaltung mit einem Soll/Istwertvergleicher zur Einstellung eines den Ausgangswert erbringenden Tastverhältnisses, d a d u r c h g e k e n n z e i c h n e t , daß eine parallel zur Induktivi¬ tät (L2) liegende Abfrageschaltung (AFS) für den Strom (IL) durch die Induktivität (L2) vorgesehen ist, an deren Eingang eine Spannung (UL) an der Induktivität (L2) und eine Referenz¬ spannung (UREF)anliegen und an deren Ausgang (2) nur dann eine Treiberspannung (UT) abgreifbar ist, solange der Strom (IL) in der Induktivität (L2) bis zu einem festgelegten Spitzenwert ansteigt und die nach Abschalten der beiden Schalter (VI,V2) diese solange gesperrt hält, bis der abklingende Strom (IL) in der Induktivität (L2) zu Null geworden ist.
    2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine als geschaltete Konstant¬ stromquelle arbeitende, gemeinsame Treiberschaltung (TRS) für beide Schalter (VI,V2) vorgesehen ist, die bei Vorhandensein einer Treiberspannung (UT) die beiden Schalter (VI,V2) mittels zweier Treibersignale (UT1,UT2) gleichzeitig ansteuert.
    3. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Eingangsspannungsüber- wachungsschaltung (ESÜ) vorgesehen ist, die bei Absinken der Eingangsspanπung (UE) auf Werte weit unterhalb einer zulässigen Minimalspannung den Sekuπdärschaltregler abschaltet.
    4. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Schaltung für die Aus¬ gangsspannungsüberwachung (ASU) vorgesehen ist, die bei Unter¬ schreiten einer wählbaren Schwelle für die Ausgangsspannung (UA) den Sollwert der Regelspannung (UR) reduziert.
    5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß die wählbare Schwelle für die Ausgangsspannung (UA) mit Hilfe zweier Widerstände (R31, R32) einstellbar ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10075073B2|2018-09-11|DC/DC converter and switching power supply having overcurrent protection
    US6593724B1|2003-07-15|Polyphase PWM converter with high efficiency at light loads
    EP0884746B1|2002-09-18|Synchrontaktregler in dem Schalterspannungsabfall als Strommessung benutzt wird
    US4326245A|1982-04-20|Current foldback circuit for a DC power supply
    CA1069177A|1979-12-31|Constant current series-switching regulator
    JP3259262B2|2002-02-25|電圧レギュレータ
    US7276886B2|2007-10-02|Dual buck-boost converter with single inductor
    US7233135B2|2007-06-19|Ripple converter
    US4893228A|1990-01-09|High-efficiency programmable power supply
    EP1413038B1|2008-10-08|Induktivitätsstrommessung in isolierten schaltreglern und damit zusammenhängende verfahren
    US6369557B1|2002-04-09|Adaptive loop response in switch-mode power supply controllers
    JP4493045B2|2010-06-30|スイッチングレギュレータ回路
    US7304462B2|2007-12-04|Compensated droop method for paralleling of power supplies |
    US5982160A|1999-11-09|DC-to-DC converter with inductor current sensing and related methods
    US6469478B1|2002-10-22|Multiple output power supply including one regulated converter and at least one semi-regulated converter
    US7535736B2|2009-05-19|Switching power supply for reducing external parts for overcurrent protection
    US5889392A|1999-03-30|Switch-mode regulators and methods providing transient response speed-up
    US7202641B2|2007-04-10|DC-to-DC converter
    US4881023A|1989-11-14|Hybrid high speed voltage regulator with reduction of miller effect
    US6222356B1|2001-04-24|Current mode switching regulator configured such that a measuring resistor is not needed to measure the current at an inductor
    US7167028B2|2007-01-23|Voltage detection circuit, power supply unit and semiconductor device
    US6847197B2|2005-01-25|System and method for detection of zero current condition
    JP3526052B2|2004-05-10|混合型レギュレータ
    US7479778B1|2009-01-20|Adaptive slope compensation for switching regulators
    US7046524B2|2006-05-16|Power supply device comprising several switched-mode power supply units that are connected in parallel
    同族专利:
    公开号 | 公开日
    EP0418221A1|1991-03-27|
    DE3713541A1|1988-11-10|
    AU1423088A|1988-12-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1988-11-03| AK| Designated states|Kind code of ref document: A1 Designated state(s): AU BR US |
    1988-11-03| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1989-07-10| WWE| Wipo information: entry into national phase|Ref document number: 1988902394 Country of ref document: EP |
    1991-03-22| WWW| Wipo information: withdrawn in national office|Ref document number: 1988902394 Country of ref document: EP |
    1991-03-27| WWP| Wipo information: published in national office|Ref document number: 1988902394 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]