• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1985002358A1
    申请号:PCT/JP1984/000572
    申请日:1984-11-30
    公开日:1985-06-06
    发明作者:Haruki Obara
    申请人:Fanuc Ltd；
    IPC主号:B23H1-00
    专利说明:
    [0001] 明 細 書
    [0002] 放電加 工電源
    [0003] 技 術 分 野
    [0004] こ の発明 は 、 電極 と ワ ー ク 間 に 放電を発生 さ せ て こ の
    [0005] 放電エネルギ ー に よ っ て ワ ー ク を加 工 す る放電加 Ϊ装置
    [0006] に お ける放電加 工電源 に 関 す る 。
    [0007] 背 景 技 術
    [0008] F I G . 1 は 、 従来の ト ラ ン ジ ス タ 放電回路 に よ る放
    [0009] 電加 工電源を示 す も の で 、 E は電源 、 R 1 は電流制 限用
    [0010] の抵抗 、 T 1 はス イ ッ チ ン グ素子 と し て の 卜 ラ ン ジ ス タ
    [0011] W は ワ ー ク 、 P は電極であ り 、 卜 ラ ン ジ ス タ T 1 の べ一
    [0012] ス に周 期 的 に パル ス を入力 し 、 卜 ラ ン ジ ス タ T が 才 ン
    [0013] オ フ を繰 り 返 す こ と に よ っ て 矩形波電圧 .が電極 P と ヮ ー
    [0014] ク W間 に 力 Q え ら れ 、 放電を発生 さ せ 、 ワ ー ク を加 工 す る
    [0015] も の で あ る が 、 大電流を流 し 、 放電 エ ネ ルギ一を増大 さ
    [0016] せ加 工速度を上げ よ う と す る と 、 例 え ば 、 放電 ピ ー ク 電
    [0017] 流 を 2 0 0 A , パ ル ス幅 2〜 3 ^ s を 流 す場合 な ど は 、
    [0018] 上記電流制 限用 抵抗 R 1 が 発熱 し 、 エ ネ ル ギ一ロ ス が大
    [0019] き く な り 好 ま し く な い 。 ま た 、 卜 ラ ン ジ ス タ T 1 を オ フ
    [0020] に し た と き 、 回路内 に あ る 浮遊 の イ ン ダ ク タ ン ス に 蓄え
    [0021] ら れ た エネ ルギ ー が上記 卜 ラ ン ジ ス タ Τ Ί の コ レ ク タ ，
    [0022] ェ ミ ッ タ 間 に 大き な サ ー ジ電圧 と し て 印加 さ れ 、 卜 ラ ン
    [0023] ジ ス タ Τ 1 を破損 す る等の 欠点が あ っ た 。 そ の た め 、 流
    [0024] れる 電流 を大き く する こ と は で き な か っ た 。
    [0025] GMPI 発 明 の 開 示
    [0026] 本発明の第 Ί の 目 的は、 上記従来技術の欠点を改善し 電力損失が微小で 、 スイ ッ チング素子に加わる負荷が小 さ く て大電流を流すこ と ができる放電加工電源を提供す る こ と にある。
    [0027] 本発明の第 2 の目 的は、 電力損失が微小でスィ ッ チン グ素子に加わる負荷が小さ く 、 大電流を流す こ と がでぎ かつ 、 逆電圧を電極 と フ ー ク間 に 印加する こ とができる 放電加工電源を提供する こ と にある
    [0028] 上記目 的を達成するため に本発明 は、 同期 し て 2 つ の スイ ッ チング素子を ォ ン ， 才ブ させて フーク と電極間 に 锞り 返 し電圧を印加 し放電を生 じ.させる放電加工電源に おいて.、 ¾圧印加中 に放電回路中の ンダク タ ンス に蓄 え ら れた エネルギーを電源回路に帰還する帰還回路を設 け、 サー ジ電圧に よ つ て ス ィ ッ チング素子が破損する こ とを防止する 。
    [0029] さ ら に 、 本発明は、 電圧印加中に 放電回路中の ィ ン ダ ク タ ンス に 蓄え ら れた エネルギ ー を電源回路に帰還する 上記帰還回路を設ける と共に 、 該帰還回路中 に放電が終 了 し た と ぎオ ンするス ィ ッ チング素子及ぴ電流制限用抵 抗を介 し て上記ワ ー ク と電極間 に逆電圧を印加する逆電 圧印加回路を設け、 ヮ ー ク と電極間 に加工時 と は逆の電 圧を印加する よ う に し た も のである 。
    [0030] その結果、 本発明の放電加 工電源は 、 回路中 に電流制 限用の抵抗を有 しないから 、 発熟を防止 し 、 電力損失を 微小 に す る こ と がで き る 。 ま た 、 ス ィ'ツ チ ン グ素子 を 才 フ に し て 電極 と ワ ー ク 間 の電圧印加 を停止 し た と き 、 回 路中 の 浮遊の イ ン ダ ク タ ン ス に 蓄え ら れ て い た エネルギ
    [0031] 一 を電源回路 に 帰還 す る帰還回路を 設 け た か ら 、 上記 ィ ンダク タ ンス に 蓄え ら れ た エネ ルギ ー に よ っ て 上記ス ィ ツ チ ング素子を破損 す る こ と を 防止で き る 。 そ の結果 、 大電流を流 し て 放電加 工 を行 う こ と を可能 に し 、 そ の際 発熱を微小 に し 、 かつ 、 イ ンダ ク タ ン ス に 蓄え ら れ た ェ ネル ギ 一 は 再び電源回路の コ ンデ ンサ に 蓄え ら れる か ら 非常 に 省エ ネ ル ギ ー に な る も の で あ る 。 ま た 、 回路中 に 浮遊の イ ン ダ ク タ ン ス以外 に さ ら に イ ン ダ ク タ 一 を挿入.
    [0032] し 、 放電 ギ ャ ッ プ電流の 立上が り を制 御 し て 電極消耗を 防止 す る こ と も'で き る 。
    [0033] ま た 、 上記イ ン ダ ク タ ン ス に 蓄 え ら れ た エ ネ ル ギ " を 電源回路 に 帰還 す る 回 路 に 逆電圧印 加 回路を 付加 し た と き は 、 非加 工中 自 動 的 に 逆電圧が電極 と ワ ー ク 間 に 印加 さ れる か ら 、 水を用 い る放電加 ェ に お い は 、 ¾ %分解 作用 を 減少 さ せ 、 電食を 防 止 し 、 そ の た め 、 ワ ー ク の 仕 上面あ ら さ も よ く な り 、 かつ 、 逆電圧 を 印 加 す る こ と か ら 放電の消孤が 早 く な り 、 加 工速度 を 上げ る こ と が で き る 。
    [0034] 図面の 簡単な 説 明
    [0035] F I G . 1 は 、 従来の 卜 ラ ン ジ ス タ 放電回 路 に よ る 放 電加 工電源を示す 図 、 F I G . 2 は 、 本発明 の 第 1 の 実 施例 を示 す 図 、 F I G . 3 は 、 周実施例の 動作 タ イ ミ ン
    [0036] O PI グ チ ヤ 一 卜 、 F I G . 4 は 、 本発明 の第 2の実施例 を示 す図 、 F I G . 5 は 、 周実施例 の動作タ イ ミ ングチ ヤ 一 卜 で あ る 。
    [0037] 発明を実施する た めの最良の形態
    [0038] 本発明 を よ り 詳細 に 説述する た め に 、 以下添付図面に 従 っ て こ れを説明する 。
    [0039] F I G . 2 は 、 本発明 の第 1 の実施例 を示す図 で 、 1 は電源回路で 、 Eは電源、 Gは該電源回路に 設け ら れて (/、 る コ ン デ ンサで 、 該コ ンデ ンサは応答の高い コ ン デ ン サが使用 さ れ 、 かつ 、 該電源回路 Ί は イ ン ダ ク タ ンス の 小さ い 回路で あ る こ と が好 ま し い 。 Pは電極、 Wは ヮ ー ク 、 T 2 , T 3 はス イ ッ チ ン グ素子 と し て の 卜 ラ ン ジス タ 、 D 1 , D 2 は ダ.ィ オ ー ド で、 後述す る帰還回路を構 成す る。 L 2は浮遊の イ ン ダク タ ン ス を表わ し て い る 。
    [0040] 次に 、 本実施例 の作動 を 、 F I G . 3 の タ イ ミ ン グチ ヤ ー 卜 を参照 し な が ら 説明 す る 。 なお 、 F I G . 3 ( a ) は 卜 ラ ン ジ ス タ T 2， Τ 3 の ベ ー ス に 印加 さ れる譟 り 返 し パ ル ス で 、 該パ ル ス が 印加 さ れる こ と に よ り 卜 ラ ン ジ ス タ T 2 , Τ 3 は周期 し て オ ン ， オ フ を譟 り 返 す 。 （ b ) は電極 Pと ワ ー ク W間 の ギ ャ ッ プ に 印加 さ れる ギ ャ ッ プ 電圧 V G 、 （ c ) は 該ギ ャ ッ プ に 流れる ギ ャ ッ プ電流
    [0041] I G を示す 。
    [0042] なお 、 F I G . 3 に お い て 、 パルス①が入力 さ れた と き は 、 ギ ャ ッ プ に 電圧が 印加 さ れ た 後 、 少 し経過後放電 し た と き を 示 し 、 パルス② ， ③が入力 さ れ た と き は 、 ギ
    [0043] ヤ ッ プ に 電圧が印加 さ れる と ほ と ん ど周 時 に 放電 し た と きを示 し て い る 。
    [0044] 今、 卜 ラ ン ジ ス タ T 2 , T 3 の ベ ー ス に F I G . 3
    [0045] ( a ) に示す よ う に パル ス が入力 さ れ 、 卜 ラ ン ジ ス タ T
    [0046] 2 ， T 3 が周 時 に オ ン す る と 、 電極 P と ワ ー ク W間 の ギ
    [0047] ヤ ッ プに は電圧 V G が 印加 さ れ 、 放電が 開始 す る と 、 F
    [0048] I G . 3 ( b ) で示す よ う に ギ ャ ッ プ電圧 V G は低下 し
    [0049] ギ ャ ッ プ に ギ ャ ッ プ電流 I G が 流れ る 。 す なわ ち 、 電流
    [0050] は電源回路の端子 Aか ら 卜 ラ ン ジ ス タ 丁 3 , ワ ー ク W ,
    [0051] 電極 P , 卜 ラ ン ジ ス タ T 2 , 電源回 路 の端子 B へ と 流 れ
    [0052] る 。 こ の電流 は 、 上記電源回路の端子間電圧を V o と す
    [0053] る .と 、 浮遊イ ン ダ ク タ ン ス の た め に · "
    [0054] d i y d t ^ ( V 0 - V G ) ./ ( L 1 + L 2 )
    [0055] な る 関係で直線的 に F 〖 G . 3 ( c ) に 示 す よ う に 増
    [0056] 加 し て い く 。 し か し 、 卜 ラ ン ジ ス タ · T 2 , T 3 が オ フ に
    [0057] な る と 、 浮遊の ィ ン ダ ク タ ン ス L 1 , し 2 に 蓄え ら れ て
    [0058] い た 電流が帰還回路を通 っ て 流 れる 。 す な わ ち 、 電源回
    [0059] 路 1 の 端 子 B , ダ イ オ ー ド D 1 , ワ ー ク W , 電極 P , ダ
    [0060] ィ 才 一 ド D 2 , 端子 A と電流 は流 れ 、 電源 回 路 Ί の コ ン
    [0061] デ ン サ Cに 還元 す る 。 こ の と き 、 電流 の 流 れ の 方向 と 電
    [0062] 源回路 1 の極性が逆で あ る た め 、 そ の 電流 は 、
    [0063] d ί κ d t = ( - V o — V G ) Z ( L Ί + し 2 〉
    [0064] に し た が っ て 直線的 に 減少 す る （ F I G . 3 ( c ) 参
    [0065] 照 ） 。
    [0066] _Ο ΡΙ 以上、 本発明 の第 1 の実施例の構成及び作用 を説明 し た が 、 本発明 に お い て は 、 上述 し た よ う に 、 回路上 に 抵 抗が存在 し な いた め 、 発熱 は非常 に少な く 、 浮遊の イ ン ダク タ ンスか ら 生 じ る電流を帰還回路のダイ オ ー ド を介 し て電源回路 1 の コ ンデンサ C に還元 し た'か ら 、 卜 ラ ン ジス タ に 大き な負担を かける こ と はな い 。
    [0067] そ こで 、 例 えば、 電源回路 1 の出力 電圧 V o を 1 2 0 V , ギ ャ ッ プ電圧 V G を 2 〇 V , 浮遊の イ ン ダ ク タ ン ス を し 1 + L 2 - 0. 5 H， 卜 ラ ン ジ ス タ 丁 2 ， T 3の オ ン タ イ ム を 1 x s と す る と 、
    [0068] 2 0 V - 2 0 V / 0. 5 ^ H x 1 s = 2 0 0 A と な り 、 2 0 0 Aの大き な ピ ー ク 電流 を流 す こ と がで ' き 、 こ の と きの.電流パルス幅は約 2 ^ s と.なる （ F I G 3② ， ③参照 ） 。 ' " '
    [0069] な お 、 上記実施例 に お い て は 、 素子の応答遅れがあ ¾ か ら 、 応答遅れの影響を減ず る よ う に 、 ダ イ オ ー ド D 1 D 2 , 卜 ラ ン ジス タ T 2 . T 3 に 素子保護用 の サ ー ジ吸 収回 路 を用 い る こ と が必要であ る 。
    [0070] 上記実施例 に おい て 、 放電時の ギ ャ ッ プ電流 I G 及び 該電流の幅は浮遊の イ ン グ ク タ ン ス の値に よ っ て 決 ま つ て い る 。 そ こで 、 イ ン ダ ク タ 一等を 回路中 に挿 入 し て こ の イ ン ダ ク タ ン ス の値を変え て ギ ャ ッ プ電流 I G の ピ ー ク 電流値 . パ ルス幅を変更制御 す る こ と がで き る 。 特に 電極の 消耗を 防止す る た め に 、 ギ ャ ッ プ電流 〖 G が急激 に i上 が る こ と を 防止 し 、 な だ ら かに 立 上がる よ う に す る た め 、 回路中 に イ ン ダ ク タ 一を挿入 し て 制御 し て も よ い o
    [0071] ま た 、 上記実施例で は 、 卜 ラ ン ジス タ T 2 , T 3 の ス イ ツ チン グ才 ン 時間 を一定 と し た が 、 放電 し た こ と を検 出 し て一定 時間後 に 該 卜 ラ ン ジ ス タ T 2 , T 3 を オ フ に す る よ う に す れば 、 常 に 一 定 エ ネ ル ギ ー のパル ス を供給 す る こ と がで ぎ る 。
    [0072] F I G . 4 は 、 本発明 の第 2 実施例で 、 F 1 G . 2 で 示 し た 第 1 の実施例 と 相違す る点 は 、 帰還回路の ダ イ ォ ー ド D 1 , D ' 2 と 並列で 、 かつ 、 該 ダ イ 才 ー D 1 , D 2 の電流の 流 れ る 方向 と は逆向 き の電流の 流れを 可 能 に する抵抗 R 2 , R 3 、 ス ィ.ッ チ ン グ素 子 と し て 卜 ラ ン ジ ス タ 1： 4 ,. T 5 、 ダ イ オ ー ド. D 3 , D 4 を 直列 'に 接続 し た 逆電圧印加'回路を そ れぞ れ設 け て い る 点で あ る 。
    [0073] 、 そ し て 、 そ の動作 に お い て は 、 卜 ラ ン ジ ス タ T 2 , T 3 に 電流 が流れ た あ と 、 卜 ラ ン ジ ス タ T 4 , T 5 を オ ン に し て 電極 P と ワ ー ク W間 の ギ ャ ッ プ に 逆電圧 を 印 加 で き る よ う に し て い る点 に お い て 相違 し て い る
    [0074] F I G . 5 の第 2 の実施例 の 動作 タ イ ミ ン グ チ ヤ ー 卜 を参照 し なが ら 、 第 2 の実施例の動作を 説 明 す る 。
    [0075] な お 、 F I G . 5 ( a ) は、 F I G . 2 , F I G . 3 で示す第 1 の実施例 と 同様 、 卜 ラ ン ジ ス タ T 2 , T 3 の ベ ー ス に 印加 さ れ 、 該 卜 ラ ン ジ ス タ T 2 , T 3 を 導通 さ れる繰 り 返 し パ ル ス 、 （ b 〉 は電镡 P と ヮ ー ク W間 の ギ ヤ ッ プ電圧 V G 、 （ c ) は ギ ヤ ッ プ電流 I G 、 （ d ) は — 卜 ラ ン ジス タ T 4 , Τ 5 の ぺ一ス に 印加さ れ 、 該 卜 ラ ン ジ ス タ Τ 4 ， Ύ 5 を オン ， 才 フ さ せ る繰 り 返 し パ ルス を 示 し てい る 。
    [0076] そ こで 、 卜 ラ ンジス タ Τ 2 , T 3 が オ ン し て ギ ャ ッ プ に ギ ャ ッ プ電圧 V G が 印加 さ れ 、 放電が生 じ 、 ギ ャ ッ プ 電流 I G が F I G . 5 に 示す よ う に直線的 に増加 し 、 次 に 上記 卜 ラ ンジ ス タ T 2 , T 3 が オ フ と な り 、 ギ ャ ッ プ 電流 I G が直線的 に減少する点は 、 第 1 の実施例 と周様 で あ る 。 次 に 、 ギ ャ ッ プ電流が流れた後 、 すなわ ち 、 卜 ラ ン ジ ス タ T 2 , T 3 が オ ン し た 後、 該 ト ラ ン ジ ス タ T 2 , T 3 のオ ン タ イ ムの 2 倍の 時間経過以後、 逆電圧印 加 回路の ト ラ ンジス タ T 4 ， T 5 を オ ン させ る （ F I G -5 ( d ) 参照 ） 。 そ う す る と 、 電源回路 Ί ·の端子 A ； 抵 抗 R 3 , ト ^ ン ジスタ T 5 , ダイ オ ー ド D 4 , 電極 P , ワ ー ク W , ダイ オ ー ド D 3 , 卜 ラ ン ジ-ス タ T 4 ， 抵抗 R 2 , 電源回路 Ί の端子 B の 回路が構成さ れ 、 電極 P と ヮ ー ク W間 の ギ ャ ッ プ に は逆電圧が 印加 さ れる こ と に な る な お 、 逆電圧印加 時の電流 は小 さ い こ と が望 ま し い た め 抵抗 R 2 ， R 3 が電流制御用 と し て 挿入さ れて い る 。 こ の よ う に 、 逆電圧を電極 P と ワ ー ク W間 に 印加 す る こ と に よ り ア ー ク の 消孤を促す と 共に 、 水を 用 い た 放電加 工 に お い て は超硬台金の よ う な電食性の ワ ー ク に対 し て は 正 ， 負の電圧が 印加 さ れる こ と と な る か ら 、 電食を 防止 す る こ と がで ぎ る 。
    [0077] なお 、 上記第 2 の実施例 に お い て も 、 浮遊の イ ンダ ク
    [0078] D § ¾、
    [0079] ^ ^ i M^ m Q) し 锾 ^ ： i 乙 ^ ¾ ει ' s丄 園 墨 、 > ¾ » ¾ー9： マ ^ $ /：^0)8丄 丄 く ^ ^ ^ ° 1っ 鸱鸪 ^ C) Γ？ 0) 3^罄 : 4 ュ っ Y對 $ — 2 ^^ ^^φ¾回 ：^ ^
    [0080] ZLS00/^Sd[/l3d 一 6 一
    [0081] SS£Z0lS2 OM
    权利要求:
    Claims 請 求 の 範 囲
    1 . 周期 し て 2 つ の ス イ ッ チン グ素子を オ ン ， オ フ さ せ て ワ ー ク と電極間 に繰 り 返 し電圧を 印加 し放電を生 じ さ せ る放電加 工電源に お い て 、 電圧印加 中 に放電回路 中 の イ ンダ ク タ ンス に 蓄え ら れた エネルギ ー を電源回 路に 帰還す る帰還回路を設け た こ と を特徵 と す る放電 加 工電源。
    2 . 上記電源回路の 出力 端子 と 上記 ワ ー ク 及び上記電極 は上記ス イ ッ チング素子 を介 し て それぞれ接続さ れ 、 上記帰還回路 は上記電源回路の一方の 出力 端子に接続 さ れた上記ス イ ッ チ ン グ素子 と 、 上記電源回路の他方 の 出力 端子 と を 、 上記電源.回路か ら の電流の流れを 阻 止 る 方向 の ダイ 才 ー ドでそ れぞれ接続 し て な る請求 の範囲第 1 項記載の放電加 工電源。 _
    3 . 上記イ ン ダ ク タ ン ス は放電回 路 中 の 浮遊 イ ン ダ ク タ ン スで あ る請求の範囲第 Ί 項 ま た は第 2 項記載の放電 加 工電源 。
    4 . 上記イ ン ダ ク タ ン ス は浮遊イ ンダク タ ン ス と放電回 路中 に 挿入 さ れた イ ンダク タ ー よ り な る 請求の範囲第 1 項 ま た は第 2 項記載の放電加 工電源 。
    - 5 . J:記ス イ ッ チング素子の オ ン時間 は一定で あ る 請求 の範囲第 1 項ま た は第 2 項記載の放電加工電源。
    6 . 上記ス イ ッ チ ン グ素子 は オ ン し た後 、 ギ ャ ッ プ電圧 ま た は放電電流を検出 し て一定 時間 後 にオ フ に さ れる5 請求の範囲第 Ί 項 ま た は第 2 項記載の放電加 工 電源。
    o 5
    7 . 周期 し て 2 つ の ス イ ッ チ ン グ素子を オ ン ， オ フ さ せ て ワ ー ク と 電極間 に 繰 り 返 し 電圧 を 印加 し 放電 を 生 じ さ せ る放電加 工電源 に お い て 、 電圧印加 中 に 放電回路 中の イ ン ダ ク タ ン ス に 蓄 ^ ら れ た エネルギ ー を電源回 路 に 帰還する帰還回路を設け.、 該帰還回路中 に 放電が 終了 し た と き 、 オ ン す る ス イ ッ チン グ素子及び電流制 限用 抵抗を介 し て 上記 ワ ー ク と 電極間 に 逆電圧を印加 す る逆電圧印加 回路 を有す る放電加 工 電源 。
    8 . 上記電源回路の 出力 端子 と 上記 ワ ー ク 及び上記電極0 は 上記 ス イ ッ チ ン グ素子 を介 し て そ れぞれ接続 さ れ 、 上記帰還回路 は上記電源回路の一方の 出力 端子 に 接続 さ れた 上記 ス イ ッ チ ン グ素 子 と 、 上記電源回 路 の他方
    . の 出 力端子 と を'、 上記電源回路か 'ら の .電流 の流 れ を阻 止 す る方向の ダイ オ ー ド で そ れぞ れ接続 し 、 該 ダ イ ォ5 一 ド と 並列 に 上記逆電圧 印加 回 路 を 設け た 請 求 の 範囲 第 7 項記載の放電加 工電源 。 ·
    9 . 上 記逆電圧印加 回路 に は 、 上記放電が 終了 し た と き オ ン す る ス イ ッ チ ン グ素子 と 上記電流制 限用 抵抗 と 直 列 に ダ イ 才 ー ド が 接続さ れて い る 請求の 範 囲第 7 項 ま
    . た は第 8 項記載の放電—加 ェ 電源 。
    1 0 . 上記イ ン ダ ク タ ン ス は 放電回路中 の 浮遊イ ン ダ ク タ ン ス であ る 請求の範囲第 7 項 ま た は第 8 項記載 の放電 加 工電源 。
    1 1 . 上記イ ン ダ ク タ ン ス は放電回路 中 の 浮遊イ ン ダ ク タ ン ス で あ る請求の 範囲第 9 項記 載の放電加 工 電源 。
    12. 上記ィ ン ダ ク タ ン ス は浮遊イ ン ダク タ ンス と 放電回
    路中 に 挿入 さ れた イ ンダ ク タ ー よ り なる請求の範囲第
    7 項ま た は第 8 項記載の放電加工電源。
    13. 上記ィ ンダク タ ン ス は浮遊イ ンダ ク タ ン ス と放電
    路中 に 挿入さ れた イ ン ダ ク タ ー よ り'なる請求の範囲第
    9 項記載の放電加 工電
    14. 上記ヮ ー ク と電極間 に ¾圧を 印加する スイ ッ チン グ
    素子の ォ ン 時間 は一定で あ る請求の範囲第 7 項ま た は
    第 8 項記載の放電加工
    15. 上記ス イ ッ チ ン グ素子 は オ ン し た後、 放電電流を検
    出 して一定時間後に 才 フ に さ れる請求の範囲第 7 項ま
    fc は第 8 項記載の放電加 ェ
    ΟϊνίΡΙ '
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0227411B2|1994-08-03|Inductive circuit arrangements
    EP0610158B1|1996-06-05|Fixed frequency converter switching at zero voltage
    JP2780167B2|1998-07-30|Ａｃ−ｄｃコンバータ
    US7518352B2|2009-04-14|Bootstrap clamping circuit for DC/DC regulators and method thereof
    ES2247589T3|2006-03-01|Metodo y disposicion de circuito para hacer funcionar una lampara de descarga de alta presion.
    US3755697A|1973-08-28|Light-emitting diode driver
    US5373436A|1994-12-13|Power converting device with inverter circuitry for driving multiple-phase variable-speed motor
    DE19636753C2|1999-02-25|Halbleitervorrichtung
    EP0027041B1|1983-09-21|Wire-cut electric-discharge machine, a power source for such a machine, and a method of wire-cut electric-discharge machining
    US5914974A|1999-06-22|Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression modules
    US3363143A|1968-01-09|Alternating current switching power contact with soft start and circuit protection
    EP0084555B1|1986-12-30|High speed transistor switching circuit
    US6781432B2|2004-08-24|Control circuit of MOSFET for synchronous rectification
    US4378586A|1983-03-29|Protective circuitry for semiconductor switches
    US6121760A|2000-09-19|Turn-on controller for switch-mode regulator
    US6201713B1|2001-03-13|Switching power supply unit having sub-switching element and time constant circuit
    JP3327544B2|2002-09-24|切換ブリッジ回路
    WO1985005742A1|1985-12-19|Transformerless drive circuit for field-effect transistors
    JP5045104B2|2012-10-10|放電加工用電源装置及び細穴放電加工装置
    US4422138A|1983-12-20|Power supply for low-voltage load
    US2895080A|1959-07-14|Pulse generator
    US4099099A|1978-07-04|Method of and switching device for reducing feedback from a consumer periodically connected to an A.C. line
    JPH0629575A|1994-02-04|疑似共振ダイオード駆動電流源
    JPH0629810A|1994-02-04|電圧制御半導体スイッチ駆動回路
    DE3743310C2|1992-03-05|
    同族专利:
    公开号 | 公开日
    JPS60123218A|1985-07-01|
    JPH0120013B2|1989-04-13|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1985-06-06| AK| Designated states|Designated state(s): US |
    1985-06-06| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]