• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1982001449A1
    申请号:PCT/JP1981/000276
    申请日:1981-10-09
    公开日:1982-04-29
    发明作者:Fanuc Ltd Fujitsu
    申请人:Kobari Katsuo；Sakamoto Keiji；Kobayashi Toshio；
    IPC主号:H03F1-00
    专利说明:
    [0001] 明 細 ト ラ ンジ スタ増幅回路 技 術 分 野
    [0002] 本発明は発振防止対策を施 した ト ラ ンジ ス タ増幅回 路に関する も のであ る。
    [0003] 背 景 技 術
    [0004] 入力容量の比較的大き な ト ラ ン ジス タ を別の憨動用 ト ラ ン ジス タ で恵動する よ に構成 した ト ラ ン ジ スタ 増幅回路に て、 両 ト ラ ン ジ ス タ の配線長が長いと 発振状態になる場合がある。
    [0005] 例えばサ ー ボ モータ駆動用パワ ー増幅回路において は、 高い直流； t#幅率を得るために例えば第 1 図に示す よ う に、 出力段 ト ラ ン ジ ス タ Qi と鋸動段 ト ラ ン ジ ス タ
    [0006] Q2 とをダ一 リ ン ト ン接続 して構成されたダ一 リ ン ト ン ト ラ ン ジス タ TR i を、 更に別の駆動用 ト ラ ン ジ ス タ TR 2 で駆動する こ とが行なわれて るが、 この場合、 一般 にダー リ ン ト ン ト ラ ン ジ ス タ TR i は冷却を必要とする こ とか ら放熱器上に実装され、 駆動用 ト ラ ン ジ スタ TR 2 は制御機器側ブ リ ン ト基板上に実装される。 その為、 両 ト ラ ン ジスタ TR i， TR2 間の配線長が長 く な ] 、 この 配裰長に よ る ィ ン タ' ク タ ン ス と ダ ー リ ン ト ン ト ラ ン ジ スタ R i の コ レ ク タ ' ベ 一ス間容量と の間で共提を起 こ し、 前述 した よ う な発振を起こ して しま う こ とがあ
    [0007] O PI る。 .なお、 第 1 図において、 PSは駆動電源、 Rは抵抗、
    [0008] Dはダ イ ォ ー ド、 Ci .Bi .E, はダー リ ン ト ン ト ラ ン ジス タ TRi の コ レ ク タ ， ベー ス ， ェ ミ ッ タ 、 C2 ,B2,E2は駆
    [0009] 動用 ト ラ ン ジ ス タ TR2 の コ レ ク タ ， ベー ス ， ェ ミ ッ タ 前述の よ う な発振は、 例えぱ第 2 図の電気回路図に 示すよ う に 3 個の ト ラ ン ジ スタ Qi，Q2，Qsを 1 チップ上 でダ一 リ ン ト ン接続 して構成されたダー リ ン ト ン ト ラ ン ジ スタがあれば、 それを使用する こ とで防止する こ とができ るが、 この よ う ¾:ダー リ ン ト ン ト ラ ン ジ ス タ は ス ィ ツチン グ時間が長 く なる等の理由で製造されて
    [0010] い ¾い o
    [0011] そこで従来は、 第 1 図のダー リ ン ト ン ト ラ ンジスタ
    [0012] TRi をブラ ッ クボッ クスで表わ した第 3 図の電気回路 図に示すよ う に ダ一 リ ン ト ン ト ラ ン ジス タ TRi のべ一 ス · エ ミ ッ タ 間に適当 容量を有する コ ン デ ンサ CPを 接続するか、 或は例えば第 4 図に示すよ う にダー リ ン ト ン ト ラ ン ジ ス タ TRi の ベー ス と 動用 ト ラ ン ジス
    [0013] タ TR2 のェ ミ ッ タ E2との間に抵抗 EGを接続するかして 発振を防止して たが、 前者の場合は、 コ ンデ ンサ C
    [0014] を通じて電流が流れるため駆動用 ト ラ ン ジ スタ TR2 と して大き な電流容量の ト ラ ン ジ ス タ が必要と な る欠点 がぁ 、 後者の場合は、 ダー リ ン ト ン ト ラ ン ジス タ TRi の順方向電圧降下が大き く なって、 損失が増加する欠
    [0015] OMFI ― 点があった。
    [0016] 発 明 の 開 示
    [0017] 本発明は前述の如き 従来の欠点を改善 した も のであ
    [0018] ] 、 その 目 的は、 他に不都合を生じさせる こ と な く 極 めて簡単る構成で癸振を防止する こ と にある。
    [0019] 本発明は、 入力容量の比較的大き な ト ラ ン ジ ス タを 別の駆動用 ト ラ ン ジ スタ で駆動する構成の ト ラ ン ジ ス タ増輻回路にお て、 両 ト ラ ンジス タ を発振防止用タ' ィ オ ー ドを介 して相互に配線接続 したも の でぁ 、 発 振防止用ダイ ォー ドの整流作用に よ 発振に必要な電 流のや と が阻止され、 発振は確実に防止される。
    [0020] 駆動用 ト ラ ン ジ ス タ の電流容量値を大き く する必要は る く 、 損失も増加 しない。
    [0021] 図面の簡単な説明 第 1 図はサ ー ボモ ー タ駆動用パ ワ ー増幅回路の電気 回路図、 第 2 図は ト ラ ン ジ ス タを 3 個使用するダー リ ン ト ン ト ラ ン ジス タ の電気回路図、 第 3 図及び第 4 図 は従来の ト ラ ン ジ ス タ増幅回路の電気回路図、 第 5 図 は本発明実施例回路の要部電気回路図である。
    [0022] 発明を実施するための最良の形態
    [0023] 第 5 図は本発明実施例回路の要部電気回路図であ 、 第 1 図と 同一符号は同一部分を示 し、 は発振防止用 ダ イ オ ー ド、 PC Bはブ リ ン ト基板、 RDは放熱器である。
    [0024] 本実施例回路は、 同図に示すよ う に、 ダー リ ン ト ン
    [0025] OMPI ト ラ ンジス タ TRt を冷却のために放熱器 RD上に実装し、 その駆動用 ト ラ ン ジ ス タ TR2 を制御装置側の ブ リ ン ト 基板 PCB上に実装 したバヮ 一増幅回路において、 ダー リ ン ト ン ト ラ ン ジ ス タ TRi の コ レ ク タ C， と駆動用 ト ラ ンジスタ TR2 のコ レク タ C2との間に図示の 口き極性の 発振防止用ダイ ォー ド Diを接続したも のである。
    [0026] このよ う ： 5:構成に依れば、 Ci— Di— Cz— Es— Bi— d で形成される閉ル一ブでは発振防止用ダイ ォー ド0， の順方向の向き に しか電流は流れ いの で、 ダー リ ン ト ン ト ラ ン ジ ス タ TRi の コ レ ク タ · ベ一 ス 間容量と配 線長に よ るィ ン タ'ク タ ン ス との間で癸振に必旻 2:電流 のや ] と 1 はでき な く なる。 従って、 癸振を確実に防 止する こ とができ る。
    [0027] ¾お、 本発明の原理か ら判る よ う に、 発振防止用ダ ィ オ ー ド Diは、 ダー リ ン ト ン ト ラ ン ジス タ TRi と駆動 用 ト ラ ン ジ ス タ TR2 のコ レ ク タ間及び第 5 図の被籙 50 で示すダ― リ ン ト ン ト ラ ン ジ ス タ TRi のベー ス B と駆 動用 ト ラ ン ジス タ TR2 の エ ミ ッ タ Ε2間の少な く と も一 方に接続 しておけば良いも のであ ] 、 その実装は実際 にはプ リ ン ト基板 PCB上で行 ¾われる。 但し、 タ'ー リ ン ト ン ト ラ ン ジス タ TRi の ベ ー ス Βιと駆動用 ト ラ ン ジ ス タ R2 の ェ ミ ッ タ E2の間には、 タ-— リ ン ト ン ト ラ ン ジス タ TRi の ス ィ ツ チ ン グ速度を速めるための回路が 接続される場合があ 、 この よ う な場合には 50の位置 に発振防止用ダイ ォー を接続する こ とが困難若 し く は適当で こ と があるか ら、 その場合にはタ'一 リ ン ト ン ト ラ ン ジ ス タ TR i と駆動用 ト ラ ン ジ ス タ TR 2 の コ レク タ 間のみに発振防止用ダイ 才ー を接^すれ ば良い。
    [0028] 以上の実施例は、 タ'一 リ ン ト ン ト ラ ン ジス タ を別の ト ラ ン ジス タ で懕動する よ う に構成 した ト ラ ン ジ ス タ 増幅回路に本発明を適用 したも のであるが、 本発明は これのみに限定されず、 一般に、 入力容量の比較的大 き な ト ラ ン ジ ス タ を別 の ト ラ ン ジ ス タ で駆動する構成 の ト ラ ン ジ ス タ増幅回路であって両 ト ラ ン ジ スタ の配 線長によ るィ ン ダク タ ン スに よって発振のおそれがあ る も のに対 して適用 し得、 同様の効果を得る こ とがで き る も のである。
    [0029] 以上説明 した よ う に、 本発明は、 入力容量の比較的 大き な ト ラ ン ジ スタ を別の駆動用 ト ラ ン ジ スタ で 動 する よ う に構成 した ト ラ ン ジ ス タ増幅回路に いて、 両 ト ラ ン ジスタ を接続する配線途中に癸振防止用 ト ラ ン ジ ス タ を接続 したも のであ るか ら、 第 3 図示従来回 路の よ う に駆動用 ト ラ ン ジ ス タ の電流容量値を大き く する必要はな く 、 ま た第 4 図示従来回路の よ う に損失 の増加を招 く こ と な く 、 極めて簡単 構成で癸振を防 止 し得る利点があ る。 従って、 本発明をサーボモータ 駆動用パ ワ ー増幅回路等に適用すれぱ、 そ の信頼性の
    [0030] OMPI 向上等が図れて非常に有効である
    [0031] WIPO
    权利要求:
    Claims
    ( 7 ) 請 求 の 範 囲
    1. 入力容量の比較的大き ¾ ト ラ ン ジ スタ を別の駆 動用 ト ラ ン ジ ス タで駆動する構成の ト ラ ン ジ スタ増輻 回路に て 、 前記両 ト ラ ン ジス タは癸振防止用タ' ィ ォー ドを介 して相互に配裰接続されている こ と を特铵 とする ト ラ ン ジス タ増幅回路。
    Z ク レー ム 1 記載の ト ラ ン ジス タ増幅回路にお て、 前記入力容量の比較的大き な ト ラ ン ジ ス タはグー リ ン ト ン ト ラ ン ジ スタ であって冷却のために故熱器上 に実装され、 前記駆動用 ト ラ ン ジス タ は プ リ ン ト基板 上に実装されたも のである こ とを特徵とする ト ラ ン ジ ス タ増幅回路。
    a ク レー ム 2 記載の ト ラ ン ジ ス タ増幅回路におい て、 前記ダ一 リ ン ト ン ト ラ ン ジ ス タ の コ レ ク タ と前記 駆動用 ト ラ ン ジ ス タ の コ レ ク タ と の間に駆動電流に対 し順方向の向き に前記発振防止用ダイ ォー ドを接続し たこ とを特徵とする ト ラ ン ジ スタ增幅回路。
    ΟΜΡΙ
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0055816B1|1986-01-15|Electric switch operation monitoring circuitry
    DE4108709B4|2007-02-22|Empfangskomparator
    US5828242A|1998-10-27|Comparator with built-in hysteresis
    CN1088290C|2002-07-24|使用自举二极管仿真器的桥式电路的驱动电路
    EP0685921A1|1995-12-06|Capacitive charge pump, Bicmos circuit for low supply voltage
    US3482116A|1969-12-02|Voltage to frequency converter
    US4527103A|1985-07-02|Four state DC motor controller
    US4081695A|1978-03-28|Base drive boost circuit for improved fall time in bipolar transistor logic circuits
    US20030107425A1|2003-06-12|High voltage level shifter via capacitors
    KR950024338A|1995-08-21|전원전압 강압장치 및 그를 내장하는 반도체 집적장치 및 그러한 회로를 내장하는 전자장치의 제조방법
    JP2504586B2|1996-06-05|接地外れ保護回路を有する電子回路装置
    EP0257926A3|1989-07-26|Electronic arrays having thin film line drivers
    CA2043610A1|1991-12-01|Drive circuit comprising a subsidiary drive circuit
    US3316423A|1967-04-25|Amplifying apparatus providing two output states
    GB1358193A|1974-06-26|Integrated control circuit
    US4897564A|1990-01-30|BICMOS driver circuit for high density CMOS logic circuits
    US2964653A|1960-12-13|Diode-transistor switching circuits
    US3973246A|1976-08-03|Sense-write circuit for bipolar integrated circuit ram
    US3217181A|1965-11-09|Logic switching circuit comprising a plurality of discrete inputs
    KR960704322A|1996-08-31|개선된 데이타 출력 버퍼|
    US4804868A|1989-02-14|BiMOS logical circuit
    EP0068842B1|1986-10-15|Circuit for generating a substrate bias voltage
    EP0493750B1|1996-08-21|A comparator circuit with precision hysteresis and high input impedance
    JPH0795675B2|1995-10-11|比較回路
    EP0039945B1|1985-09-25|I2l logic circuit
    同族专利:
    公开号 | 公开日
    EP0062679A1|1982-10-20|
    EP0062679A4|1983-02-14|
    JPS5767303A|1982-04-23|
    EP0062679B1|1985-09-11|
    KR830008461A|1983-11-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1982-04-29| AK| Designated states|Designated state(s): SU US |
    1982-04-29| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    1982-06-09| WWE| Wipo information: entry into national phase|Ref document number: 1981902764 Country of ref document: EP |
    1982-10-20| WWP| Wipo information: published in national office|Ref document number: 1981902764 Country of ref document: EP |
    1985-09-11| WWG| Wipo information: grant in national office|Ref document number: 1981902764 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP80/143858801015||1980-10-15||
    JP14385880A|JPS5767303A|1980-10-15|1980-10-15|Transistor amplifying circuit|DE8181902764T| DE3172245D1|1980-10-15|1981-10-09|Transistor amplifier circuit|
    [返回顶部]