• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1981000481A1
    申请号:PCT/JP1980/000175
    申请日:1980-07-29
    公开日:1981-02-19
    发明作者:S Kubo；S Taniguchi；O Shinke；M Ishii
    申请人:Fujitsu Ltd；S Kubo；S Taniguchi；O Shinke；M Ishii；
    IPC主号:G11C29-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] エ ラー処理用情報処理シ ス テ ム およびエ ラー処理 方法
    [0004] 技術分野
    [0005] 本発明はエラー処理用情報処理シ ス テ ムおよびェ ラー処理方法に関 し、 特に、 情報処理シ ス テ ム にお い て メ ィ ン メ モ リ 中にエ ラ 一が発生した場合、 該メ ィ ン メ モ リ に代えて交替メ モ リ を用いる よ う に した エラー処理シ ス テ ム およびエ ラ一処理方法に関する 冃 示 術
    [0006] コ ン ピ ュ ー タ等の情報処理シ ス テ ムは、 情報を格 納する メ ィ ン メ モ リ と情報処理装置とか ら主構成さ れてい る 。 情報処理装置はメ イ ン メ モ リ にア ク セ ス する こ とによ ] メ イ ン メ モ リ か ら情報を読出す。 読 出 し情報を用いて、 情報処理装置は情報処理を行 う 正確な情報処理を実行するためには、 メ イ ン メ モ リ から情報処理装置に供給されるべき情報は正確で ¾ ければな ら 。 しかし が ら、 メ イ ン メ モ リ 中に 固定エ ラーまたは ソ フ ト エ ラーが存在する こ とがあ る 。 固定エ ラーはメ イ ン メ モ リ の一部が永久的に破 壌される こ とに原因する 。 ソ フ ト エラ 一は特に半導 体記憶素子におい ては ア ル フ ァ 線や メ モ リ セ ル 内 の 内部電圧変動に起因 して発生する 。 ソ フ ト ヱ ラーお よび固定エラーを避ける為に、 情報処理シ ス テ ム内 に一般にエ ラー訂正回路が設け られている。 エ ラー 訂正回路の 1 例は周知の SEC - DED ( シ ン グル · ェ ラ ー ， コ レ ク ト - ダブル ' エ ラ ー · デ ィ テ ク ト ；） 回 路である 。 SEC - DED 回路に よれば、 メ イ-ン メ モ リ 内の ビ ッ ト 線またはワー ド線における 1 ビ ッ ト エ ラ 一は、 訂正情報を再書込'みする こ とに よ って訂正さ れ得るが、 メ イ ン メ モ リ 内の ビ ッ ト 線またはワー ド 線における 2 ビ ッ ト以上のエ ラーは訂正する こ とが でき ない。 2 ビ ッ ト以上のエ ラーが検出される と、 情報処理シ ス テ ムはシ ス テ ム ダ ウ ン と なる 。 同様に, 他のエ ラー訂正回路において も、 訂正可能エラーは 訂正されるが、 訂正不可能なエ ラ τは単に検出され るだけでシ ス テ ム ダウ ンと なる 。 ソ フ ト エラ一はメ ィ ン メ モ リ の メ モ リ セ ル に格納された情報の極性の 突発的反転である 。 従って、 ソ フ ト エ ラ ーはメ モ リ セ ル に正しい情報を再書込みする こ と に よ ])訂正さ れ得る 。
    [0007] しかしなが ら、 近年、 例えば、 半導体記憶素子内 の各メ モ リ セ ル の寸法を小さ く する こ と に よ ]9 、 メ イ ンメ モ リ の記憶容量は益々増大してき ている。 メ モ リ セ ル の寸法が小さ く ¾ つたこ とに よ ！） 、 メ モ リ セ ル内のアル フ ァ 線に基づ く ソ フ ト ヱ ラーが発生す る確率は増大する 。 これ らのア ル フ ァ 線はハ。 ッ ケー
    [0008] O PI
    [0009] λ WIPO一 ヅ材料か ら放射される も ので あ っ て、 半導体メ モ リ セ ル のダイ ナ ミ ッ ク ノ ー ドを一時的に反転させる 。 従っ て、 ヱ ラ ー訂正回路の機能に も 係わ らず、 ソ フ ト エラーの増大のために訂正不可能なエラーが発生 する確率は高 く なる。 この結果、 シ ス テ ム-ダ ウ ンが 起る確率が高 く る 。
    [0010] シ ス テ ム ダ ウ ンが起る確率を低くするために、 情 報処理装置がメ ィ ン メ モ リ をア ク セ スする前にエラ 一を除去してお く こ とが考え られる。 この目 的の為 に、 エ ラ ー処理装置と交替メ モ リ を更に備えた情報 処理シ ス テ ム が存在し得る'。 ヱ ラ ー処理装置は、 情 処理装置がメ イ ン メ モ リ をア ク セ ス してい ¾い時 にメ イ ン メ モ リ をア ク セ スする こ とができ る 。 メ イ ン メ モ リ に格納された情報の正確性はエ ラ ー処理装 置に よ っ てチ ェ ッ クされる。 格納された情報中に 1 つ以上のエ ラーがあ'る場合、 このエ ラ一はエ ラー処 理装置に よ っ て解析される 。 こ の解析の結果、 も し エ ラ ーが訂正可能 も のであれば、 正 しい情報が交 替メ モ リ に格納される。 次いで、 交替メ モ.リ に格納 された正 しい情報はヱ ラー処理 置の動作の終了の 後の情報処理において用い られる 。 このシ ス テ ム に よれば、 情報処理装置がメ イ ン メ モ リ をア ク セ スす る前に訂正可能なエ ラ一は除去される。 従っ て、 シ ス テ ム ダ ウ ン状態が起る確率は低 く な る。 しかし
    [0011] O贿 。一 が ら、 情報処理装置がメ イ ン メ モ リ をア ク セス して いる間に、 SEC - DED 回路における 2 ビ ッ ト以上の エ ラーの如き、 訂正不可能なエ ラーが発生した場合 シ ステ ム ダ ウ ン状態は依然と して生ずる 。 ヱラ ー訂 正回路と して SEC - DED 回路が用い られる-場合、 こ れ らの訂正不可能 ¾エ ラ一は情報処理実行中に、 2 ビ ッ ト 以上の固定エ ラーが発生する場合のみな らず 2 ビ ッ ト以上のソ フ ト エ ラーが発生する場合、 1 ビ ッ ト の固定エ ラ 一 と 1 ビ ッ ト以上のソ フ ト エ ラーが 発生する場合、 またはパース ト エラ ー と ソ フ ト エラ —が発生する場合に も起る 。 パース ト エラーはメ イ ン メ モ リ 中の 1 つ以上のチ ッ プにおける複数のメ モ リ セルでの固定エ ラ ーを意味する 。
    [0012] 発明の開示
    [0013] 従って、 本発明の目 的は、 情報処理中の固定エ ラ 一 と ソ フ ト エ ラ 一、 またはパース ト エラ一 と ソ フ ト ェ ラーに因る シス テ ム ダウ ン状態を起さ ¾い情報処 理シ ス テ ムを提供する こ とである。
    [0014] 本発明の他の目 的はメ イ ン メ モ リ と交替メ モ リ を 有 し、 交替メ モ リ は固定エ ラ ーが生 じる場合にのみ 用 られる情報処理シ ス テ ムを提供する こ とである 本発明の更に他の目 的は、 メ イ ン メ モ リ と交替メ モ，リ と を有 し、 交替メ モ リ のサ イ ズは従来技術にお ける交替メ モ リ のサ イ ズ よ ]) 減少 している情報処理
    [0015] Οί.ίΡΙ , WIPO シ ス テ ム を提供する こ と である。
    [0016] 本発明の更に他の 目的は、 情報処理中の固定エ ラ 一 と ソ フ ト エ ラ 一、 ま たはパー ス ト エ ラー と ソ フ ト エ ラーに因る シ ス テ ム ダ ウ ン状態を避けるエ ラ一処 理方法を提供する こ と である。
    [0017] 本発明に従って提供される も のは、 メ イ ン メ モ リ、 該メ ィ ン メ モ リ に格納された情報を処理する情報 処理装置、 - 該メ ィ ン メ モ リ か ら読出されたエ ラ一情報を処理 するヱ ラー処理装置であっ て、 該情報処理装置は該
    [0018] エ ラ ー処理装置が該メ ィ ン メ モ リ をア ク セ ス してい る間該メ イ ン メ モ リ の ア ク セ スを阻止される よ う に な っ てお ]) 、 該エ ラ ー処理装置は該メ イ ン メ モ リ 力 ら読出されたェ ラー情報を格納するェ ラ一記憶手段 を含んでいる もの、
    [0019] 該エ ラー記憶手段に該エ ラー情報を通知する エ ラ 一通知手段、
    [0020] 該メ ィ ン メ モ リ か ら読出された情報中にエ ラ 一情 報が検出された場合該メ イ ン メ モ リ か ら読出された 情報を訂正して訂正情報を出力する情報訂正手段、 およ び
    [0021] 該エ ラー処理手段の制御の下に該訂正情報を格納 する交替メ リ を有する情報処理システ ム において、
    [0022] 該情報処理シ ス テ ムは更に、
    [0023] 、 WIPO一 - 該エ ラ ー処理装置に含まれてお 、 該ヱ ラー記憶 手段に格納された該エ ラー情報に応じて該エ ラー処 理装置が該メ ィ ン メ モ リ をア ク セ スすべ き か否かを 決定する ア ク セ ス決定手段、 .
    [0024] 該メ イ ン メ モ リ か ら読出されたエ ラー情報を解析 するエラ一解析手段、
    [0025] 該ェ ラ一解析手段に よ る解析結果に応 じて該訂正 情報を該交替メ モ リ に格納すべきか否かを決定する 交替動作制御手段、 および ；
    [0026] 該エラー処理装置に よ る交替動作の終了の後に該 交替メ モ リ に格納された該訂正情報を該情報処理装 置に転送する情報切換手段 ' を具備 したこ と を特徵とする情報処理シス テ ムであ
    [0027] 0 0
    [0028] 本発明に よ る情報処理シ ステ ム の動作に 2 つの態 様が存在する 。 第 1 の態様はエ ラー処理装置が通常 のルー チ ン でメ ィ ン メ モ リ をア ク セ スする場合であ る 。 この態様においては、 メ イ ン メ モ リ に格納され た情報は情報処理装置がメ ィ ン メ モ リ をア ク セ スす る とは独立にエ ラ一訂正回路に よ っ て定期的にチ ヱ ッ クされる。 第 2 の態様は情報処理装置がメ ィ ン メ モ リ をア ク セ ス している間にエラーが発生 した場合 であ る 。 こ の第 2 の態様においては、 情報処理装置 はメ イ ン メ モ リ へのア ク セスを中断され、 制御権は 情報処理装置からエ ラー処理装置に移る。 両態様に おい て、 情報処理装置は メ イ ン メ モ リ にア ク セスす る こ とを禁止される 。 - 両態様の動作において、 エ ラー訂正回路に よ っ て メ イ ン メ モ リ 内の了 ド レ ス について エ ラ 一が検出さ れ い場合、 メ ィ ン メ モ リ の次のァ ド レスがチ ェ ッ ク される 。 エラ ーが検出されこのエ ラ一がエ ラー訂 正回路に よ っ て訂正可能の場合、 以下の動作（1)およ び（2)の 1 つが選択される 。
    [0029] (1) メ イ ン メ モ リ のエ ラーが検出された同一ァ ド レ ス に正 しい情報を再書込み した後、 エ ラ ー処理装置 はこの同一ァ ド レ スを再びア ク セスする 。 次いで、
    [0030] (a) も し同一のエラーが検出される と、 このエ ラ 一はメ イ ン メ モ リ の固定エ ラー と看做され、
    [0031] (b) エ ラーが検出され い場合、 前回検出された エ ラ一は ソ フ ト エラ一 と看做される。
    [0032] (2) ヱ ラ ー処理装置はエ ラ ーア ド レス に隣接する複 数のア ド レ スをア ク セ スする 。 次 で、
    [0033] (a) エ ラ 一処理装置に よ って同一のエ ラーが検出 された場合、 これ らのエ ラ ーはパ ー ス ト エ ラ一 と看 做され、
    [0034] (b) 同一ヱ ラーが検出され い場合、 前回検出さ れたエ ラ ーはソ フ ト エラ ー と看做される 。
    [0035] 両動作態様において、 訂正不可能な エラーが検出 一 O PI _ WIPO~ された場合、 以下の 2 つの動作（3)および (4)の 1 つが 選択される 。
    [0036] ■(3) 制御権がエ ラー処理装置から情報処理装置に移 つた後に この訂正不可能なエ ラーはシ ス テ ム ダウ ン 状態をもた らすので、 エラ ー訂正回路はこ-の訂正不 可能なエ ラ ーを無視する。
    [0037] (4) エ ラー処理装置はエ ラーが検出された同一ァ ド レ スを再度ア ク セ スする 。 次 で、
    [0038] (a) 同一エラーが検出された場合、 このエ ラーは 訂正不可能な固定エ ラー と看做され、
    [0039] (b) エ ラーが検出され ¾かった場合、 前回検出さ れた訂正不可能 ¾エラーはソ フ ト エ ラー と看做され
    [0040] O 0
    [0041] 前述の如 く 、 エ ラ ーが固定エラーか、 ソ フ ト エラ 一か、 またはパース ト エラーである と看做された後 に、 エ ラ ー処理装置は以下の 3 つの方法（5)ない し（7) の 1 つで交替メ モ リ を制御する。
    [0042] (5) ヱ ラーが訂正可能な固定ヱ ラーと看做された場 合にのみエ ラー ビ ッ ト情報は訂正されて交替メ モ リ に格納される 。
    [0043] (6) エ ラーが訂正可能なパー ス ト エ ラー と看做され た場合にのみエラー ビ ッ ト情報は訂正されて交替メ モ リ に格納される 。
    [0044] (7) エ ラーが訂正可能な固定エラーまたは訂正可能
    [0045] OMPI
    [0046] 、 o」 ¾パ— ス ト エ ラ ー と看做された場合にのみエラ ー ビ ッ ト情報は訂正さ.れて交替メ モ リ に格納される 。
    [0047] エ ラ ーが訂正されて交替メ モ リ に格納された後に. または、 ソ フ ト エ ラー若し く は訂正不可能る固定ェ ラ ー と看做された後に、 制御権はエラ一処-理装置か ら情報処理装置に移される 。 次いで、 情報処理装置 はメ イ ン メ モ リ を占有する。 この後、 切換動作に よ つ て、 交替メ モ リ に格納された訂正された情報がメ ィ ン メ モ リ に格納されている エ ラ 情報の代 に用 い られる。
    [0048] 図面の簡単る説明
    [0049] 本発明の特有の特徵と共に、 前述の目 的およ び他 の目 的は添附の図面に関する以下の記述から よ ] 明 確にな ] また よ ！） 容易に理解されるであろ う 。
    [0050] 第 1 図は本発明の一実施例に よ る情報処理シ ス テ - ム の概略プ ロ ッ ク線図、
    [0051] 第 2図は第 1 図のシ ス テ ム に含まれたエ ラー処理 装置の回路図、
    [0052] 第 3 図は第 1 図のシ ス テ ム に含まれたシ ン ド ロ ー ム発生回路 S G によ っ てエ ラーが検出され い場合 の第 2 図のエ ラ ー処理装置の動作を説明するための タ イ ム チ ャ ー ト 、
    [0053] 第 4 図は第 1 回目 の読出 し動作において 1 ビ ッ ト エ ラ一が検出されたが第 2 回目 および第 3 回目 の読
    [0054] O PI 出 し動作において同一エラ ーが検出され かった場 合の、 第 2図のエ ラー処理装置の動作を説明するた め の タ イ ム チ ヤ ー ト 、
    [0055] 第 5 図は第 1 回目 の読出 し動作において 1 ビ ッ ト エラ ーが検出され、 第 2 回目 の読出 し動作における エラ一 ビ ッ ト が第 1 回目 の読出 し動作における エラ ー ビ ッ ト と一致 した場合を示すタ ィ ム チ ヤ一 ト、 第 6 図は第 2 図のエラー処理装置に よ つて実行さ れる交替動作を説明するためのタ ィ ム チ ヤ ー ト、 第 7 図 い し第 1 3 図はそれぞれ第 1 図のシ ステ ム にすべて含まれている情報訂正回路 D C 、 シ ン ド ロ ー ム記憶装置 S M、 書込み情報選択回路 W S 、 読 出 し情報選択回路 R S 、 マ ル チ プ レ ク サ MPX 、 ァ ド レ ス選択回路 A S 、 および起動信号選択回路 S S O 論理回路図、
    [0056] 第 1 4 図は本発明の他の実施例に よる情報処理シ ス テ ム の概略ブ ロ ッ ク線図、
    [0057] 第 1 5 図は第 1 4 図のシ ス テ ム に含まれている交 替動作制御回路 T C の回路図、
    [0058] 第 1 6 図は第 1 4 図のシ ス テ ム の ハ。 ト ロ ー ル動作 を説明するための フ 口 一 チ ヤ 一 ト 、
    [0059] 第 1 7 図は'第 1 4 図のシ ス テ ム における 1 ビ ッ ト エラ ー処理ルー チ ンを説明するための フ ロマチ ヤ 一 卜 、
    [0060] CMPI WIPO 第 1 8 図は第 1 4 図のシス テ ム における 2 ビ ッ ト エ ラ一処理ルーチ ンを説明するための回路図である 発明を実施するための最良の形態
    [0061] 第 1 図において、 本発明の 1 実施例に よ る情報処 理シス テ ムは中央処理装置の如き情報処理装置 A と 記憶装置 B とか ら主構成されている 。 記憶装置 B は メ イ ン メ モ リ M と交替メ モ リ M A を含んでいる 。 メ イ ン メ モ リ Mは情報 ビ ッ ト 格納部 M D と チ ヱ ッ ク ビ ッ ト 格納部 M C から構成されている 。
    [0062] 記憶装置 B はまた、 メ イ ン メ モ リ Mか ら読出され た情報を訂正する読出 し情報訂正回路 D C を含んで いる。 装置 B はまた、 情報処理装置 Aか ら線 i を 通して転送される情報と読出 し情報訂正回路 D C か ら線 9 を通して転送される情報と を受け取る書込 み情報選択回路 D C であっ て、 その入力 と して これ らの線 1 および 9 の 1 つを選択する こ とに よ ] メ ィ ン メ モ リ Mおよび交替メ モ リ M A に書込まれる 情報を選択する も のを含んでいる。 書込み情報選択 回路 W S の出力線 ^ 2 は情報ビ ッ ト格納部 M D の入 力、 チ ヱ ッ ク ビ ッ ト 発生回路 C G の入力、 およびマ ルチ プ レ ク サ MPX の第 1 の入力に接続されている 。 マ ルチプ レ ク サの第 2 の入力はチ ヱ ッ ク ビ ッ ト 発生 回路 C G の出力に線 ^ 3 を通して接続されている 。 チ - ッ ク ビ ッ ト 発生回路 C Gは、 線 ^ 2 を通して書
    [0063] O PI 込み情報選択回路 w s から転送される情報を用いて 情報ビ ッ ト 中のエ ラー情報を訂正するために用い ら れるチ - ッ ク ビ ト を発生する。 発生 したチヱ ッ ク ビ ッ ト は線 3 を通 してマ ルチ プ レ ク サ MPX に書込 'まれる と共に、 チ ェ ッ ク ビ ッ ト格納部に書込まれる マルチプレクサ MPXはその入力と してこれらの線
    [0064] & 2 および 3 の 1 つを選^する こ とに よ ])、 交替 メ モ リ M A に書込まれるべき情報を選択する。
    [0065] 交替メ モ リ が用い られていない時は、 情報ビ ッ ト 格納部 M D に格納された情報と チ ェ ッ ク ビ ッ ト格納 部 M C に格納されたチ ヱ ッ ク ビ ッ ト は、 線 およ
    [0066] X " 、 読出 し情報選択回路 R S 、 および線 6 を 通 して読出 し情報訂正回路 D C およびシ ン ド ロ ー ム 発生回路 S G に転送される 。 シ ン ド ロ ー ム発生回路
    [0067] S Gはシ ン ド ロ ー ム ハ。ター ンを発生し、 シ ン ド ロー ム ハ0ター ンを用いて読出 し情報の中に 1 ビ ッ ト エ ラ 一が検出される と、 エラーシ ン ド ロ ー ム信号が発生 して線 ^ 7 を通 して第 1 のデ コ ー ダ DEC ①に転送さ れる 。 デコーダ DEC ①はエ ラ 一 ビ ッ ト の位置を決定 しヱラー ビ ッ ト の位置を示す信号を線 ^ 8 を通して 読出 し情報訂正回路 D C に転送する 。 読出 し情報訂 正回路 D C は第 1 のデコ ーダ DEC ①からの信号を用 いて読出 し情報を訂正する 。 訂正された情報は次い で線 9 を通して情報処理装置 A に転送される 。 シ
    [0068] OMPI _ ン ド ロ ー ム発生回路 S Gから出力されたエ ラーシ ン ド ロー ムはまた線 ^ 7 を通っ てシ ン ド ロ ー ム記憶回 路 S Mに転送される。 シ ン ド ロ ー ム記憶回路 S Mは 格納されている エ ラーシ ン ド ロ ー ム と次の読出 し動 作において発生したエ ラーシ ン ド ロ ー ム と 'を比較す る比較器 （ 第 1 図には図示せず ） を含んでいる 。 両 方のエ ラーシ ン ド ロ ー ム が一致 した場合、 エ ラ ーシ ン ド ロ ー ムはシ ン ド ロ ー ム記憶回路 S Mに交替シ ン ド ロ ー ム と して格納される。 交替シ ン ド ロ ー ムは線 β 16 を通って第 2 のデ コ ー ダ DEC ②に転送され、
    [0069] DEC ② に おい て交替すべき ビ ッ ト 位置が決定される 第 2 のデコ ーダ DEC ②は次 で交替すべき 'ビ ッ ト の 位置を示す信号を発生する 。 第 2 のデコーダ DEC ② か らの信号は線 ^ 17 を通ってマ ルチ プ レク サ MPXの 第 3 の入力と読出 し情報選択回路 R S の第 3 の入力 と に転送される 。 マ ルチ プ レ ク サ MPXは、 線^ i 7 を 通 して転送された情報に基つ' てその入力と して 2 つの線 2 およ び 3 の 1 つを選択する。 マ ルチ ： 7° レクサ MPXに よ つ て選択された情報は交替.メ モ リ
    [0070] M A に書込まれるべき情報と して用い られる 。 交替 メ モ リ M A の出力は線 ^ 15 を通して読出 し情報選択 回路 R S の第 4 の入力に接続されてい る 。 読出 し情 報選択回路 R S は、 線 ^ 17 を通して転送された情報 に基づいて、 2 本の線 ^ 4 よび ^ 5 の 1 本を線
    [0071] O FI 1 5 と交替すべき も のと して決定する。
    [0072] 記憶装置 B はま た、 エ ラーを処理し必要な場合は 交替メ モ リ M A を制御してメ イ ン メ モ リ と交替させ るエ ラー処理装置 E P を含んでいる。
    [0073] エ ラー処理装置 E P は通常、 所定の通常-ル一 チ ン に従ってメ ィ ン メ モ リ をハ0 ト ロ ールする。 しかしな がら、 本発明の この実施例に よれば、 エ ラ一処理装 置 E P は、 情報処理装置 Aがメ イ ン メ モ リ を占有し ている間にシ ン ド ロ ー ム発生回路に よ ってエ ラーが 読出 し情報中に検出された時はいつでも、 エ ラー処 理装置はメ イ ン メ モ リ のハ。 ト ロ ー ルを開始する 。 ェ ラ ー処理装置 E P がメ イ ン メ モ リ M をハ。 ト ロ ール し ている間は、 エ ラー処理装置 E P は禁止信号を発生 し、 こ の禁止信号は線 ^ 25 を通って情報処理装置 A に転送され、 情報処理装置 Aはメ イ ン メ モ リ Mへの ア ク セスを禁止される。
    [0074] シ ン ド ロ ー ム発生回路 S G に よ って： r: ラーが検出 された場合、 エ ラ一シ ン ド ロ ー ムはシ ン ド ロ ー ム記 憶回路 S Mに格納され、 エ ラー通知信号が線 20 を 通してヱ ラー処理装置 E P に転送される。 エ ラー処 理装置 E P は次いでエ ラー通知信号を解析する。 こ の解析の結果、 エ ラーが訂正可能なエ ラー と看做さ れた場合、 エ ラー処理装置 E P は書込み情報選択制 御信号を発生し、 こ の信号は線 ^ 24 を通っ て書込み
    [0075] OUT!
    [0076] 、 ¾ IPO"" 情報選択回路 w s の制御入力に転送される 。 書込み 情報選択制御信号に応答 して、 書込み情報選択回路
    [0077] W S はその入力と して線 9 を選択する。 同時に、 エ ラー処理装置 E P はエ ラー ビ ッ ト のア ド レ ス と同 —の ア ド レ ス信号を発生する 。 こ のア ド レス信号は 線 ^ 18 、 ア ド レ ス選択回路 A S および線 12 を通つ てメ イ ン メ モ リ Mに転送される。 次いで、 読出 し情 報訂正回路 D C に よ つ て訂正された正 しい情報は、 了 ド レ ス信号を用いる こ とに よ ] 9 、 メ イ ン メ モ リ 中 に エ ラ ーが発生 した同一ァ ド レス に再書込みされる
    [0078] 次いで、 エ ラー処理装置は メ イ ン メ モ リ をパ ト 口 ー ルする。 八0 ト ロ ー ル の結果、 シ ン ド ロ ー ム発生回 路 S Gにおいて再びエ ラ一が検出された場合、 エ ラ 一通知信号は再びエラー処理装置 E P に転送され、 かつ、 シ ン ド ロ ー ム記憶装置 S Mにおいて、 エ ラー シ ン ド ロ ー ムは前回格納されたエ ラー シ ン ド ロ ー ム と比較される 。
    [0079] エ ラ一シ ン ド ロ ー ムが前回格納されたエ ラーシ ン ド ロ ー ム と一致 した場合、 一致信号が線 21 を通し てヱ ラ ー処理装置 E P に転送される 。 エ ラー処理装 置 E P は次いで線 2。 および ^ 21 か らの信号を解 析する 。 こ の解析の結果、 エ ラーは固定エ ラー と看 做される 。 次いで読出 しデータは情報訂正回路 D S に よ っ て再び訂正される 。 訂正された情報は次いで
    [0080] ひ、
    [0081] OMPI 書込み情報選択回路 W S 、 線 2 、 マ ル チ プ レ ク サ MPXおよび線 ^ 14 を通して交替メ モ リ M Aに転送さ れ、 その中に書込まれる 。 エラー情報がチ ェ ッ ク ビ ッ ト情報である場合、 訂正された情報はチェ ク ビ ッ ト発生回路 C G、 線 ^ 3 、 マ ル チ プ レク-サ MPX お よ び線 ^ 14 を通して交替メ モ リ M A に転送される。 こ の後、 交替メ モ リ M A に格納された情報が、 メ イ ン メ モ リ Mに格納された誤 ] 情報を用いる こ と に代 えて用い られる 。
    [0082] エ ラーシ ン ド ロ ー ム力 S前回格納されたエ ラ一シ ン ド ロー ム と一致 し ¾かった場合、 前回のエラ一はソ フ ト エ ラ ーと看做される 。
    [0083] 第 2図は第 1 図におけるェ ラー処理装置 E P の詳 細 論理回路図である σ 第 2 図において、 エラ ー処 理装置はカ ウ ン タ CNT 0 と CNT 1、 アン ドゲー ト Α ® ない し Α ⑫ 、 オ アゲー ト O R ® ない し O R ⑤、 イ ンパ ー タ Ν ) ない し N ③、 J - Kフ リ ッ ° · フ ロ ッ 7°F F® い し F F ⑦、 微分回路 D ®、 D ①、 最大ア ド レ ス 計数回路 MAX、 およびシ フ ト レ ジス タ S B 0 ない し S R 2 か ら つ ている 。 この回路および以下の回路 は周知の CML ( カ レ ン ト 。 モ ー ド . ロ ジ ッ ク ） 技術 に よ っ て動作する と い う こ と に注意を払 うべき であ る 。 従って、 各ア ン ドゲー ト は両入力が論理 「 H 」 ( ハ イ ） を受け取った時、 論理 「 L 」 （ ロ ー ） を出 力する 。 また、 各オアゲー トは少な く と も 1 つの入 力が論理「 H 」 を受け取った時、 論理「 H 」 を出力 する 。 また、 各 J - K フ リ ッ プ · 7 口 ッ プは J 入力 に論理「 L 」 を受け取る と セ ッ 卜 されて論理「 H 」 を出力 し、 K入力に論理 「 L 」 を受け取る-と リ セ ッ ト される 。
    [0084] 第 3 図は、 シ ン ド ロ ー ム発生回路 S Gから線^ 20 を通っ てエ ラーが転送されない場合の第 2 図のエ ラ 一処理装置の動作説明の為のタ ィ ム チ ヤ 一 ト である 第 1 図、 第 2 図および第 3 図に基づいて情報処理装 置の動作を詳細に説明する。
    [0085] カ ウ ン タ CNT 0 は線 1 0 3 および 1 0 4上の 2種 類のク ロ ッ ク信号 H C および L C を発生する 。 線 1 0 3 上のク ロ ッ ク信号 H C の周波数は線 1 0 4上 のク ロ ッ ク信号 L C よ ]) 高い。 エ ラ一処理装置 E P が通常のル ー チ ン で動作する場合、 ハ。 ト ロ ー ル動作 は線 1 0 4上のク ロ ッ ク信号 L C に よ っ て起動され る 。 交替動作が行われる場合は、 ハ。 ト ロ ー ル動作は 線 1 0 3 上の高周波ク ロ ッ ク信号 H C に よ って起動 される 。 通常のルーチンにおいて、 線 ^ 2 1 上のエラ
    [0086] ——致信号が論理「 H 」 の時、 すなわち、 第 3 図に 示されている よ う にエ ラ ーが検出 され い時、 フ リ ク 7° - フ ロ ッ プ⑥は リ セ ッ ト されてお ] その出力線 1 2 9 は論理 「 1^ 」 と ¾ る 。 従っ て、 線 1 0 4 上の ク ロ ッ ク信号 L C はア ン ドゲー ト A ①およびオアゲ ー ト O R ® を通っ て フ リ ッ ° · フ ロ ッ 7° F F ® の J
    [0087] - 入力に転送されて F F ® をセ ッ ト し、 それに よ J9 出力線 1 0 6 は論理 「 11 」 に ¾る 。 F F ® の出力線
    [0088] 1 0 6 は線 ^ 25 に接続されてい る 。 線 ^ 25 の論理
    [0089] 「 H J は情報処理装置 A ( 第 1 図 ） がメ イ ン メ モ リ をアク セスする こ と を禁止する 。 情報処理装置 Aに おい て、 メ モ リ 要求信号 MREQが第 3図に示される よ う に発生する。 メ モ リ 要求信号 MRSQは通常はメ モ リ 起動信号 MRST として情報処理装置 Aから出力される 各メ モ リ 起動信号の前緣に よ っ て、 メ モ リ サ イ ク ル のための時間間隔 TMを有する メ モ リ ク ロ ッ ク信号が 発生する。 しかしな力 S ら、 メ モ リ 起動信号 MRSTが出 力される こ とが禁止される と、 対応する メ モ リ ク ロ ッ ク信号は発生せず、 この場合は、 ハ。 ト ロ ー ルク ロ ッ ク信号 P Tが以下のよ う に して発生する 。
    [0090] 反転出力線 1 0 5 における反転ク ロ ッ ク信号がシ フ ト レ ジス タ S R 0 に印加される 。 シ フ ト レ ジス タ
    [0091] S R 0 にお て、 線 1 0 5上の反転ク ロ ッ ク信号は 約 1 メ モ リ サ イ ク ルの所定時間だけ遅延される 。 こ の遅延は線 1 0 5 上の反転ク ロ ッ ク信号が、 メ モ リ サ イ ク ルの終了の後に線 1 0 7 上のハ0 ト ロ ー ル起動 信号と して用い られるために必要である 。 線 1 0 5 上のク 口 ッ ク信号は遅延され、 オアゲー ト 0 R ① を
    [0092] _ OMPI一 WIPO一 通して シ フ ト レ ジス タ S R 1 に転送されて ハ。 ト 口 一 ル起動信号と して用い られる 。 シ フ ト レ 、クス タ S R1 は線 1 0 9 上に信号を発生 し、 この信号は次いでィ ン パータ N⑰ に よ つ て反転されて第 1 回目 の読出 し 動作起動信号 R Q が出力線 1 1 0 上に形成-される 。 信号 R Q は線 19 (第 1図 ） を通って起動信号選択 回路 S S に転送される 。
    [0093] 線 1 0 7上のパ ト ロ ー ル起動信号はまたイ ン パ ー タ N ① を通っ て フ リ ッ プ ' フ ロ ッ 7° F F ①に転送さ れ、 F F ® をセ ッ ト する。 F F ①の出力信号は線
    [0094] & 23 (第 1図 ） を通っ てア ド レ ス信号選択回路 A S と起動信号選択回路 S S に転送される 。
    [0095] 線 1 0 7上のハ。 ト ロ ー ル起動信号はまたオ ア ゲー ト O R ⑤ を通っ てカ ウ ン タ CNT 1 に転送される 。 力 ゥ ン タ CNT 1 は次 でァ ド レ ス信号 T A 0 ない し で （ ー 1 ) を発生し、 こ の了 ド レ ス信号は線^ 18 を通っ てア ド レ ス信号選択回路 A S ( 第 1 図 ） に転 送される 。 回路 S S は次いで信号 R o を選択 し、 回 路 A S は信号 T A 0 い し T A ( P— 1 ) を選択する 次いで、 第 1 回目 の読出 し動作がァ ド レ ス信号 T A 0 い し T A ( P— 1 ) に よ っ て指定されたメ イ ン メ モ リ 内のァ ド レ ス に つい て実行される 。
    [0096] 第 1 回 目 の読出 し動作において、 1 ビ ッ ト エ ラ 一 が検出され ¾かった場合、 線 のレベルは論理
    [0097] 0:、ίΡΙ
    [0098] WIPO 「 H 」 であ ！） 、 従ってサーチ · モー ド ' フ リ ッ プ ' フ ロ ッ ^ F F ②はセ ッ ト されない。 この状態で、 シ フ ト レ ジ ス タ S R 1 は、 第 1 回読出 し動作起動信号 R 0 を発生 した後の所定の時刻に線 1 1 1 上に第 2 の信号 S Q を発生する 。 また、 シ フ ト レ 'ゾ -スタ S R 1 は、 第 3 図に示される よ う に、 線 1 1 1上に第 2 の 信号 S Q を発生した後の所定の時刻に、 線 1 1 2 上 に第 3 の信号を発生する 。 サー チ モ 一 ド F F ② が セ ッ ト されていないので、 線 ΓΊΓ 7上の反転出力信号 は論理 「 H 」 である 。 従っ て、 線 1 1 1 上の第 2 の 信号 S o はア ン ドケ、、一 ト A ⑥を通して転送される こ とはな く 、 こ う して、 線 1 2 1 上の出力信号は論理 「 H 」 である。 従っ て、 フ リ ッ プ ' フ ロ ッ プ F F ④ はセ ッ ト されるい。 F F ④ の出力における信号はか く して論理 「 L 」 であ ])、 この信号はオアゲー ト
    [0099] 0 R ②を通して転送される こ とは い。 従って、 ォ ァゲー ト 0 R ②の線 1 3 2上の出力信号は論理「 H」 である。 結論的には、 線 1 1 2上の信号はア ン ドゲ ー ト A ③ を通って転送される こ と を阻止される 。 か く して、 線 1 1 5上の再起動信号はこの場合は発生 しない。
    [0100] サ ー チ ' モ ー ド · フ リ ッ プ · フ ロ ッ プ F F ② が セ ッ ト されていないので、 その出力 1 1 7 は論理「 H」 である 。 また、 フ リ ッ 7° · フ ロ ッ プ F F ⑥はセ ッ ト
    [0101] OMPI WIPQ- されていないので、 その出力 1 2 9 も論理「 L 」 で あ る 。 従って、 線 1 1 1 上に第 2 の信号 S 。 が発生 する と、 ア ン ドゲー ト A ⑪ の 3 つの入力はすべて論 理 「 L 」 と なる。 次 で、 線 1 3 0上に リ セ ッ ト信 号が発生しオアゲー ト O R ④ を通してフ リ - ッ プ · フ 口 ッ プ および F F ① の K入力に印加される。 か く して、 フ リ ッ プ * フ ロ ッ プ： F F ®および F F ① は リ セ ッ ト され、 ハ。 ト ロー ル動作は完結する。
    [0102] 第 4 図は、 第 1 回目 の読出 し動作において 1 ビ ッ ト エラーが検出されたが第 2 回目 および第 3 回目 の 読'出 し動作において同一エ ラ ーが検出され かった 場合の、 第 2 図のエ ラー処理装置の動作説明用のタ ィ ム チ ャ ー ト である。 この場合は、 第 1 回目 の読出 し動作でエ ラー通知信号 Eが発生 し、 シ ン ド ロ ー ム 発生回路 S G ( 第 1 図 ） か ら線 ^ 2Q を通してエ ラ一 処理装置 E P 内のア ン ドゲー ト A ④に転送される。 次いで、 線 1 1 6 上の論理 「 1^ 」 は © の 入カ に印加されて F F ② をセ ッ ト する。 従っ て、 線 ΓΤ7 上の反転出力は論理「 L 」 と なる 。 線 1 1 1 上の第 2 の信号 S o が シ フ ト レ ジス タ S R 1 に よ っ て発生 する と、 ア ン ドゲー ト A ⑥ の両方の入力は論理「 L」 と なる 。 か く して、 F F ④はセ ッ ト されて状態信号 STE 1 を出力 し、 こ の信号は線 27 (第 1図 ） を通 つ て.ァ ド レ ス選択回路 A S に転送される 。 線 ^ 122 上の信号 STE 1 はまた、 オアゲー ト O R ②を通って アン ドグー ト A ③ の 1 つの入力に転送される 。 こ の 状態で、 線 1 1 2上に第 3 の信号 Τ。 が発生する と 第 3 の信号 T o はア ン ドゲー ト A ③ を通って転送さ れ得る。 か く して、 線 1 1 5上に再起動信-号 E S 0 がア ン ドゲー ト A ③ の出力に得られる。 線 1 1 5上 の再起動信号 R S o はオアゲー ト O R ①を通ってシ フ ト レ 'ク ス タ S R 1 に転送される 。 次いで、 第 2 の 読出 し動作起動信号 がただちに発生する 。
    [0103] 第 2 回 目 の読出 し動作における ア ド レ スは、 線 1 2 2上の信号 STE 1 を用いる こ とに よ て第 1 回 目 の読出 し動作における ァ ドレス と異なる よ う に制 御される 。 すなわち、 ア ド レ ス選択回路 A S ( 第 1 図 ） が信号 STE 1 を受け取る と、 ア ド レ ス情報の一 部は反転されて メ ィ ン メ モ リ をア ク セ スするための 他のァ ド レ スを形成する。
    [0104] 第 2 回目 の読出 し動作において、 1 ピ ッ ト エ ラ ー が検出されないか、 或いは 1 ビ ッ ト エ ラーが検出さ れても そのエ ラー ビ ッ トが第 1 回目 に検出されたェ ラ ー ビ ッ ト と同一でない場合、 線 1 1 0上に第 2 回 目 の読出 し起動信号' H i を発生 した後、 シ フ ト レ ジ ス タ S R 1 に よ っ て線 1 1 1 上に発生 した第 2 の信 号 S i は、 ア ン ドゲー ト A ⑦および A ⑧ を通っ てフ リ ッ ： 7° 。 フ ロ ッ プ： F F ⑤に転送され、 フ リ ッ ：° · フ σ ッ プ⑤はセ ッ ト されて状態信号 STE 2 を出力する 状態信号 STE 2 は線 27 を通ってア ド レ ス選択回路 A S に転送される。 F F ④の出力線 1 2 2上の出力 信号はまた 0 R ② を通っ てア ン ドゲー ト A ③ の 1 つ の入力に も転送される 。 従って、 線 1 1 1-上の第 2 の信号 S i の発生の後線 1 1 2上に第 3 の信号 が発生する と、 第 3 の信号 はア ン ドゲー ト A ③ を通過する こ とができ、 その出力信号は第 3 回目 の 起動信号と して用い られ 0 R ①を通っ てシ フ ト レ ジ ス タ S R 1 に印加される 。 次 で、 第 3 回目 の読出 し起動信号 R 2 が第 4 図に示される如 く ただちに発 生し、 信号 R 2 は線 ^ 19 を通って回路 S S に転送さ れる 。 次いで、 第 3 回目 の読出 し動作が前の読出 し 動作と 同様に して実行される 。
    [0105] 第 3 回目 の読出 し動作において、 1 ビ ッ ト エ ラ ー が検出され か、 或いは 1 ビ ッ ト エラーが前回格 納された 1 ビ ッ ト エ ラ ーと一致 しない場合、 線 111 上の第 2 の信号 S 2 はゲー ト A ⑨ を通っ て F F ⑤ 転送され F F ⑤は リ セ ッ ト される。 同時に、-ァン ド ゲー ト A ⑨ の線 1 2 6上の反転出力信号は 0 R ③ ぉ よび O R ④ を通っ てフ リ ッ ° · フ ロ ッ プ F F ®およ び F F ①に印加されこれ らのフ リ ッ ：° · フ ロ グ プは リ セ ッ ト される 。 また、 フ リ ッ ： ° · フ ロ ッ ° F F ② は、 オ アゲー ト O R ③ を通 っ てア ン ドグ一 ト A ⑨ か ら転送される線 1 2 6上の信号を K入力に受ける こ と に よ ] F F ② も リ セ ッ ト される。 か く してこの第
    [0106] 3 回目 のァ ド レ ス に対するハ。 ト ロー ル動作が完結す る
    [0107] 第 5 図は、 第 1 回目 の読出 し動作におい-て 1 ビ ッ ト エラ ーが検出され、 第 2 回目 の読出 し動作におけ る エ ラー ビ ッ ト が第 1 回目 の読出 し動作におけるェ ラ ー ビ ッ 卜 と一致 した場合を示すタ イ ム チ ャ ー ト で ある 。 この場合は、 ヱ ラ 致信号 E Cがシ ン ド ロ ム記憶回路 S Mから線 ^ 21 を通ってア ン ド、ゲー ト A ⑩ の 1 つの入力に転送される 。 サーチモ ー ② はこの時セ ッ ト状態にあるので、 ア ン ドゲー ト A ® の他方の入力は論理「 L 」 である 。 従って、 交替モ 一 ド フ リ ッ プ ' フ ロ ッ プ F F ⑥ は セ ッ ト され線 129 上の出力信号は論理「 H 」 に セ ッ ト される。 線 129 上の出力信号は、 ハ。 ト ロ ール動作用の F F ②、 F F③， F F ④ および F F ⑤を リ セ ッ ト させる 。 また、 ア ン ドゲ一 ト A ® の反転出力からの線 1 2 7上の論理 「 H 」 はオアゲー ト O R ③、 O R ④および O R ⑤を 通ってカ ウ ン タ CNT 1 に伝え られ、 カ ウ ン タ をォ一 ルゼロに リ セ ッ 卜 する 。 さ らに、 線 1 2 7上の信号 は フ リ ッ ： 7° · フ ロ ッ プ F F ® お よ び F F ① の K 入力 に転送されて F F ®および F F ①が共に リ セ ッ ト さ れる。 次いで、 交替動作が実行される 。
    [0108] OMPI
    [0109] 、/ WIPO 第 6 図は交替動作を説明するためのタ ィ ム チ ヤ ー
    [0110] ト である。 交替モ ー ド F F ⑥は交替動作の最初にセ
    [0111] ッ ト される ので、 交替モ ー ド F F ⑥ の出力か らの線
    [0112] 1 2 9上の論理「 H 」 はア ン ドゲー ト A ①の 1 つの
    [0113] 入力に印加されて、 線 1 0 4上のハ° ト ロー ル起動信
    [0114] 号がゲー ト A ①を通過する こ と を禁止する。 ま た、
    [0115] 線 1 2 9 上の論理「 L 」 はア ン ドゲー ト A ®の 1 つ
    [0116] の入力に印加され、 線 1 0 3 上の高周波ク ロ ッ ク信
    [0117] 号がゲ ト A ® を通過する。 従っ て、 線 1 0 3 上の
    [0118] 高周波ク 口 ッ ク信号が交替動作におけるハ。 ト ロ ー ル
    [0119] 起動信号と しそ用い られる。 ク ロ ッ ク信号 1 0 3 は
    [0120] 前述 した如 く 高周波なので、 交替動作は迅速に行わ
    [0121] れる。 交替動作においては、 ア ド レ ス 「 0 」 に対す
    [0122] る第 1 回目 の読出 し動作は、 線 1 0 4上のク ロ ッ ク
    [0123] 信号の代 に線 1 0 3 上のク ロ ッ ク信号が交替動作
    [0124] においては用い られる とい う 点を除き、 通常のル ー
    [0125] チ ン と同様に実行される 。 読出 し起動信号 R e が発
    [0126] 生してか ら所定時間の後に、 線 1 1 2上の第 3 の信
    [0127] 号 Τ 0 がア ン ドケ'一 ト A ② の 1 つの入力に印加され.
    [0128] る。 交替モー ド F F ⑥ がセ ッ ト 状態にあるため、 了
    [0129] ン ドゲー ト A ②の他の入力は論理 「 L 」 であるので、 線 1 1 2上の第 3 の信号 T o は、 書込み起動信号と
    [0130] して、 ア ン ドゲー ト A ②、 線 1 1 3 および線 £ 1 9 を
    [0131] 通って起動信号選択回路 S S ( 第 1 図 ） に転送され
    [0132] _ OU I ■ ヽ
    [0133] WIPO一 る 。 メ イ ン メ モ リ か ら読出された情報は情報訂正回 路 0 0 ( 第 1 図 ） に よ って訂正される 。 訂正された 情報は次いで、 線 ^ 24 上の信号に よ る制御の下で、 書込み選択回路 W S によ つ て選択される。 ア ン ドゲ — ト A ® の出力に接続されている線 24 上の信号は フ リ ッ プ 。 フ ロ ッ プ ⑥がセ ッ ト状態にある限 ]3 論理 「 L 」 である。 何故な らば、 フ リ ッ プ ' フ ロ ッ プ
    [0134] F F ① ぉよび F F ⑥ の反転出力はア ン ドゲー ト A ® の両入力に接続されているか らである 。 回路 W S に よ っ て選択された訂正された情報は、 書込み起動信 号 W Q に よ る制御の下でメ イ ン メ モ リ と交替メ モ リ に書込まれる 。
    [0135] 線 1 0 7上のパ ト ロール起動信号 P T はまた、 フ リ ッ ；° · フ ロ ッ プ F F ① を セ ッ ト し、 線^ 23 上に制 御信号が得 られる 。 線 ^ 23 上の制御信号に よ っ て、 ァ ド レ ス選択回路 A S および起動信号選択回路 S S は前に説明 したよ う に制御される。
    [0136] 書 き込み起動信号 W Q が線' 1 1 3 上に発生する と . 線 1 1 3 上の信号はシ フ ト レ ジス タ S R 2 に も 印加 される。 シ フ ト レ ジス タ S R 2 に いて、 書込み起 動信号は所定時間だけ遅延され、 リ セ ッ ト信号がシ フ ト レ ジス タ S R 2 の出力線 1 1 4 に得 られる 。 線
    [0137] 1 1 4上の リ セ ッ ト信号はオ アゲ一 ト O R ④を通つ て フ リ ッ 7° · フ ロ ッ 7° F F ® と F F ① の K入力に印
    [0138] O PI 加される 。 か く して、 これ らのフ リ ッ プ · フ ロ ツ プ は リ セ ッ ト されア ド レ ス 「 0 」 に対する交替動作が 兀糸口す ό ο
    [0139] 次 で、 ア ド レ ス 「 0 」 に続 く ア ド レ ス 「 1 」 、 「 2 」、 ……に対する交替動作が、 第 6 図 <2 タ イ ム チ ヤ ー ト の中央部に示されて る よ う に実行される。 これ らの交替動作はァ ド レ ス 「 0 」 に対する前述の 動作と同様に して行われる 。 最大ア ド レ ス計数回路 MAXは交替動作でア ク セス さ れたァ ド レ ス の数を計 数する。 最大ア ド レスに対応する最後の動作の完了 の後に、 最大ア ド レ ス計数回路 MAXは線 1 3 3 上に 信号を発生する 。 線 1 3 3 上の信号に よ って、 交替 モ ー ド フ リ ッ プ ' フ ロ ッ ：T° F F ⑤は リ セ ッ 卜 される か く して、 交替動作のすべてが完了す.る 。
    [0140] 情報処理装置 Aがメ イ ン メ モ リ Mをア ク セス して いる時のエ ラー処理を次に記述する 。 情報処理装置 A が メ イ ン メ モ リ Mをア ク セス して る間に、 1 ビ y ト エ ラーが発生する と、 エ ラ一通知信号が線 2 0 を通ってサーチモー ド F F ②に転送され、 F F ②が セ ッ ト される 。 同時に、 エ ラーア ド レ スはア ド レ ス 選択回路 A S に格納される 。 回路 A S に格納された ァ ド レス情報は線 ^ 2 6 を通ってヱ ラー処理装置 E P 内の カ ウ ン タ CNT 1 に転送され、 カ ウ ン タ CNT 1 が プ リ セ ッ ト される 。 こ の プ リ セ ッ ト の後、 線 1 0 4 上のク n ッ ク信号が発生する と、 エラー処理装置
    [0141] Ε Ρ はハ。 ト ロ ー ル動作を開始する 。
    [0142] 第 7図ない し第 1 3 図は、 すべて第 1 図に現われ て る、 情報訂正回路 D C； 、 シ ン ド ロ ー ム記憶装置
    [0143] S M、 書込み情報選択回路 W S 、 読出 し情-報選択回 路 H S 、 マルチ プ レ ク サ MPX、 ア ド レ ス選択回路
    [0144] A S および起動信号選択回路 S S のそれぞれの論理 回路図である 。 これ らの回路 D C 、 S M、 W S 、
    [0145] R S 、 MPX、 A S および S S の機能は既に記述 した , 従っ て、 これ らの回路に関する簡単な説明のみを以 下に示す。
    [0146] 第 7 図において、 情報訂正回路は複数の排他的ォ ァ回路 EOR 7 - 0 ない し EOR 7 - ( n - 1 ) と EOR
    [0147] 7 1 - 0 ないし EOR 7 1 - ( k— 1 ) を備えている 。
    [0148] EOR 7 - 0 ないし 7 - ( n— 1 ) の各 々は線 6 を通 つ て回路 R S か ら転送される読出 し情報 R D 0 、 〜、 ま たは R D をその 1 つの入力に受け取る 。
    [0149] 各 EOR 7 - 0 、 ……、 または EOR 7 - ( n— 1 ) の他の 入力は線 8 を通ってデコーダ DEC ①から転送され る訂正すべき ビ ッ ト を示す信号を受け取る 。 また、
    [0150] EOR 7 1 - 0 い し 7 1 - ( k一 1 ) の各々 は線 ^ 6 を通って転送される読出 しチ - ッ ク ビ ッ ト情報をそ の 1 つの入力に受け取 j 、 他方の入力に線 ^ 8 を通 つ て転送される訂正すべきチ ヱ ッ ク ビ ッ ト の位置を
    [0151] O PI
    [0152] 、 ？ > WlPO~~ 示す信号を受け取る。 EOR 7 - 0 ¾い し 7 - ( n— 1 ) および 7 1 - 0 ¾い し 7 1 - ( k一 1 ) はそれぞれ、 訂正された情報 C D 0 な し C D ( n— 1 ) および訂 正されたチ ェ ッ ク ビ ッ ト情報 CCD 0 い し CCD
    [0153] ( k一 1 ) を出力する 。 · ' . 第 8 図において、 シ ン ド ロ ー ム記憶回路 S Mは メ モ リ 8 1 と比較器 8 2 を備えている。 メ モ リ 8 1 は
    [0154] 2 つ の 了 ン ドゲー ト 8 3 および 8 4 、 複数の D形フ リ ッ プ · フ ロ ッ ° F F 8 5 一 0ないし F F 8 5— ( r— 1 ) の第 1 の ダル一： 7°および複数の D 形フ リ ッ プ · フ ロ ッ ： 7° F F 8 6 - 0 ¾い し 8 6 - ( r— 1 ) の第 2 のク、 ループを含んでいる 。 これらの フ リ ッ ： ° · フ ロ ジ プ はそれらの D 入力に線 7 を通ってシ ン ド ロ ー ム発 生回路 S Gから転送される シ ン ド ロ ー ム ハ0 タ ー ン の 情報 S 。 い し S -1 )を受け取; έ 。 比較器 8 2は複 数の EOR 8 7 - 0 い し 8 7 - ( r一 1 ) を含んでお ) 、 各 EOR の 1 つの入力は第 1 のグ ループにおける
    [0155] D 形 F F の出力に接続されてお ] 、 各 EOE の他方の 入力は第 2 のグループにおける D形フ リ ッ ：° · フ ロ ッ プ F F の出力に接続されている。 第 1 の グループ の F F のク ロ ッ ク入力はア ン ドゲー ト 8 3 の出力に 共通接続されて い る 。 第 2 グ ル ー プ の F F の ク ロ ッ ク 入力はア ン ド グ一 ト 8 4 の出力に共通接続されて い る 。 ア ン ドゲー ト 8 3 は線 ^ 3。 上のシン ド ロ ー ム
    [0156] OMPI_ WIPO セ ッ ト信号 SDSET を受け取る。 信号 SDSET は、
    [0157] CMRG 0または TRG 0 の後に起動信号選択回路 S S 内 にある読出 しタ イ ミ ング発生回路 BTG よ ]J 作成され る 。 ア ン ドグー ト 8 3 の他の入力 SMODEはサーチモ 一 P F F ( F F ② ） の出力で、 サーチモ ー- ドでない と き W L " と な ] 、 この SDSET信号がサーチモ ー ド で い と き第一のグ ループのメ モ リ にシ ン ド ロ ー ム ハ。 タ ー ン を セ ッ ト する 。 第 2 の グルー プの F F 8 6 - 0、 ······および 8 6 - ( r一 1 ) の各々 の出力はアン ド ゲ ー ト 9 0 - 1 、 …一または 9 0 - ( r - 1 ) の 1 つ の入力に接続されて ])、 そのグー ト の他方のゲー ト は線 29 に接続されている 。 アン ドゲー ト 8 4 の 第 1 の入力は線 3。 に接続されてお ] 、 第 2 の入力 は線 28 に接続されている 。
    [0158] 第 1 回目 の読出 し動作において、 最初のシ ン ド ロ 一ムハ0ターン S 0 な し S(rマ■!)は第 1 のグルー °の F F 8 5 - 0 ¾い し 8 5 - ( r一 1 ) に格納される 。 第 2 回目 の読出 し動作において、 サーチモー ド信号
    [0159] SMODEが線 ^ 2'8 を通ってア ン ドゲ一 ト 8 4 に印加さ れる と、 第 2 回目 のシ ン ド ロ ー ム ハ0ターンが第 2 の グ ル ー ： ° の F F 8 6 - 0 ない し 8 6 - ( r一 1 ) に格 納される。 第 1 回目 のシ ン ド ロ ー ム ハ。タ ー ン と第 2 回 目 のシ ン ド ロ ー ム ハ0ター ンは次いで比較器 8 2 に おいて比較される。 第 1 回目 .のシ ン ド ロ ー ムハ0ター
    [0160] O PI
    [0161] WIPO ンが第 2 回 目 の シ ン ド ロ ー ム ハ0タ ー ン と一致する と、 一致信号が線 21 上に発生する。 次いで、 交替モ ー
    [0162] P F F ⑥ （ 第 2 図 ） と フ リ ッ プ ' フ ロ ッ プ F F ⑦は セ ッ ト されて線 29 上に信号が発生する。 かく して、 ア ン ドゲー ト 9 0 - 1 ない し 9 0 - ( r一 1-) は信号 A S 0 い し A S - 1 )を発生し、 これは線 is を通 してデコーダ DEC ② （ 第 1 図 ） に転送される 。
    [0163] 第 9 図において、 入力信号であ る記号 CMD 0 い し CMD ( n— 1 ) は情報処理装置 Aか ら線 i を通つ て転送される情報を示 してお ])、 又入力信号 C D 0 ¾い し C D ( n— 1 ) は読出 し情報訂正回路 D C か ら 線 9 を通っ て送られて く る修正されたデー タ であ る 。 出力信号である記号 MWD 0 ¾い し M D ( n - 1 ) は この書込み情報選択回路 w s に よ っ て選択された 情報を示 している。
    [0164] 第 1 0 図の回路 R S における入力信号のるかで、 言己号 MRD 0 ¾い し MRD ( n— 1 ) はメ イ ン メ モ リ Mの 情報 ビ ッ ト 格納部 M Dか らの読出 し情報であっ て線
    [0165] " を通 して転送されえも のを示 してお ] 、 記号
    [0166] MRCD 0 い し MRCD ( k - 1 ) はメ ィ ン メ モ リ Mのチ ッ ク ビ ッ ト 格納部 M C か ら読出 された情報であ つ て線 ^ 5 を通して転送されたも のを示 し、 記号 AB 0 ない し A B ( n— 1 ) および ACB 0 ない し ACB ( k— 1 ) は線 i 7 を通ってデコーダ DEC ②か ら転送された情 報であ っ て交替すべき情報 ビ ッ ト ぉよ びチ ヱ ッ ク ビ ッ ト の位置をそれぞれ示している。 出力信号 R D O ない し R D ( n— 1 ) はこの回路 R S に よ っ て選択さ れた読出 し情報を示 してお ] 3、 出力信号 RCD 0 い し RCD ( n— 1 ) は この回路 R S に よ っ て選択された 読出 しチ ェ ッ ク ビ ッ ト情報を示 している。
    [0167] 第 1 1 図において、 入力信号 MWD 0 ない し M D
    [0168] ( n— 1 ) は第 9 図における回路 W S の出力信号と同 一である 。 また、 入力信号 MVCD 0ないし ¾ D ( k— 1 ) は線 3 を通って回路 C Gか ら転送されるチ ヱ ッ ク ビ ッ ト情報を示している。 入力信号 A B 0 い し
    [0169] A B '( n— 1 ) は線 _^ ι7 を通ってデ コ ーダ DEC ②か ら 転送される信号である。 入力信号 ACB 0 ない し ACB ( k一 1 ) はまたデコーダ DEC ② から転送される信号 であ っ て交替すべき チ - ッ ク ビ ッ ト の位置を示す。
    [0170] 第 1 2図において、 入力信号 CMA 0 ¾い し CMA
    [0171] ( P— 1 ) は線 ^ 10 を通って情報処理装置 Aか ら転送 される ァ ド レ ス情報を示している。 入力信号で A 0 い し T A ( p— 1 ) は線 18 を通ってエラー処理装 置 E P か ら転送される ァ ド レ ス情報を示している 。 回路 A S はア ン ド ' オ ア回路、 ア ド レ ス レ ジス タ
    [0172] A R およびエ ラ 一 ァ ド レ ス レ ジ ス タ E R を含んでい る 。 出力信号 M A 0 い し M A ( p— 1 ) は回路 A S に よ って選択されたァ ド レ ス情報である。 出力信号
    [0173] ΟΐΛΡΙ _ E A 0 ない し E A ( P— 1 ) はエ ラー処理装置 E P 内 の カ ウ ン タ CNT 1 に加え られるべき エ ラ 一ァ ド レ ス 信号である 。
    [0174] 第 1 3 図にお て、 入力信号 CMRG 0 は線 ^ i！ を 通っ て情報処理装置 Aか ら転送される読 し起動信 号であ ] 、 入力信号 TRG 0 は線 19 を通ってヱ ラ ー 処理装置 E P 内のナ ン ドグー ト N ®か ら転送される 読出 し起動信号であ ]3、 そして入力信号 T G 0 は線 i 19 を通ってエ ラー処理装置 E P 内のア ン ドゲー ト A ②から転送される書込み起動信号である 。 出力信 号 C Eはチ ッ プィ ネ一 ブ ル信号であ ]} 出力信号 W E は書込みィ ネー ブ ル信号であ ]3 、 これ らの信号は第 3 図 い し第 6 図において メ モ リ ク ロ ッ ク信号 M C と称せられている 。 出力信号 SDSET はシ ン ド ロ ー ム セ ッ ト信号であ ] 、 シ ン ド ロ ー ム記憶回路 S Mへ送 られる 。 TGE は読出 しタ イ ミ ン グ発生回路であ 、 TGWは書込みタ イ ミ ン グ発生回路である。 これ らタ ィ ミ ン グ発生回路は例えば、 い く つかの遅延線とい く つかの AND ゲー ト に よ ] 構成される 。
    [0175] 前述の第 1 実施例においては、 エ ラー処理装置
    [0176] E P は記憶装置 B に含まれているが、 これに替えて 本発明に よれば、 本発明の本質から錐れる こ と な く エ ラー処理装置は情報処理装置 A に含まれて も よ く または、 エ ラ ー処理装置は情報処理装置 A および記 憶装置 B か ら独立していて も よい。 また、 エラ ー処 理装置 E P はマ イ ク ロ コ ン ピ ュータから構成されて も よ く 、 或いはその機能がマ イ ク ロ プ ロ グ ラ ムによ つ て実現されて も よい。
    [0177] 第 1 4 図は本発明の他の実施例に よる情-報処理シ ス テ ム の概略プ ロ ッ ク図である.。 第 1 4 図の情報処 理シ ス テ ムは、 第 1 図のエ ラ 一処理装置 E P の代！） に、 マ イ ク ロ プ ロ グ ラ ム記憶制御装置 1 4 0が情報 処理装置 Aに含まれている点を除き、 第 1 図の情報 処理装置とほぼ同様の回路プロ ッ ク を有している。 ま た、 第 1 4 図の情報処理装置 A は局部記憶装置
    [0178] L S 、 局部記憶装置 L S に接続されている書込み情 報レ ジ ス タ WDE 、 お よ びマ イ ク ロ プ ロ グ ラ ム記憶制 御装置 1 4 0 に接続されている第 1 のア ド レ ス選択 回路 A S'を含んでいる。 第 1 のァ ド レ ス選択回路
    [0179] 3/は第 1 2 図の回路 A S 内のア ン ドオア回路から 構成されている。 第 1 図 と第 1 4 図の情報処理シ ス テ ム の間で更に異なる と ころは、 第 1 4 図の記憶装 置 B は、 第 1 2図の回路 A S 内のア ド レ ス レ ジ ス タ A R およびエ ラ一ァ ド レ ス レ ジ ス タ E R か ら構成さ れている第 2 のァ ド レ ス選択回路 A S "を含んでいる 第 1 図と第 1 4 図のシ ス テ ム の間で更に異なる と こ ろは、 第 1 4 図の記憶装置 B は交替動作制御回路
    [0180] T C を含んでいる こ とである。 回路 T C は第 2 図の
    [0181] OMPI エ ラー処理装置 E P の機能の一部を有 して る 。 回 路 T C およびそのイ ン タ フ ェ ー スは第 1 5 図に詳細 に示されている。
    [0182] 第 1 5 図において、 交替動作制御回路 T Cは情報 処理装置 Aか ら信号 STRQ 、 CGGO 、 CAGO 、- RWED 、
    [0183] CBSY、 および RTRNを受け取る 。 信号 STRQは交替制 御を要求する信号である。 信号 CGGOは交替動作制御 の起動信号である。 信号 CAGOは交替ァ ド レス および 交替シ ン ド ロ ー ム を セ ッ ト する制御信号である。 信 号 RWEDは交替動作の終了を示す信号である 。 信号
    [0184] CBSYは交替動作を実行中である こ と を示す信号であ る 。 信号 RTRNは交替動作制御を リ セ ッ ト する信号で あ る。 回路 T C は 4 つの信号 a 、 b 、 c 、 および d を出力する 。 信号 a は交替すべき ア ド レ スをセ ッ ト する信号である 。 信号 b は交替すべき シ ン ド ロー ム をセ ッ ト する信号である 。 信号 c は交替が正しいこ と を示す信号である 。 信号 d は交替動作を リ セ ッ ト する信号である 。 回路 T C の動作は当業者に明 らか であるのでこ こでは記述しない。
    [0185] 第 1 4 図のシ ス テ ム の動作を次に第 1 6 図ない し 第 1 8 図に基づいて記述する 。
    [0186] 第 1 6 図は第 1 4 図のシ ス テ ム の ハ。 ト ロ ー ル ル ー チ ンを説明するための流れ図である。 第 1 4 図の情 報処理シ ス テ ム において、 エ ラ ー処理はマ イ ク ロ プ
    [0187] O PI
    [0188] WIPO" ロ グ ラ ム記憶制御装置 1 4 0 に格納されたマイ ク ロ 命令に よ って実行される。 パ ー ス ト エラ一が発生し た時のみ交替動作が実行される と仮定する 。
    [0189] ハ0 ト ロ ー ル ルーチンの第 1 のステ ッ プにおいて、 情報処理装置 Aは間隔計時 （ 図示せず ） の-更新に よ つ て メ ィ ン メ モ リ Mへのアク セスを阻止される 。 間 隔計時の時間間隔は、 本実施例においては、 約 3. 3 ミ リ 秒である。 この割 ] 込みが発生する と、 ハ。 ト ロ 一ル ル ーチン ^選折される。 ハ0 ト ロー ル ル ー チ ンは マ イ ク ロ プ ロ グ ラ ムで実行される。
    [0190] 第 2 のステ ッ プにおいて、 局部記憶装置 L S に格 納されているハ0 ト ロ ー ルァ ド レ スは第 1 のァ ド レ ス 選択回路 A S に セ ッ ト される 。 こ のハ。 ト ロ ールルー チ ン の最初のサイ ク ルでは、 局部記憶装置 L S に格 ノ鈉されている ァ ド レ スは 「 0 」 であ る 。
    [0191] 第 3 のス テ ッ プにおいて、 第 1 のア ド レ ス選択回 路 A にセ ッ 卜 されているァ ド レ スを用いて情報が メ イ ン メ モ リ か ら読出される 。 次いで、 読出された 情報は読出 し情報選択回路 R S にセ ッ ト される 。
    [0192] 第 4 のステ ッ プにおいて、 読出 し情報選択回路 R S にセ ッ ト された情報はシ ン ド ロ ー ム発生回路 S G およびシ ン ド ロ ー ム記憶回路 S Mに よ ってチ ヱ ッ ク される 。 こ のチ ヱ ッ ク の結果、 1 ビ ッ ト エ ラ 一 が検出される と、 第 1 7 図に示される 1 ビ ッ ト エラ — ルーチンが実行される 。 このチェ ッ ク の結果、 2 ビ ッ ト エラーが検出される と、 第 1 8 図に示される 2 ビ ッ ト エ ラ ールーチンが実行される。 このチエ ツ クにおいてエ ラーが検出されない場合、 タ ト ロール ァ ド レ スは第 5 のス テ ッ プにおいて更新さ-れる 。
    [0193] 次いで、 第 6 のステ ッ プにおいて、 更新されたハ0 ト ロー ルァ P レ スは局部記憶装置 L S に格納される 第 6 の ス テ ッ プの後、 ハ。 ト ロ ー ル ル ー チ ンは間隔 計時の割込み時点の次のス テ ッ プへ戻 ] 再び間隔計 時更新のための割込みを待つ。
    [0194] 第 4 のス テ ッ プで 1 ビ ッ ト エ ラーが検出される と こ の 1 ビ ッ ト エ ラーが発生したと 同一の メ イ ン メ モ リ 内のァ ド レ ス に訂正された情報が自動的に再書込 みされる とい う こ とに注意すべき である。 また、 ェ ラ ーァ ド レ ス およびエ ラ一シ ン ド ロ ー ムは局部記憶 装置 L S に再格納される。 次 で、 1 ビ ッ ト エラ 一 ル ー チ ン が実行される。
    [0195] 第 1 7 図は 1 ビ ッ ト エ ラール ー チ ンを説明するた めの流れ図である 。 情報処理装置 Aがメ ィ ン メ モ リ Mをア ク セ ス している間または ト ー ル ル ー チ ン を実行中に、 1 ビ ッ ト エ ラ ーが検出される と、 1 ビ ッ ト エ ラ一ル ー チ ンカミ実行される。
    [0196] 1 ビ ッ ト エ ラ ール一チ ンの第 1 のステ ッ プに お て、 エ ラ ー ア ド レス およびエ ラ ー シ ン ド ロ ー ムは第
    [0197] OMPI
    [0198] 、 2 のァ ド レ ス選択回路 A およびシ ン ド ロ ー ム発生 回路 S G か らそれぞれ読出される。
    [0199] 第 2 のステ ッ プにおいて、 エ ラーア ド レスおよび エ ラ ーシ ン ド ロ ー ムは局部記憶装置 L S に格納され て い る エ ラ ー ァ ド レス およびエ ラ ー シ ン ド-ロ ー ム と それぞれ比較される。 こ の比較の結果、 一致する場 合、 こ の第 2 の実施例に よれば、 1 ビ ッ ト エ ラーは 固定エ ラーと看做され、 この 1 ビ ッ ト エ ラ ー ル 一チ ンは第 1 6 図のハ。 ト ロ ー ル ルーチンに戻る 。 も しェ ラ ー ァ ド レスが局部記憶装置 L S に格納されてい る エ ラ ー ア ド レ ス と一致 しない場合、 すなわち、 1 ビ ッ ト エラーが固定エ ラ一ではない場合、 第 3 のス テ ッ プで信号 CBSYを用 てメ ィ ン メ モ リ Mが情報処理 装置 Aに よ っ てア ク セス中であるか否かがチ ヱ ッ ク される。 も しメ イ ン メ モ リ Mが情報処理装置 A に よ つ てア ク セス されてい る な らば、 こ の 1 ビ ッ ト エ ラ 一ルーチ ンは第 1 6 図の タ ト ロールルーチ ンに戻る < メ ィ ンメ モ リ が情報処理装置 A に よ っ てア ク セス さ れてい いな らば、 第 4 のス テ ッ プでパース ト エラ — ル ー チ ンカ 実行される。 パー ス ト エラ一チヱ ッ ク は 1 ビ ッ ト エ ラーが検出された 1 つのチ ッ プ内のす ベてのァ ド レス について実行される 。
    [0200] パース ト エ ラ ーチ ヱ ッ ク の後、 同一のエ ラ 一 シ ン ド ロ ー ム ハ0 タ ー ンが第 5 のス テ ッ プで検出され い 場合、 1 ビ ッ ト エ ラーは間欠的なエ ラーと看做され. 1 ビ ッ ト エ ラ ー ノレ一チ ンはハ。 ト ロ ーノレ ノレ一チ ンに戻 る o
    [0201] パース ト エ ラ ーチ ヱ ッ ク の後、 第 5 のステ ッ プで 同一のエ ラーシ ン ド ロ ー ム ハ。 タ ー ンが検出-される と， この 1 ビ ッ ト エ ラーはパース ト エラ ーと看做される 次いで、 交替動作が実行される 。
    [0202] 第 1 7 図の流れ図のス テ ッ プ 6 ¾いし 1 1 に示さ れている交替動作にお て、 交替メ モ リ M Aはパー ス ト ヱ ラ一検出の後情報処理装置 A によ ってァ ク セ ス されてい る か否かがチ ヱ ッ ク される 。 交替メ モ リ
    [0203] M A が情報処理装置 A に よ っ て ア ク セス されてい な い場合、 交替制御ルー チ ンが実行される 。
    [0204] 交替制御ルー チ ン の、 第 7 図におけるス テ ッ プ 6 である第 1 のステ ッ プにお て、 信号 CGGOが情報処 理装置 A か ら交替動作制御装置 T C ( 第 1 5 図 ） に 与えられて交替動作が開始される。 次いで、 ステ ツ プ. 7 において、 交替ァ ド レ ス が第 2 の ァ ド レス選択 回路 A S "にセ ッ ト される 。 次いで、 ス テ ッ プ 8 にお い て、 交替シ ン ド ロ ー ムは書込み情報レ ジ ス タ WDR に セ ッ ト される 。 書込み情報レ ジス タ WDR の 1 つの 入力は局部記憶装置 L S に接続されてお 書込み情 報レ ジス タ WDR の出力は線 ^ i を介して書込み情報 選択回路 W S に接続されている。 次いで、 ス テ ッ プ
    [0205] O PI WWIIPPOO 9 において、 信号 STRQが情報処理装置 A から交替動 作制御装置 T C に与えられて交替制御が要求される。 こ の後、 ス テ ッ プ 1 0 において、 交替 ビ ッ ト は交替 メ モ リ に格納される 。 次いで、 ステ ッ プ 1 1 におい て、 信号 EWEDが情報処理装置 Aか ら回路 T g に与え られて交替動作を終了させる。 こ の時、 交替制御ル 一チンは完結する 。
    [0206] 第 1 8 図は 2 ビ ッ ト エ ラールー チ ンを説明する めのタ イ ム チ ャ ー ト である。 情報処理装置 Aがメ イ ン メ モ リ Mをア ク セ ス している間に、 またはハ0 ト ロ 一ル ル 一 チ ン の実行中に、 2 ビ ッ ト エ ラ 一が検出さ れた場合、 2 ビ ッ ト エ ラ一ルー チ ン が実行される。
    [0207] 第 1 8 図に示されている よ う に、 複数の リ ト ラ イ 動作が 2 ビ ッ ト エ ラ 一 ルー チ ン で実行される 。 各 リ ト ラ イ 動作は再書込み動作と再読出 し動作を含んで いる 。 こ の第 2 の実施例においては、 リ ト ラ イ 動作 は 8 回行われる 。 リ ト ラ イ 動作において、 2 ビ ッ ト 以上のヱ ラーが毎回検出された場合、 この 2 ビ ッ ト エ ラーは訂正不可能な固定エ ラーと看傲される 。 ハ。 ト ロ ー ル動作で い場合は、 情報処理シ ス テ ム はシ ステ ム ダ ウ ン と な る 。 ハ。 ト ロ ー ル動作の場合は 2 ビ ッ ト エ ラ 一処理は終了 し結果的には何の処理も しる い 。 リ ト ラ イ 動作において、 1 ビ ッ ト 固定エ ラ 一が エ ラーシ ン ド ロ ー ム中に検出された場合、 1 ビ ッ ト エ ラー処理ルーチ ンへ飛び、 そして リ ターンする。 本実施例においては、 交替制御およびハ。 ト ロ ー ル 動作に用い られる局部記憶装置 L S は交替メ モ リ の 状態を示すフ ラ グ域、 ハ。 ト ロ ー ル ア ド レ スを格納す る領域、 ハ ° ト 1= ー ル動作の有効性を示す他の-フ ラ グ 域、 および 1 ビ ッ ト 固定エ ラーを格納する他の領域 を有 している。 第 2 の実施例にお て、 交替動作は パース ト エラー発生時にのみ行われる と仮定したが これに代えて、 交替動作は 1 ビ ジ ト 固定エラー発生 時にも行われて も よ い。 また、 リ ト ラ イ 動作の数は 8 に限定される も のではな く 、 必要な任意の数でよ ^ o
    [0208] 以上の本発明の実施例の記述か ら、 本発明に よ j 交替動作の実行前に ソ フ ト エ ラーが検出される ので 固定エ ラ ー、 パース ト エ ラ ー、 ソ フ ト エ ラ ー、 固定 エ ラーと ソ フ ト エ ラ 一、 またはパース ト エ ラー と ソ フ ト エ ラ 一に よ ！？情報処理システ ム の シス テ ムダウ ン状態が起る確率が非常に低 く なる。 また、 交替メ モ リ は ソ フ ト エ ラーのみが発生 した場合には用い ら れ ¾いので、 交替メ モ リ の寸法は小さ く でき る 。
    权利要求:
    Claims 請 求 の 範 囲
    1. メ イ ン メ モ リ （ M ) 、
    該メ イ ン メ モ リ （ M ) に格納された情報を処理す る情報処理装置 （ A ) 、
    該メ イ ン メ モ リ （ M ) から読出されたヱ-ラー情報 を処理する ヱ ラ ー処理装置 （ E P ) であ って、 該情 報処理装置 （ A ) は該エ ラー処理装置 （ E P ：) が該 メ イ ン メ モ リ をア ク セ ス している間該メ イ ン メ モ リ ( M ) のア ク セ スを阻止される よ う になってお ])、 該エ ラー処理装置 （ E P ：) は該メ イ ン メ モ リ か ら読 出されたエ ラー情報を格納するエ ラ ー記憶手段
    ( F F ② ） を含んでいる も の、
    該エ ラ一記憶手段 （ F F ② ） に該ヱ ラ一情報を通 知する ヱ ラー通知手段 （ S G ) N
    該メ イ ン メ モ リ か ら読出された情報中にエラー情 報が検出された場合該メ イ ンメ モ リ （ M ) から読出 された情報を訂正 した訂正情報を出力する情報訂正 手段 （ D C ) N および
    該エラー処理手段 （ E P ) の制御の下に該訂正情 報を格納する交替メ モ リ （ M A ) を有する情報処理 シ ス テ ム において、
    該情報処理シ ステ ムは更に、
    該エ ラー処理装置 （ E P ) に含まれてお！）、 該ェ ラ ー記憶手.段 （ F F ② ） に格納された該ヱ ラー情報
    OMPI
    ,Λ,. IPO*" に応じて該エ ラー処理装置 （ E P ：) が該メ ィ ン メ モ リ をア ク セスすべ き か否かを決定するア ク セス決定 手段 （ F F ③、 F F ④ぉよび F F ⑤ ） 、
    該メ イ ン メ モ リ （ M ) から読出されたエ ラ ー情報 を解析する ヱ ラ ー解析手段 （ S M ：) 、 - 該エ ラー解析手段 （ S M ) に よる解析結果に応じ て該訂正情報を該交替メ モ リ に格納すべき か否かを 決定する交替動作制御手段 （ F F ⑥および F F ⑦ ）、 および ；
    該ヱ ラー処理装置 （ E P ：) がヱ ラー解析の結果、 メ イ ン メ モ リ （ M ) の エ ラ ー発生部分を交替メ モ リ と交替す.る と判断 したと き に該交替メ モ リ （ M A ) に格納された該訂正情報を該情報処理装置 （ A ) に 転送する情報切換手段 （ R S )
    を具備 したこ と を特徵とする情報処理シ ス テ ム 。
    2. 該エ ラ一処理装置 （ E P ：) は更に、 該エ ラ一 処理を起動するために用い られる所定周波数のハ。 ト ロ ー ル起動信号を発生する カ ウ ン タ （ CNT 0 ) を具 備 した請求の範囲第 1 Λ記載の情報処理シ ス テ ム 。
    3. 該ハ。 ト ロ ー ル起動信号は該交眷動作が実行さ れる場合に も発生する よ う に した請求の範囲第 2項 記載の情報処理シ ス テ ム 。
    4. 該エラー処理装置 （ E P ) は更に該エ ラー情 報が訂正可能なエ ラーか訂正不可能なエ ラーかを判
    O PI WIPO ' « 別する第 1 の手段を含んだ請求の範囲第 1項記載の 情報処理シ ス テ ム 。
    5. 該ア ク セ ス決定手段 （ F F ③、 F F ④ ぉよび
    F F ⑤ ） は、 該第 1 の手段が該ヱ ラ ー情報を訂正可 能 エ ラーと判別 した場合に、. 該ヱラ 処理装置
    ( E P ) が該メ イ ン メ モ リ をア ク セ スする こ と を決 定する第 2 の手段を含んだ請求の範囲第 4項記載の 情報処理シ ス テ ム 。
    6. 該エラー解析手段 （ S M ) は、 前回の読出 し 情報と今回の読出 し情報を比較しこれらの情報が互 いに一致 した場合に一致信号 （ ^ 21 ：)を出力する比 較手段 （ 8 2 ) を含んだ請求の範囲第 項記載の情 報処理シ ス テ ム o
    7. 該交替動作制御手段 （ F F ⑥ ぉよび F F ⑦ ） は、 該交替動作制御手段が該一致信号を受け取った 場合に該訂正情報を該交替メ モ リ （ M A ) に格納す る制御手段を含んだ請求の範囲第 6項記載の情報処 理シ ス テ ム 。
    8. メ イ ン メ モ リ （ M ) 、
    該メ イ ン メ モ リ （ M ) に格納された情報を処理す る情報処理装置 （ A ：) 、
    該メ イ ン メ モ リ （ M ) から読出されたエ ラー情報 を処理'するマ イ ク 口 プ ロ グ ラ ム制御エ ラ 一処理装置
    ( 1 4 0 ) であ っ て、 該情報処理装置 （ A ：) は該マ
    Οί,ίΡΙ _
    ¾請 イ ク 口 プ ロ グ ラ ム制御エ ラ ー処理装置 （ 1 4 0 ：) カ 該メ ィ ン メ モ リ をア ク セ ス している間該メ イ ン メ モ リ （ M ) のア ク セ スを阻止される よ う にな つてお 、 該マ イ ク 口 プ ロ グ ラ ム制御ヱ ラー処理装置 ( 1 0 ) は該メ イ ン メ モ リ'か ら読出されたエ ラー情-報を格納 する エ ラー記憶手段 （ F F ② ） を含んでいる も の、 該エ ラー記憶手段 （ F F ② ） に該エ ラー情報を通 知する ヱ ラー通知手段 （ S G ) N
    該メ ィ ン メ モ リ か ら読出された情報中にエ ラー情 報が検出された場合該メ イ ン メ モ リ （ M ) か ら読出 された情報を訂正して訂正情報を出力する情報訂正 手段 （ D C ) 、 および
    該マイ ク 口 プ ロ グ ラ ム制御エ ラ一処理装置 ( 140 ) の制御の下に該訂正情報を格納する交替メ モ リ
    ( M A ) を有する情報処理シス テ ム に おいて、
    該情報処理シ ス テ ムは更に、
    該マ イ ク ロ プ ロ グ ラ ム ヱ ラ ー処理装置 （ 1 4 0 ) に含まれてお ] 、 該エ ラー記憶-手段 （ F F @ ) に格 納された該エ ラ一情報に応じて該マイ ク 口 プ ロ グ ラ ム制御エ ラ一処理装置 （ 1 4 0 ：) が該メ イ ン メ モ リ をア ク セ スすべ き か否かを決定するァ ク セ ス決定手 段 （ F F ③、 F F ④ ぉよ び F F ⑤ ） 、
    該メ イ ン メ モ リ （ M ) か ら読出されたェ —情報 を解析するエ ラ一解析手段 （ S M ：) 、
    OMPI 該エ ラー解析手段 （ S M ) に よる解析結果に応じ て該訂正情報を該交替メ モ リ に格納すべきか否かを 決定する交替動作制御手段 （ F F ⑥および F F ⑦ ） 、 および ；
    該マ イ ク ロ プ ロ グ ラ ム制御ヱ ラ一処理装置（ 1 4 0 ) に該交替メ モ リ （ M A ：) に格納された該訂正情報を 該情報処理装置 （ A ) に転送する情報切換手段
    C R S )
    を具備 したこ とを特徵とする情報処理シ ス テ ム 。
    9. 情報処理装置 （ A ) に よ ってメ イ ン メ モ リ
    ( M ) をア ク セ スする こ と に よ ] 3 該メ イ ン メ モ リ
    ( M ) に格納された情報を処理する情報処理段階、 該情報処理段階に割込むこ とに よ ] 、 マイ ク ロ プ ロ グラ ム制御装置 （ 1 4 0 ) によ っ て所定の時間間 隔で該メ イ ン メ モ リ をパ ト ロ ー ルする段階、
    該情報処理段階または該ハ。 ト π — ルする段階で訂 正可能ェ ラーが検出された場合訂正可能ェ ラ一ル ー チンを実行する段階、
    該情報処理段階または該ハ。 ト ロ ー ルする段階で訂 正不可能なエラーが検出された場合訂正不可能エ ラ 一ルー チ ンを実行する段階、 および
    該訂正可能ヱ ラ一ルー チ ン で該訂正可能エ ラーが 所定形式のエラーと判別された場合、 交替メ モ リ
    ( M A ) に訂正情報を格納する交替動作を実行する
    Ο ΡΙ 段階を具備する エ ラー処理方法。
    10. 該所定形式のヱ ラーは 1 ビ ッ ト の固定ヱ ラー である請求の範囲第 9項記載のエ ラー処理方法。
    11. 該所定形式のエ ラーはパ一ス ト エラーである 請求の範囲第 9項記載のエ ラー処理方法
    12. 該訂正可能エ ラールー チ ンは ：
    該訂正可能エラーが検出された該メ ィ ン メ モ リ
    ( M ) の同一ァ ド レ ス に正しい情報を書込む段階 ；
    マ イ ク ロ プ ロ グ ラ ム制御装置 （ 1 4 0 ) に よ 該 同一ア ド レ スをア ク セ スする段階、 および ；
    該訂正可能エラーが 1 ビ ッ ト 固定エ ラー力 ソ フ ト ェ ラーかを決定するために該訂正可能ェ ラーを解析 する段階を具傭する請求の範囲第 1 0項記載のエ ラ 一処理方法。
    13. 該訂正可能エ ラール ーチ ンは ：
    該訂正可能エ ラーが検出されたァ ド レ ス と異なる 少な く と も 1 つ の ア ド レ ス に正 しい情報を書込む段 階 ；
    該マ イ ク ロ プ ロ グ ラ ム制御装置 （ 1 4 0 ：) に よ つ て該少な く と も 1 つ の ァ ド レ スをア ク セ スする段階. および ；
    該訂正可能エ ラーがパー ス ト エ ラーかソ フ ト エ ラ 一かを決定するために該訂正可能エ ラーを解析する 段階を具備する請求の範囲第 1 1 項記載のエ ラー処
    OMPI 理方法
    类似技术:
    公开号 | 公开日 | 专利标题
    US8732551B2|2014-05-20|Memory controller with automatic error detection and correction
    EP0479230B1|1997-06-11|Recovery method and apparatus for a pipelined processing unit of a multiprocessor system
    US4375664A|1983-03-01|Apparatus for detecting, correcting and logging single bit memory read errors using syndrome generating and decoding circuitry
    US5912814A|1999-06-15|Redundant multitasking industrial controllers synchronized data tables
    US4996688A|1991-02-26|Fault capture/fault injection system
    CN101996689B|2014-06-04|存储器错误处理方法
    EP1760559B1|2010-03-31|Method and apparatus for synchronizing an industrial controller with a redundant controller
    US4130865A|1978-12-19|Multiprocessor computer apparatus employing distributed communications paths and a passive task register
    CA1213674A|1986-11-04|Pipeline error correction
    US4123794A|1978-10-31|Multi-computer system
    US4371754A|1983-02-01|Automatic fault recovery system for a multiple processor telecommunications switching control
    TWI500037B|2015-09-11|記憶體裝置中錯誤管理之方法及系統
    US4084236A|1978-04-11|Error detection and correction capability for a memory system
    US5021950A|1991-06-04|Multiprocessor system with standby function
    US4833601A|1989-05-23|Cache resiliency in processing a variety of address faults
    US4423508A|1983-12-27|Logic tracing apparatus
    JP2738687B2|1998-04-08|誤り訂正システムおよび方法
    US3984814A|1976-10-05|Retry method and apparatus for use in a magnetic recording and reproducing system
    US7484133B2|2009-01-27|Watch-dog instruction embedded in microcode
    US4852092A|1989-07-25|Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint
    US4112502A|1978-09-05|Conditional bypass of error correction for dual memory access time selection
    US5504859A|1996-04-02|Data processor with enhanced error recovery
    US3921149A|1975-11-18|Computer comprising three data processors
    US4996687A|1991-02-26|Fault recovery mechanism, transparent to digital system function
    EP0263773B1|1995-04-12|Symmetrization for redundant channels
    同族专利:
    公开号 | 公开日
    ES500411A0|1982-01-16|
    EP0032957A1|1981-08-05|
    CA1165006A1||
    ES8200777A1|1981-11-01|
    JPS5622143A|1981-03-02|
    JPS598852B2|1984-02-28|
    DE3071921D1|1987-04-09|
    ES500411D0||
    ES493800A0|1981-11-01|
    CA1165006A|1984-04-03|
    EP0032957A4|1983-01-14|
    US4456993A|1984-06-26|
    ES8202438A1|1982-01-16|
    ES493800D0||
    EP0032957B1|1987-03-04|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS51137335A|1975-05-22|1976-11-27|Yoshihiro Toma|Faulty memory permissible control system|US6315519B1|1998-09-28|2001-11-13|General Electric Company|Turbine inner shroud and turbine assembly containing such inner shroud|US3633175A|1969-05-15|1972-01-04|Honeywell Inc|Defect-tolerant digital memory system|
    FR2109452A5|1970-10-16|1972-05-26|Honeywell Bull Soc Ind||
    US3735105A|1971-06-11|1973-05-22|Ibm|Error correcting system and method for monolithic memories|
    DE2134529A1|1971-07-10|1973-01-25|Ibm Deutschland|Verfahren zur fehlererkennung und -korrektur in aus dem speicher einer programmgesteuerten datenverarbeitungsanlage ausgelesenen informationswoertern|
    GB1472885A|1974-05-01|1977-05-11|Int Computers Ltd|Digital code conversion arrangements|
    JPS541537B2|1975-04-30|1979-01-25|||
    US4093985A|1976-11-05|1978-06-06|North Electric Company|Memory sparing arrangement|
    JPS5431945B2|1976-12-27|1979-10-11|||
    US4255808A|1979-04-19|1981-03-10|Sperry Corporation|Hard or soft cell failure differentiator|
    US4319357A|1979-12-14|1982-03-09|International Business Machines Corp.|Double error correction using single error correcting code|US4371930A|1980-06-03|1983-02-01|Burroughs Corporation|Apparatus for detecting, correcting and logging single bit memory read errors|
    JPS57155642A|1981-03-23|1982-09-25|Nissan Motor Co Ltd|Computer capable of using correcting memory|
    JPS6310460B2|1982-12-25|1988-03-07|Fujitsu Ltd||
    JPS59165300A|1983-03-10|1984-09-18|Fujitsu Ltd|Memory fault correcting system|
    GB2136992A|1983-03-18|1984-09-26|Georg V Coza|Method and System of Ensuring Integrity of Data in an Electronic Memory|
    US4584682A|1983-09-02|1986-04-22|International Business Machines Corporation|Reconfigurable memory using both address permutation and spare memory elements|
    DE3332601A1|1983-09-09|1985-03-28|Siemens Ag|Schaltungsanordnung zum registrieren von adressen von einen fehlerhaften speicherinhalt aufweisenden speicherzellen|
    US4608687A|1983-09-13|1986-08-26|International Business Machines Corporation|Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition|
    JPH0322680B2|1984-08-17|1991-03-27|Fujitsu Ltd||
    US4654847A|1984-12-28|1987-03-31|International Business Machines|Apparatus for automatically correcting erroneous data and for storing the corrected data in a common pool alternate memory array|
    JPS61264599A|1985-05-16|1986-11-22|Fujitsu Ltd|Semiconductor memory device|
    US4757474A|1986-01-28|1988-07-12|Fujitsu Limited|Semiconductor memory device having redundancy circuit portion|
    US4872166A|1986-09-10|1989-10-03|Nec Corporation|Information processing system capable of reducing invalid memory operations by detecting an error in a main memory|
    JP2818659B2|1988-03-17|1998-10-30|富士通株式会社|誤り訂正方式|
    JP2617026B2|1989-12-22|1997-06-04|インターナショナル・ビジネス・マシーンズ・コーポレーション|障害余裕性メモリ・システム|
    US5878256A|1991-10-16|1999-03-02|International Business Machine Corp.|Method and apparatus for providing updated firmware in a data processing system|
    US5826075A|1991-10-16|1998-10-20|International Business Machines Corporation|Automated programmable fireware store for a personal computer system|
    US6219814B1|1996-12-23|2001-04-17|International Business Machines Corporation|Method and apparatus for selectively varying error correcting codepower in a direct access storage device |
    US6701480B1|2000-03-08|2004-03-02|Rockwell Automation Technologies, Inc.|System and method for providing error check and correction in memory systems|
    US7278083B2|2003-06-27|2007-10-02|International Business Machines Corporation|Method and system for optimized instruction fetch to protect against soft and hard errors|
    US7502986B2|2005-02-09|2009-03-10|International Business Machines Corporation|Method and apparatus for collecting failure information on error correction codeprotected data|
    US9459960B2|2005-06-03|2016-10-04|Rambus Inc.|Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation|
    US7831882B2|2005-06-03|2010-11-09|Rambus Inc.|Memory system with error detection and retry modes of operation|
    US20070094569A1|2005-10-24|2007-04-26|Thayer Larry J|Determining hard errors vs. soft errors in memory|
    US7562285B2|2006-01-11|2009-07-14|Rambus Inc.|Unidirectional error code transfer for a bidirectional data link|
    US7292950B1|2006-05-08|2007-11-06|Cray Inc.|Multiple error management mode memory module|
    US20070271495A1|2006-05-18|2007-11-22|Ian Shaeffer|System to detect and identify errors in control information, read data and/or write data|
    US8352805B2|2006-05-18|2013-01-08|Rambus Inc.|Memory error detection|
    US8365044B2|2007-04-23|2013-01-29|Agere Systems Inc.|Memory device with error correction based on automatic logic inversion|
    法律状态:
    1981-02-19| AK| Designated states|Designated state(s): AU BR US |
    1981-02-19| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    1981-03-19| WWE| Wipo information: entry into national phase|Ref document number: 1980901420 Country of ref document: EP |
    1981-08-05| WWP| Wipo information: published in national office|Ref document number: 1980901420 Country of ref document: EP |
    1987-03-04| WWG| Wipo information: grant in national office|Ref document number: 1980901420 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP54097111A|JPS598852B2|1979-07-30|1979-07-30||
    JP79/97111||1979-07-30||AU61274/80A| AU530308B2|1979-07-30|1980-07-29|Information processing system for error processing, and errorprocessing method|
    BR8008774A| BR8008774A|1979-07-30|1980-07-29|Sistema de processamento de dados com processamento de erros e metodo de processamento de erros|
    DE8080901420T| DE3071921D1|1979-07-30|1980-07-29|Information processing system for error processing, and error processing method|
    [返回顶部]