台湾专利TW201324725A 低熱膨脹係數插入物

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種互連組件包含一第一支撐部分，該第一支撐部分具有複數個第一導電導通體，該複數個第一導電導通體實質上垂直於該第一支撐部分之表面延伸穿過該第一支撐部分以使得每一導通體具有毗鄰一第一表面之一第一端及毗鄰一第二表面之一第二端。一第二支撐部分具有複數個第二導電導通體，該複數個第二導電導通體實質上垂直於該第二支撐部分之表面延伸穿過該第二支撐部分以使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。一重新分佈層安置於該第一支撐部分及該第二支撐部分之該等第二表面之間，電連接該等第一導通體中之至少某些第一導通體與該等第二導通體中之至少某些第二導通體。該第一支撐部分及該第二支撐部分可具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。
公开号:TW201324725A
申请号:TW101133892
申请日:2012-09-14
公开日:2013-06-16
发明作者:Belgacem Haba；Kishor DESAI
申请人:Invensas Corp；
IPC主号:H01L23-00

专利说明:
低熱膨脹係數插入物
本發明係關於互連組件，且更特定而言，係關於低CTE插入物。
互連組件(諸如，插入物)用於電子總成中以促進具有不同連接組態之組件之間的連接或以提供一微電子總成中之組件之間的所需間距。插入物可包含呈一介電材料片或層之形式之一介電元件，該介電元件具有在該片或層上或其內延伸之眾多導電跡線。該等跡線可提供於貫穿一單個介電層之一個層級中或多個層級中，由該層內之介電材料之部分分離。該插入物亦可包含延伸穿過該介電材料層以互連不同層級中之跡線之導電元件(諸如，導電導通體)。某些插入物用作微電子總成之組件。一般而言，微電子總成包含一或多個經封裝微電子元件，諸如，安裝於一基板上之一或多個半導體晶片。該插入物之導電元件可包含可用於實現與呈一印刷電路板(「PCB」)或諸如此類之形式之一較大基板或電路面板之電連接之導電跡線及端子。此配置促進達成裝置之期望功能性所需之電連接。該晶片可電連接至該等跡線且因此電連接至該等端子，以使得可藉由將該電路面板之該等端子接合至該插入物上之接觸墊而將該封裝安裝至一較大電路面板。舉例而言，在微電子封裝中使用之某些插入物具有呈延伸穿過該介電層之插針或支柱之曝露端之形式之端子。在其他應用中，一插入物之端子可係形成於一重新分佈層上之曝露墊或跡線之部分。
儘管迄今為止此項技術中對插入物及用於製造此等組件之方法之開發投入了大量努力，但仍期望進一步改良。
本發明之一態樣係關於一種互連組件，其包含一第一支撐部分，該第一支撐部分具有：第一及第二相對主表面，其定義其之間的一厚度；及複數個第一導電導通體，其實質上垂直於該等主表面延伸穿過該第一支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。該互連組件進一步包含一第二支撐部分，該第二支撐部分具有：第一及第二相對主表面，其定義其之間的一厚度；及複數個第二導電導通體，其實質上垂直於該等主表面延伸穿過該第二支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。一重新分佈層安置於該第一支撐部分及該第二支撐部分之該等第二表面之間，電連接該等第一導通體中之至少某些第一導通體與該等第二導通體中之至少某些第二導通體。該第一支撐部分及該第二支撐部分可具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。
在一實施例中，該第一支撐部分中之該等導電導通體之一最小節距可小於該第二支撐部分中之該等導電導通體之一最小節距。此一互連組件可進一步包含曝露於該第一支撐部分之該第一表面處之第一觸點。該等第一觸點可與該等第一導電導通體連接。該互連組件可進一步包含曝露於該第二支撐部分之該第一表面處之第二觸點。該等第二觸點可與該等第二導電導通體連接。
該等第一導電導通體及該等第二導電導通體之該等第一端可用於將該互連元件接合至一微電子元件、一電路面板及一封裝基板中之至少一者，該等第一導電導通體或該等第二導電導通體之該等第一端中之至少一者匹配在一微電子元件之一面處之元件觸點之一空間分佈且該等第一導電導通體或該等第二導電導通體之該等第一端中之至少一者匹配曝露於一電路面板及一封裝基板中之至少一者之一面處之電路觸點之一空間分佈。在一實施例中，該等第一導電導通體之該等第一端可進一步用於將該互連組件接合至一微電子元件。在此實施例中，該第一支撐部分可具有大於或等於該微電子元件之一熱膨脹係數(「CTE」)且小於或等於該第二支撐部分之一CTE之一CTE。另外或另一選擇係，該等第二導電導通體之該等第一端可用於將該互連元件接合至一電路面板或一封裝基板，且該第二支撐部分可具有大於或等於該第一支撐部分之該CTE之一CTE。在一實施例中，該第一支撐部分可具有介於自3 ppm/℃至6 ppm/℃範圍內之一CTE且該第二支撐部分可具有介於自6至12範圍內之一CTE。另一選擇係，該第一支撐部分之該CTE及該第二支撐部分之該CTE可係約相等的。
在該互連組件之一實施例中，該等第一導電導通體可以一第一節距相對於彼此間隔開，且該等第二導電導通體可以大於該第一節距之一第二節距相對於彼此間隔開。此外，該等第一導電觸點可與該等第一導通體之該等第二端中之至少某些第二端實質上對準，且該等第二導電觸點可與該等第二導通體之該等第二端中之至少某些第二端實質上對準。該重新分佈層可進一步包含電連接該等第一導電觸點中之至少某些第一導電觸點與該等第二導電觸點中之至少某些第二導電觸點之繞線電路。在一實施例中，該重新分佈層可進一步包含該繞線電路至少部分地嵌入其中之一介電層。此繞線電路可包含穿過該介電層之第三導電導通體，且該等第三導電導通體之一最小節距可大於該等第一導電導通體之一最大節距且小於該等第二導電導通體之一最小節距。一重新分佈層可包含第一部分及第二部分，該第一部分包含該第一表面及該等第一導電觸點，且該第二部分包含該第二表面及該等第二導電觸點。該第一部分及該第二部分中之每一者可進一步包含一中間表面及彼此面對且連結在一起(舉例而言，藉由導電塊)之中間觸點。該等中間觸點亦可與曝露於該等中間表面處之該重新分佈層之介電材料熔融在一起。該等觸點可(舉例而言)使用金屬至金屬連結或氧化物至氧化物連結熔融在一起。
在該互連組件之一實施例中，該等第一導電導通體之一最小節距可小於該等第二導電導通體之一最小節距。另一選擇係，該等第一導電導通體之一最小節距可小於該等第二導電導通體之一最小節距。該等第一導電導通體或該等二導電導通體可包含經沈積以與該重新分佈層接觸之導電材料。該等導電導通體可藉由電鍍形成。
在一實施例中，可使用可係順應性之一黏合劑接合材料將該第一支撐部分接合至該重新分佈層。另一選擇係，可使用氧化物表面至表面接合將該第一支撐部分接合至該重新分佈層。
該互連組件可進一步包含定位於該第一支撐部分及該第二支撐部分之該等第一表面之間的一被動裝置。該被動裝置可與該等第一導電導通體、該等第二導電導通體、該等第一觸點或該等第二觸點中之一或多者電連接。該被動裝置可安置於該等支撐部分之該等第二表面之間。另一選擇係，該被動裝置可安置於該第一支撐部分或該第二支撐部分中之一者之該等第一與第二相對表面之間。作為又一替代方案，該被動裝置可安置於該等支撐部分中之一者之該第二表面與該等支撐部分中之另一者之該第一表面之間。
在一實施例中，該第一支撐部分及該第二支撐部分中之至少一者係為一半導體材料，包含(舉例而言)矽或陶瓷。在此一實施例中，係為一半導體材料之該第一支撐部分或該第二支撐部分中之任一者可包含環繞毗鄰該等導電導通體之該支撐部分之部分之一介電襯裡。
一微電子總成可包含根據上文所論述之實施例中之一或多者之一互連組件。此一總成可進一步包含在其一面處具有元件觸點之一第一微電子元件。該等第一導通體之該等第一端可匹配該微電子元件之該等元件觸點之一空間分佈，且該等元件觸點可透過導電接合材料塊與該等第一導通體之該等第一端連結。該總成可使得該等元件觸點面對該等第一觸點且藉助導電塊連結至該等第一觸點。該總成可進一步包含其上具有元件觸點之一第二微電子元件。該第二支撐部分之一擴展可延伸超過該第一支撐部分之一邊緣，且該第二微電子元件可安裝且電連接至該擴展。線接合可電互連該第二微電子元件與該擴展。額外線接合可連接該擴展上之觸點與該等電路觸點中之某些電路觸點。該總成可進一步包含在其一表面處形成有電路觸點之一基板，該等第二導電導通體可與該等電路觸點電連接。該第二支撐部分可具有曝露於其該第一表面處且與該等第二導電導通體電連接之第二觸點。該等第二觸點可連結至該等電路觸點。
一系統可包含根據上文所論述之實施例中之一或多者之一微電子總成及電連接至該微電子總成之一或多個其他電子組件。
本發明之另一態樣係關於一種用於製作一互連組件之方法。該方法包含：在具有一第一支撐部分之一在製單元上形成一重新分佈層，該第一支撐部分具有沿實質上垂直於其之一方向自其一第一表面延伸之複數個開口。該重新分佈層具有與該複數個開口對位之繞線電路。該方法進一步包含：連結具有定義其之間的一厚度之第一及第二相對主表面之一第二支撐部分與該在製單元以使得該重新分佈層安置於該第一支撐部分與該第二支撐部分之間。然後，用一導電材料填充該等第一開口以形成延伸穿過該第一支撐部分且與該重新分佈層之該繞線電路連接之第一導電導通體。然後，在該第二支撐部分中形成實質上垂直於該等主表面延伸穿過該第二支撐部分之第二導電導通體且使得每一導通體具有一第一端及一第二端，其中該等第二端毗鄰於該第二表面。該等第一導電導通體延伸穿過該第一支撐部分且該等第二導電導通體延伸穿過該第二支撐部分。該等第一導通體及該等第二導通體透過該重新分佈層電連接。該第一支撐部分及該第二支撐部分可具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。
在該方法之一實施例中，該等開口可形成為部分地延伸穿過該第一支撐部分，且形成穿過第一支撐部分之第一導電導通體之步驟可進一步包含：移除該第一支撐部分之一部分以形成實質上平行於該第一表面且與其間隔開之該第一支撐部分之一第二表面，且在該第二表面上曝露該等第一開口。可在移除該第一支撐部分之該部分之後用導電材料填充該等開口。另一選擇係，可在形成該重新分佈層之前用該導電材料填充該等開口，且移除該第一支撐部分之一部分可在其第二表面上曝露該等開口內之該導電材料。作為又一變化形式，可在形成該重新分佈層之後形成該第一支撐部分中之該等開口以使得孔曝露繞線電路之部分。
形成至少該等第二導電導通體之該步驟可包含：形成穿過該第二支撐部分之孔以使得該等孔向其第二表面敞開，在與該重新分佈層接合之前用一導電材料填充該等孔，及自該支撐部分移除材料以形成該支撐部分之該第一表面且在該第一表面上曝露該等導通體之該等第一端。另一選擇係，可藉由以下步驟來形成至少該等第二導通體：在該第二支撐部分與該重新分佈層接合之後製作穿過該第二支撐部分之孔以使得該等孔曝露該繞線電路之觸點，且然後用與該等第二觸點中之對應第二觸點電連接之一導電材料填充該等孔。作為又一替代方案，可藉由以下步驟形成至少該等第二導通體：製作穿過該第二支撐部分之一部分之孔以使得該等孔向其第二表面敞開，接合該支撐部分與該重新分佈層，自該支撐部分移除材料以使得該等孔向該第一表面敞開且在其處曝露對應觸點，及用與該等導電觸點電連接且毗鄰於該第一表面之導電材料填充該等孔。
在該方法之一實施例中，至少該第一支撐部分及該重新分佈層可在一單個晶圓中形成為形成於第一支撐部分上之複數個重新分佈層中之若干者，該單個晶圓然後可經分段以形成形成於該複數個第一支撐部分中之若干者(包含該第一支撐部分)上之重新分佈層之離散單元。
該方法之另一實施例可進一步包含：將一被動裝置嵌入於該互連組件內且連接該被動裝置與該等第一導通體、該等第二導通體、該等第一觸點或該等第二觸點中之一者。
該第一支撐部分中之該等導電導通體之一最小節距可小於該第二支撐部分中之該等導電導通體之一最小節距，且該方法可進一步包含形成曝露於該第一支撐部分之該第一表面處之第一觸點。此等第一觸點可經形成以便與該等第一導電導通體連接。該方法可進一步包括形成曝露於該第二支撐部分之該第一表面處之第二觸點。此等第二觸點可經形成以便與該等第二導電導通體連接。
形成該重新分佈層可包含沈積一介電層以至少部分地嵌入該繞線電路。該繞線電路可形成為具有穿過該介電層之第三導電導通體，且該等第三導電導通體之一最小節距可大於該等第一導電導通體之一最大節距且小於該等第二導電導通體之一最小節距。該等第一導電導通體之一最小節距可小於該等第二導電導通體之一最小節距。該等第一導電導通體之一最小節距可小於該等第二導電導通體之一最小節距。
至少該第二支撐部分可由一半導體材料(諸如，舉例而言，矽或陶瓷)製作。在此一實施例中，形成至少該等第二導電導通體可包含：在該第二支撐部分中形成孔以定義一孔壁、沿該孔壁沈積一介電襯裡，及用一導電金屬填充該孔之剩餘部分。
本發明之另一態樣係關於一種用於製作一互連組件之方法。該方法可包含：將具有一中間表面及曝露於其上之中間觸點之一第一在製單元與具有一中間表面及曝露於其中之中間觸點之一第二在製單元連結在一起以使得該等中間表面彼此面對且該等中間觸點電互連。該第一在製單元包含一第一支撐部分，該第一支撐部分具有：第一及第二相對表面，其定義其之間的一厚度；及複數個第一導電導通體，其延伸穿過該支撐部分以使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。在該支撐部分之該第二表面上形成一第一重新分佈部分。該第一重新分佈部分定義第一中間表面且包含第一中間觸點。該等第一中間觸點與該等第一導電導通體電連接。該第二在製單元包含一第二支撐部分，該第二支撐部分具有：第一及第二相對表面，其定義其之間的一厚度；及複數個第二導電導通體，其延伸穿過該支撐部分以使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。在該支撐部分之該第二表面上形成一第二重新分佈部分。該第二重新分佈部分定義第二中間表面且包含第二中間觸點。該等第二中間觸點與該等第二導電導通體電連接。該第一支撐部分及該第二支撐部分之該等支撐部分可具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。
在一實施例中，可使用導電塊將該等中間觸點連結在一起。在此一實施例中，該方法可進一步包含在該等中間表面之間形成一底填充，該底填充經形成以填充該等導電塊中之個別者之間的空間。另一選擇係，可將該等中間觸點熔融在一起且亦可將曝露於該等中間表面處之一介電材料熔融在一起。
本發明之另一實施例係關於一種用於製作一微電子總成之方法。該方法包含裝配在其一面上具有元件觸點之一微電子元件與一互連組件。該互連組件具有一第一支撐部分，該第一支撐部分具有：第一及第二相對主表面，其定義其之間的一厚度；及第一複數個導電導通體，其實質上垂直於該等主表面延伸穿過該支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。該互連組件進一步包含一第二支撐部分，該第二支撐部分具有：第一及第二相對主表面，其定義其之間的一厚度；及第二複數個導電導通體，其實質上垂直於該等主表面延伸穿過該支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端。一重新分佈層具有：一第一表面，其接合至該第一支撐部分之該第二表面；一第二表面，其與該第一表面間隔開且接合至該第二支撐部分之該第二表面；第一複數個導電觸點，其沿該第一表面且與該第一支撐部分之該等導通體中之各別導通體連接；及第二複數個導電觸點，其沿該第二表面且與該第二支撐部分之該等導通體中之各別導通體連接。該第一複數個觸點中之至少某些觸點與該第二複數個觸點中之至少某些觸點電連接。該第一支撐部分及該第二支撐部分可具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。該等第一導通體之該等第一端匹配該等元件觸點之一空間分佈，且該等第一端與該等元件觸點連結。該方法可進一步包含：裝配在其一面上具有電路觸點之一電路面板與該互連組件，該等第二觸點匹配該等電路觸點之一空間分佈且與其連結。
將參考附圖闡述本發明之各種實施例。應瞭解，此等圖式僅繪示本發明之某些實施例且因此不應視為限制其範疇。
現在翻至該等圖，其中類似元件符號用於指代類似特徵，圖1展示根據本發明之一項實施例之一連接組件10。在此實施例中，連接組件10包含接合於一重新分佈結構50之相對側上之第一支撐部分12及第二支撐部分30。接觸墊28曝露於上覆於第一支撐12之表面14上之一介電層27之一外部表面上。接觸墊28經組態用於連接至一外部結構或組件。類似地，接觸墊46曝露於上覆於第二支撐30之外部表面32上之介電層47之一外部表面上。接觸墊46亦經組態用於連接至一外部結構或組件。
第一支撐部分12進一步包含一內部表面16，內部表面16大體平行於外部表面14且與其間隔開以定義第一支撐部分12之一厚度。在一實施例中，第一支撐部分12具有至少5 μm之一厚度。在某些實施例中，第一支撐部分12可具有50 μm與高達300 μm之間的一厚度，但一更大厚度亦係可能的。第一支撐部分12可係為一介電材料，諸如，一聚合樹脂材料(舉例而言，聚醯亞胺、玻璃或經纖維強化之環氧樹脂)。另一選擇係，第一支撐部分12可係為一半導體材料(諸如，矽)。第一支撐部分亦可係為具有一低熱膨脹係數(「CTE」)之一材料，諸如，攝氏每度百萬分之12(「ppm/℃」)。以上所列類型之材料可具有此一CTE或可以包含以上材料中之一或多者(以及其他材料)之某些變化形式或混合物製作以達成一期望CTE。
第一支撐部分12其中包含複數個第一導電導通體22，第一導電導通體22實質上法向於內部表面16及外部表面14兩者延伸穿過第一支撐部分12。第一導電導通體22包含分別與第一支撐部分12之內部表面16及外部表面14實質上齊平之內部端24及外部端26。外部端26及內部端24兩者可分別與表面14、16實質上齊平或共面。在一實施例中，第一導電導通體22係為一導電材料，諸如，金屬(包含銅、金、鎳、鋁等)。可用於第一導電導通體22之其他導電材料包含導電膏或包含懸浮導電金屬之一燒結基質。第一導電導通體22可用於藉由將各別元件連接至其內部端24及外部端26而穿過第一支撐部分12形成電連接。第一支撐部分12將第一導電導通體22固持在適當位置且將第一導電導通體22彼此間隔開。如在圖中所展示，互連組件10不具有在內部端24與外部端26之間的介電材料內沿一至少部分橫向方向(平行於第一支撐部分12之表面14、16)在第一導電導通體22或其他地方之間延展之任何導電互連件。可使用電互連件(諸如，跡線或諸如此類)在內部端24與外部端26之間的區域外部形成沿一橫向方向延展之連接。在一實例中，在第一支撐部分12內不存在橫向連接。在另一實例中，在第一支撐部分12內，僅有的連接係由表面14與表面16之間的第一導電導通體22形成。
第二支撐部分30在一般結構上類似於第一支撐部分12且定義一外部表面32及與該外部表面大體間隔開且平行於其之一內部表面34。內部表面34與外部表面32之間所定義之厚度可介於上文關於第一支撐部分12所論述之範圍內。此外，第二支撐部分30可係為關於第一支撐部分12所闡述之該等材料中之任一者或材料組合，包含具有一低CTE之彼等材料。第二支撐部分30可支撐且保持其中之複數個第二導電導通體40。第二導電導通體可具有並未由第二支撐部分30覆蓋且毗鄰於內部表面34之各別內部端44及並未由第二支撐部分30覆蓋且毗鄰於外部表面32之外部端42。在一實施例中，內部端44及外部端42分別與內部表面34及外部表面32齊平。第二導電導通體40可實質上法向於內部表面34及外部表面32延伸穿過第二支撐部分30。此外，第二支撐部分30可不包含沿一至少部分橫向方向在第二導電導通體40之間延伸之電子互連件，如上文關於第一導電導通體22所論述。
如先前所提及，第一支撐部分12及第二支撐部分30經配置以使得其各別內部表面16及34彼此面對。然後，第一支撐部分12及第二支撐部分30接合至一重新分佈結構50之相對表面以使得組件10確保為一單個單元。重新分佈結構50亦電互連各別對第一導電導通體22及第二導電導通體40，以使得可在與一第一導電導通體22之一選定外部端26連接之一結構與一第二導電導通體40之一相對外部端42之間形成一電子互連。穿過重新分佈結構透過嵌入於包含於重新分佈結構50中之一或多個介電層中之呈(舉例而言)跡線64及導通體66之形式之重新分佈電路來達成電互連。儘管在圖1中所展示之實例中，重新分佈結構50包含一第一介電層52及一第二介電層58，但在其他實施例中可使用較多或較少個介電層。如所展示，第一介電層52具有接合至第一支撐部分12之內部表面16之一外部表面54。類似地，第二介電層58具有接合至第二支撐部分30之內部表面34之一外部表面60。第一介電層52包含嵌入於其中之複數個跡線64，跡線64在第一導電導通體22之內部端24處與其各別導電導通體連接。然後，跡線64遠離內部端24與各別導通體66連結且沿一或多個橫向方向與其間隔開。類似地，第二介電層58包含嵌入於其中之複數個跡線64，跡線64在第二導電導通體40之內部端44處與其各別導電導通體連接。然後，跡線遠離內部端44與各別導通體66連結且沿一或多個橫向方向與其間隔開。
第一介電層52及第二介電層58兩者中之導通體66中之至少某些導通體曝露於各別內部表面56、62處，從而使得其可用於電連接。在所展示之實施例中，曝露於第一介電層之內部表面56處之導通體66中之至少某些導通體與曝露於第二介電層58之內部表面62處之導通體66中之至少某些導通體中之各別導通體對準，從而實現對應對之對準導通體66。如在圖1中所展示，此等對之對應導通體經彼此對準及連結以穿過重新分佈結構50在對應對之第一導電導通體22及第二導電導通體40之間達成期望電互連。在圖1之實施例中，對應導通體66透過一金屬至金屬連結形式(諸如，藉由氧化物表面至表面連結或其他類似手段，諸如，藉助導通體66中之一者或兩者上之一接合金屬(例如，錫、銦或銲錫)之一塗層之連結)連結至彼此。如在圖1中進一步展示，第一介電層52及第二介電層58之各別內部表面56及62彼此接觸且可透過使用額外方法(諸如，藉由黏合劑或諸如此類)連結導通體66對而固持在一起。
如在圖1中所展示，呈接觸墊28及46形式之可潤濕觸點可分別曝露於外部表面14及32處。另外，可將可潤濕金屬層或結構添加至互連組件10，互連組件10可係用以連接至其他微電子組件之可潤濕觸點。此等可潤濕金屬層或結構可由鎳或Ni-Au或有機可銲保護劑(「OSP」)製作。此等可潤濕觸點可上覆於第一導電導通體22及第二導電導通體40之各別外部端26及42上且與其電連接。接觸墊28及46可呈對應於其所連接至之導電導通體22或40之一陣列在空間上分別定位於外部表面14及32上方。接觸墊28及46可在大小上變化以適應其定位於其中之陣列之大小或節距而不彼此接觸或達成與一或多個外部結構之期望電連接。接觸墊28及46可係為與導通體22及40相同或不同之導電材料。接觸墊28或46可定位於其各別介電層27或47內以使得其沿一或多個橫向方向自接觸墊28或46所連接至之導通體22或40位移以形成一重新分佈層。在包含接觸墊28或46之彼等重新分佈層之間可包含額外重新分佈層以(諸如，藉由跡線或重新分佈導通體)達成與各別導通體22或40之連接。在另一實施例中，諸如圖2中所展示之實施例，第一導電導通體22及第二導電導通體40之外部端26及42可分別係連接組件10之可潤濕觸點。
該等可潤濕觸點(無論是墊28及46、外部端26及34還是其他適合結構)可允許連接組件10連接至分別上覆於組件10之外部表面14及32上之微電子組件或連接於該等微電子組件之間。如圖5A中所展示，連接組件10可用於將上覆於外部表面14上之一微電子元件80連接至外部表面32上覆於其上之一電路面板94。在一實施例中，連接組件10可用於在其上配置有呈不同各別節距之觸點之兩個微電子組件之間形成此一連接。如圖5中所展示，微電子元件80具有其上曝露有觸點86之一前表面82。一後表面82與前表面82間隔開且平行於前表面82。將微電子元件80作為一覆晶安裝至外部表面14，其中使前表面82面對外部表面14且使用焊料球68使觸點86接合至導通體22之外部端26。藉由使用焊料球68將導通體40之外部端42連結至電路觸點96而將連接組件10(且因此，微電子元件80)安裝至電路面板94。應注意，在指代各種支撐結構時僅為清晰起見而將支撐結構指定為「第一」及「第二」且此不具有如哪一支撐結構將連接至本文中所論述之微電子組件中之任一者或哪一支撐結構包含呈一較大或較小節距之一陣列之可潤濕觸點等任何意義。
如所展示，微電子元件80之觸點86大體而言間隔開，呈具有小於電路面板94上之電路觸點96之彼節距之一節距之一陣列。相應地，第一導電導通體22(且因此外部端26)配置成實質上匹配微電子元件80觸點86之陣列組態及節距之一陣列組態(包含其一節距)。類似地，第二導電導通體40配置成實質上匹配電路觸點96之陣列組態及節距之一陣列組態(包含其一節距)。在具有接觸墊(諸如，接觸墊28及46)之一實施例中，該等接觸墊亦可匹配其所連結至之各別組件觸點之陣列組態及節距。觸點陣列可呈任何期望組態，諸如呈具有若干個列及行之一柵格。可基於觸點沿一或多個方向之一均勻間距來量測一陣列之節距。另一選擇係，該節距可指定為一陣列中之觸點之間的一平均、最大或最小距離。在其他實施例中，外部表面14及外部表面32上之可潤濕觸點之節距可係實質上相同的，或外部表面14上之可潤濕觸點之節距可大於外部表面32上之可潤濕觸點之節距。在一實施例中，諸如外部端26之可潤濕觸點可呈具有一第一節距之一陣列，且諸如外部端42之可潤濕觸點可具有在第一節距之大小之1倍與5倍之間的一第二節距。在另一實施例中，第二節距可係第一節距之大小的約2倍。
在一實施例中，諸如在介電結構50中之毗鄰介電層之間連接之對應對導通體66可以第一導電導通體22與第二導電導通體40之節距之間的一第三節距配置。此一組態可用於透過重新分佈結構50高效地配置繞線電路。在其他實施例中，跡線64及導通體66可呈具有實質上等於第一導電導通體22或第二導電導通體40之節距之一節距之一陣列，或可呈大於第一導電導通體22及第二導電導通體40兩者之彼節距之一陣列。其他配置亦係可能的，包含其中導通體66呈一不均勻配置之一配置。
支撐部分12及30之CTE亦可係不同的。在一項實施例中，諸如圖5A中所展示之彼實施例，微電子元件80可具有小於電路面板94之彼CTE之一CTE。在其中具有一低CTE之一微電子元件與具有一較高CTE之一電路面板裝配在一起之實施例中，重複熱循環可導致組件之間的連接之斷裂，諸如焊料接合件或諸如此類之斷裂。在一實施例中，第一支撐部分12及第二支撐部分30皆可具有在微電子元件80之CTE與電路面板94之CTE之間的一CTE。此配置可增加組件之間的連接(包含焊料接合件68)之可靠性。在其中微電子元件80上覆於第一支撐部分12上之又一實施例中，第一支撐部分12之CTE可低於上覆於電路面板94上之第二支撐部分30之CTE。舉例而言，在此一實施例中，微電子元件可具有約3 ppm/℃之一CTE且電路面板可具有約12 ppm/℃之一CTE。因此，第一支撐部分12之CTE可大於3 ppm/℃且第二支撐部分30之CTE可小於12 ppm/℃且第一支撐部分12之CTE可小於第二支撐部分30之彼CTE。在此一範圍之又一實例中，第一支撐部分12可具有3 ppm/℃與6 ppm/℃之間的一CTE且第二支撐部分30可具有6 ppm/℃與12 ppm/℃之間的一CTE。另一選擇係，第一支撐部分12可具有3 ppm/℃與7 ppm/℃之間的一CTE且第二支撐部分30可具有7 ppm/℃與12 ppm/℃之間的一CTE。
重新分佈結構50中所使用之介電材料(諸如，介電層52及58)亦可具有一低CTE。重新分佈介電質之CTE可進一步在第一支撐部分12與第二支撐部分30之彼CTE之間。舉例而言，在上文所闡述之實施例中，第一支撐部分12可具有約4 ppm/℃之一CTE，第二支撐部分30可具有約10 ppm/℃之一CTE，且第一介電層52及第二介電層58皆可具有約7 ppm/℃之一CTE。
在圖5B之實施例中，一互連組件410包含僅覆蓋第二支撐部分430之內部表面434之區域之一部分之一第一支撐部分412。在其他方面此實施例可類似於圖1及圖5A之實施例。重新分佈結構450配置於第一支撐部分412與第二支撐部分430之間且包含：一第一介電層452，其接合至第一支撐部分412且大體而言在大小上對應於第一支撐部分412；及一第二介電層，其接合至第二支撐部分430。在所展示之實施例中，第二介電層458之內部表面462之一部分曝露於由第一介電層452覆蓋之區域之外部。相應地，與第二介電層458相關聯之導通體466可用於與一或多個外部組件連接，諸如展示為正面向上地接合至表面460之微電子元件480B。然後，微電子元件480B之觸點486線接合至第二介電層458上之曝露導通體466中之至少某些導通體。第二導電導通體440中之各別導電導通體和與微電子元件480B連接之導通體466連接以經由焊料球468與電路面板494連接。如上文關於圖5A中之微電子元件80所闡述，另一微電子元件480A安置於第一支撐部分412之外部表面414上。微電子元件480A之觸點486與導通體422之端426連結，導通體422穿過重新分佈結構450與導通體440中之各別導通體連接以與電路面板494之各別觸點496連接。另外，第二介電層258之曝露導通體466中之某些導通體可經組態用於藉由線接合492或諸如此類而連接至一微電子組件(諸如，電路面板494)。
圖5B中所展示之連接組件410之實施例可用於將(舉例而言)具有不同CTE之微電子元件480A及440B連接至具有高於微電子元件480A及440B兩者之一CTE之一電路面板494。在一實施例中，微電子元件480A可具有一第一CTE且微電子元件480B可具有高於第一CTE之一第二CTE。第二支撐部分430可具有在第二CTE與電路面板494之CTE之間的一CTE。另外，第一支撐部分412可具有在第二支撐部分430之CTE與第一CTE之間的一CTE。
圖2中展示根據另一實施例之一連接組件110。連接組件110類似於上文關於圖1所闡述之連接組件10且包含透過一重新分佈結構150連結在一起之一第一支撐部分112及一第二支撐部分130。第一支撐部分112及第二支撐部分130兩者分別包含自各別內部表面116及134延伸至其各別外部表面114及132之導電導通體122及140。可潤濕觸點曝露於外部表面114及132上，該等可潤濕觸點在所展示之實施例中藉由曝露於外部表面114上之外部端126及曝露於外部表面132上之外部端142形成。可潤濕觸點可用於使用連接組件110以類似於圖5A中所展示之彼配置之一配置將外部微電子組件連接在一起。相應地，第一導電導通體122及第二導電導通體140可配置成具有對應於連接至其之各別微電子組件之不同節距之陣列，且第一支撐部分112及第二支撐部分130可具有經類似選定之CTE。在類似於圖5B中所展示之實施例之另一實施例中，連接組件110亦可組態於具有外部微電子組件之一類似總成中。
在圖2之連接組件110中，重新分佈結構50包含具有包含於嵌入其中之繞線電路中之跡線164及導通體166之一單個介電層152。跡線164中之某些跡線與第一導電導通體122之內部端124連接且自其橫向延伸，且其他跡線與第二導電導通體140之內部端144連接且自其橫向延伸。介電層150內之導通體166中之某些導通體藉由其相關聯跡線164之間的連接來互連各別對第一導電導通體122及第二導電導通體140。導通體166可具有等於第一導電導通體122或第二導電導通體140之一節距之一節距。在此一實施例中，導通體166可直接連接至第一導電導通體122或第二導電導通體140中之任一者，而不使用一跡線。在此一實施例中，第一支撐部分112或第二支撐部分130可使用可係一順應性材料之一黏合劑層148或諸如此類接合至介電層152。
圖3展示類似於圖1中所展示之連接組件10之一連接組件210之另一實施例。在此實施例中，重新分佈結構250內之第一介電層252及第二介電層258係間隔開的。在第一介電層252與第二介電層258之間對準之導通體266對使用導電材料塊(諸如，焊料球268)連結在一起。第一介電層252之內部表面256與第二介電層258之內部表面262之間的所得空間可填充有填充焊料球268之間的空間之一底填充270。
如圖4A至圖4C中所展示，至少一個被動裝置(諸如，一電阻器、電容器、電晶體、二極體或諸如此類)可嵌入於根據本發明之各種實施例之一連接組件內。在圖4A至圖4C中，一例示性被動件274嵌入於類似於圖3中所展示及上文所論述之實施例之一連接組件210中。本文中所論述及圖中所展示之連接組件之其他實施例亦可具有以類似結構嵌入於其中之被動件。在圖4A中，被動件274安裝於第一介電層250之內部表面256上方且與導通體266A電連接，導通體266A透過跡線264與第一導電導通體222A中之各別導電導通體連接。相應地，與第一導電導通體222A連接之一微電子組件將與被動件274連接。被動件274或內部表面256與262之間的空間可經定大小以使得被動件274完全適合於此空間內。在此一實施例中，底填充270可環繞被動件274且填充被動件274與焊料球260之間的空間。一被動件(諸如，被動件274)可安裝於第二介電層260之內部表面262上方且以一類似方式嵌入於重新分佈結構250內。一連接組件之一實施例(諸如，圖1及圖2中所展示之彼等連接組件)可包含以一類似方式嵌入於其對應重新分佈結構內之一被動件，舉例而言，藉由包含取代底填充270之一額外介電層且藉由添加較高或額外導通體以連接用於其第一介電層及第二介電層之內部表面上之連接之彼等曝露導通體。
圖4B展示一被動件274之一替代併入。在此實施例中，被動件274與曝露於第一介電層252之內部表面256處之導通體266連接且具有大於重新分佈結構之彼高度之一高度。為適應被動件274之高度，一開口276併入於第二介電層258中且一匹配腔272併入於第二支撐部分230中以接納被動件274之一部分。連接組件210可類似地經結構化以包含類似於被動件274之一被動件，該被動件安裝於第二介電層258上方且延伸至第一支撐部分212中之一腔中。此外，圖1及圖2之實施例亦可以一類似方式經結構化以接納一類似被動裝置。
圖4C展示具有一被動件274之一連接組件210，被動件274安裝於第二介電層258之外部表面260上且被接納於形成於第二支撐部分230中之一適當大小之腔278中。被動件274與第二介電層258中之導通體266A中之選定者連接，該等選定導通體又與第一介電層252中之對應導通體266連接，對應導通體266與在外部表面213上具有外部端226之第一導電導通體222A中之各別導電導通體連接。相應地，與第一導電導通體222A連接之一微電子組件將與被動件274連接。另一選擇係，導通體266A可透過跡線266中之對應者與第二導電導通體240中之各別導電導通體連接以透過外部端244與一外部組件連接。一被動件可以一類似方式安裝於第一介電層252之外部表面254上。圖1及圖2之實施例亦可經結構化以便以一類似方式包含一類似被動裝置。
圖6至圖8展示一種用於製作一連接組件110(諸如，在圖2中以一完整形式展示之彼連接組件)之方法。如圖6中所展示，形成包含其中具有第一導電導通體122之第一支撐部分112'之一在製單元110'，如上文關於圖1及圖2所論述。圖6中之第一支撐部分112'經形成以使得由第一支撐部分112'覆蓋導通體122之外部端126且使得外部表面114'間隔於外部端126上方。重新分佈結構150形成於第一支撐部分112'之內部表面116上方且包含與第一導電導通體122之內部端124連接之繞線電路，如上文所闡述。可藉由在第一支撐部分112'中形成盲孔且用一導電材料(諸如，金屬)填充該等盲孔且然後在內部表面116上方形成重新分佈結構150來製作在製單元110'。在另一實施例中，用於形成導通體122之盲孔可保持未填充直至形成重新分佈結構150之後為止。另一選擇係，重新分佈結構150可形成於(舉例而言)一載體上，然後，可藉由(舉例而言)電鍍而在重新分佈結構150內之繞線電路之適當部分上形成第一導電導通體122。然後，可藉由模製或諸如此類而在第一導電導通體122上方形成第一支撐部分112'。在共同待決、共同受讓之美國專利申請案第13/091,800號中展示及闡述用於形成諸如在製單元112'之一結構之此等及其他方法，該專利申請案之全部揭示內容以引用之方式併入本文中。
在另一實施例中，用於形成導通體122之該等盲孔可保持未填充直至形成重新分佈結構150之後為止。然後，可藉由移除第一支撐部分112'之一外部部分(諸如，藉由研磨、拋光、蝕刻或諸如此類)打開該等盲孔。一旦在第二表面114上打開該等孔，即可用導電材料填充該等孔以形成導通體122。在又一替代方案中，可在形成重新分佈結構150之後在第一支撐部分112'中形成用於形成導通體122之該等孔。舉例而言，此可藉由自第二表面114上方鑽孔至第一支撐部分112'中以曝露其處之觸點124來完成。然後，可填充該等孔以形成與觸點124連接之導通體122。
如在圖6中進一步展示，提供一坯件130'且使其與在製單元112'對準。坯件130'將用於形成第二支撐部分120且因此可由本文中所論述之任何材料製作，且可經選擇以具有某些特性(包含CTE)，如本文中其他部分所進一步論述。如圖7中所展示，將坯件130'添加(諸如藉由接合)至在製單元112"。此可使用一黏合劑層148或諸如此類來完成。另一選擇係，在不具有黏合劑層148之情形下，可在一在製單元112'上在適當位置處模製一坯件130'以達成圖7之結構。
然後，如圖8中所展示，在坯件130'中形成第二導電導通體140以形成類似於圖2中所展示且關於圖1之實施例進一步闡述之彼第二支撐部分之第二支撐部分130。藉由鑽盲孔以曝露導通體166中之對應者且然後藉由將一導電金屬沈積至彼等孔中以與選定導通體166連接且填充該等孔且形成曝露於第二支撐部分130之外部表面132處之第二導電導通體140之外部端142以導致圖8中所展示之在製單元110'''，可在坯件130'中形成第二導電導通體140。然後，藉由移除第一支撐部分112'之一部分以降低外部表面114'且在外部表面114上曝露導通體122之外部端126，在製單元110'''可進一步經處理以導致圖2之連接組件110。此可藉由機械拋光、研磨、精研(lapping)或諸如此類來完成。亦可使用蝕刻，諸如化學蝕刻或雷射蝕刻。亦可使用研磨及拋光以幫助使得外部端126與外部表面114實質上齊平。類似地，第二支撐部分130可在其外部表面132處經研磨或拋光(其可包含外部端142之研磨或拋光)以使外部端142與外部表面132實質上齊平。藉由形成圖6中所展示之具有一較厚第一支撐部分112'之在製單元110'且稍後研磨或拋光至曝露之外部端126，在連接組件110之進一步製造步驟期間，在製單元110'可較易於處置且較不易於斷裂。
圖9至圖11中展示用於製作類似於圖2中所展示之連接組件110之一連接組件之又一方法。此方法類似於上文關於圖6至圖8所闡述之彼方法，但在製單元110'''形成為在第二支撐部分130'上包含其中具有第二導電導通體140之一重新分佈結構150。在圖6至圖8之實施例中，在在製單元中包含較小節距之第一導電導通體122，而在圖9至圖11之實施例中，在在製單元110'中形成較大節距之第二導電導通體140。在此實施例中，如圖10中所展示，在坯件112'裝配至在製單元110"之後，在坯件112'中形成第一導電導通體122。此導致圖11中所展示之在製單元110'''，其可如上文關於圖8所闡述經進一步處理以導致圖2之連接組件110。
圖12及圖13展示在一互連組件之一製造方法之各種階段期間之該互連組件(諸如，圖1之互連組件)。如圖12中所展示，兩個在製單元10A'及10B'經形成且彼此對準。第一在製單元10A'包含其中形成有第一導電導通體122之第一支撐部分12及形成於第一支撐部分12之內部表面16上方之第一介電層52。第二在製單元10B'包含其中形成有第二導電導通體140之第二支撐部分30；及形成於第二支撐部分30之內部表面34上方之第二介電層58。第一在製單元10A'及第二在製單元10B'兩者皆可根據上文關於圖6所論述之方法形成且其個別特徵可根據圖1之論述形成。如圖13中所展示，第一介電層52及第二介電層58之內部表面56及62分別經定位以彼此接觸(且視情況使用黏合劑或諸如此類接合在一起)，且使用金屬至金屬連結將對應對導通體66(一個曝露於內部表面56上且另一個曝露於內部表面62上)接合在一起，如上文所論述。此導致圖13之在製單元10'，然後，在製單元10'以類似於先前關於圖8所論述之彼方式之一方式經處理，以在外部表面14及32上曝露外部端26及42。可在本文中所論述之任何方法中執行額外步驟，包含形成導電墊(諸如，外部表面14及32上之墊28及46)、在其上曝露有可潤濕觸點之外部表面14或32上方形成額外重新分佈層或其他進一步結構。然後，所得連接組件可與各種其他組件裝配在一起，諸如圖5A及圖5B中所展示及關於圖5A及圖5B所闡述。
本文中所闡述之連接組件之各種實施例可連同多種多樣的電子系統一起使用。上文所闡述之互連組件可用於多種多樣的電子系統之建構中，如圖14中所展示。舉例而言，根據本發明之又一實施例，一系統1可包含一微電子總成2，該微電子總成係藉由一微電子元件80與一互連組件10之裝配形成之一單元，類似於如圖5A中所展示之一微電子元件80與互連組件10之微電子總成。所展示實施例以及互連組件或其總成之其他變化形式(如上文所闡述)可連同其他電子組件6及3一起使用。在所繪示實例中，組件6可係一半導體晶片或封裝或者包含一半導體晶片之其他總成，而組件3係一顯示螢幕，但亦可使用任何其他組件。當然，儘管為清晰圖解說明起見在圖14中僅繪示兩個額外組件，但該系統亦可包含任何數目個此等組件。在又一變體中，可使用包含一微電子元件及一互連組件之任何數目個微電子總成。微電子總成以及組件6及3安裝於一共同殼體4(示意性地以虛線繪示)中，且視需要彼此電互連以形成期望電路。在所展示之例示性系統中，該系統包含一電路面板94(諸如，一撓性印刷電路板)，且該電路面板包含與該等組件彼此互連之眾多導體96。然而，此僅係例示性的；可使用用於製作電連接件之任何適合結構，包含可連接至接觸墊或諸如此類或者與其成整體之若干個跡線。此外，可使用焊料球68或諸如此類將電路面板94連接至互連組件10。殼體4繪示為可用於(舉例而言)一蜂巢式電話或個人數位助理中之類型之一可攜式殼體，且在該殼體之表面處曝露螢幕3。在系統1包含一光敏元件(諸如，一成像晶片)之情形下，亦可提供一透鏡5或其他光學裝置用以將光路由至該結構。同樣，圖14中所展示之經簡化系統1僅係例示性的；可使用上文所論述之結構製作其他系統(包含通常被視為固定結構之系統)，諸如，桌上型電腦、路由器及諸如此類。
儘管已參考特定實施例闡述了本文中之發明，但應理解，此等實施例僅圖解說明本發明之原理及應用。因此，應理解，在不背離如由隨附申請專利範圍所定義之本發明之精神及範疇之情形下，可對圖解說明性實施例進行眾多修改且可設計出其他配置。
1‧‧‧系統
2‧‧‧微電子總成
3‧‧‧電子組件/組件/螢幕
4‧‧‧殼體
5‧‧‧透鏡
6‧‧‧電子組件/組件
10‧‧‧連接組件/互連組件/組件
10'‧‧‧在製單元
10A'‧‧‧第一在製單元/在製單元
10B'‧‧‧第二在製單元/在製單元
12‧‧‧第一支撐部分/支撐部分
14‧‧‧外部表面/表面
16‧‧‧內部表面/表面
22‧‧‧第一導電導通體/導電導通體/導通體
24‧‧‧內部端
26‧‧‧外部端
27‧‧‧介電層
28‧‧‧接觸墊/墊
30‧‧‧第二支撐部分/第二支撐/支撐部分
32‧‧‧外部表面
34‧‧‧內部表面
40‧‧‧第二導電導通體/導電導通體/導通體
42‧‧‧外部端
44‧‧‧內部端
46‧‧‧接觸墊/墊
47‧‧‧介電層
50‧‧‧重新分佈結構/介電結構
52‧‧‧第一介電層/介電層
54‧‧‧外部表面
56‧‧‧內部表面
58‧‧‧第二介電層/介電層
60‧‧‧外部表面
62‧‧‧內部表面
64‧‧‧跡線
66‧‧‧導通體
68‧‧‧焊料球/焊料接合件
80‧‧‧微電子元件
82‧‧‧前表面/後表面
86‧‧‧觸點
94‧‧‧電路面板
96‧‧‧電路觸點/導體
110‧‧‧連接組件
110'‧‧‧在製單元
110"‧‧‧在製單元
110'''‧‧‧在製單元
112‧‧‧第一支撐部分
112'‧‧‧第一支撐部分/在製單元/坯件
114‧‧‧外部表面/第二表面
114'‧‧‧外部表面
116‧‧‧內部表面
122‧‧‧第一導電導通體/導電導通體/導通體
124‧‧‧內部端/觸點
126‧‧‧外部端
130‧‧‧第二支撐部分
130'‧‧‧坯件/第二支撐部分
132‧‧‧外部表面
134‧‧‧內部表面
140‧‧‧第二導電導通體/導電導通體
142‧‧‧外部端
144‧‧‧內部端
150‧‧‧重新分佈結構/介電層
152‧‧‧介電層
164‧‧‧跡線
166‧‧‧導通體
210‧‧‧連接組件
212‧‧‧第一支撐部分
222A‧‧‧第一導電導通體
226‧‧‧外部端
230‧‧‧第二支撐部分
240‧‧‧第二導電導通體
244‧‧‧外部端
250‧‧‧重新分佈結構/第一介電層
252‧‧‧第一介電層
256‧‧‧內部表面
258‧‧‧第二介電層
262‧‧‧內部表面
264‧‧‧跡線
266‧‧‧導通體/跡線
266A‧‧‧導通體
268‧‧‧焊料球
270‧‧‧底填充
274‧‧‧被動件
276‧‧‧開口
278‧‧‧腔
圖1係根據本發明之一實施例之一互連組件；圖2係根據本發明之另一實施例之一互連組件；圖3係根據本發明之另一實施例之一互連組件；圖4A係作為圖3之互連組件之一變化形式之一互連組件；圖4B係作為圖3之互連組件之另一變化形式之一互連組件；圖4C係作為圖3之互連組件之另一變化形式之一互連組件；圖5A係包含根據圖1之一互連組件之一微電子總成；圖5B係包含根據圖1之組件之一變化形式之一互連組件之另一微電子總成；圖6至圖8展示在根據本發明之一實施例之互連組件之一製造方法之各種步驟期間之該互連組件；圖9至圖11展示在根據本發明之一實施例之一互連組件之製造方法之各種步驟期間之該互連組件；圖12及圖13展示在根據本發明之一實施例之一互連組件之一替代製造方法之各種替代步驟期間之該互連組件；及圖14係可包含根據圖5A之一微電子總成之一系統。
10‧‧‧連接組件/互連組件/組件
12‧‧‧第一支撐部分/支撐部分
14‧‧‧外部表面/表面
16‧‧‧內部表面/表面
22‧‧‧第一導電導通體/導電導通體/導通體
24‧‧‧內部端/內部表面
26‧‧‧外部端/外部表面
27‧‧‧介電層
28‧‧‧接觸墊/墊
30‧‧‧第二支撐部分/第二支撐/支撐部分
32‧‧‧外部表面
34‧‧‧內部表面
40‧‧‧第二導電導通體/導電導通體/導通體
42‧‧‧外部端
44‧‧‧內部端
46‧‧‧接觸墊/墊
47‧‧‧介電層
50‧‧‧重新分佈結構/介電結構
52‧‧‧第一介電層/介電層
54‧‧‧外部表面
56‧‧‧內部表面
58‧‧‧第二介電層/介電層
60‧‧‧外部表面
62‧‧‧內部表面
64‧‧‧跡線
66‧‧‧導通體

权利要求:
Claims (59)
[1] 一種互連組件，其包括：一第一支撐部分，其具有：第一及第二相對主表面，其定義其之間的一厚度；及複數個第一導電導通體，其實質上垂直於該等主表面延伸穿過該第一支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端；一第二支撐部分，其具有：第一及第二相對主表面，其定義其之間的一厚度；及複數個第二導電導通體，其實質上垂直於該等主表面延伸穿過該第二支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端；及一重新分佈層，其安置於該第一支撐部分及該第二支撐部分之該等第二表面之間，電連接該等第一導通體中之至少某些第一導通體與該等第二導通體中之至少某些第二導通體。
[2] 如請求項1之互連組件，其進一步包含形成於該第一支撐部分及該第二支撐部分中之至少一者之該第一表面上方之至少一個重新分佈層，該重新分佈層包含曝露於其一外部表面上之觸點，該等觸點與該等第一導電導通體或該等第二導電導通體連接。
[3] 如請求項2之互連組件，其進一步包括曝露於該第二支撐部分之該第一表面處之第二觸點，該等第二觸點與該等第二導電導通體連接。
[4] 如請求項1之互連組件，其中該第一支撐部分中之該等導電導通體之一最小節距小於該第二支撐部分中之該等導電導通體之一最小節距，該互連組件進一步包括曝露於該第一支撐部分之該第一表面處之第一觸點，該等第一觸點與該等第一導電導通體連接。
[5] 如請求項1之互連組件，其中該等第一導電導通體及該等第二導電導通體之該等第一端可用於將該互連元件接合至一微電子元件、一電路面板及一封裝基板中之至少一者，該等第一導電導通體或該等第二導電導通體之該等第一端中之至少一者匹配在一微電子元件之一面處之元件觸點之一空間分佈，且該等第一導電導通體或該等第二導電導通體之該等第一端中之至少一者匹配曝露於一電路面板及一封裝基板中之至少一者之一面處之電路觸點之一空間分佈。
[6] 如請求項5之互連組件，其中該等第一導電導通體之該等第一端可用於將該互連組件接合至一微電子元件，且其中該第一支撐部分具有大於或等於該微電子元件之一CTE且小於或等於該第二支撐部分之一CTE之一CTE。
[7] 如請求項6之互連組件，其中該等第一導電導通體之該等第一端可用於透過曝露於該第一支撐部分之該第一表面處之第一觸點將該互連組件接合至該微電子元件，該等第一觸點上覆於該等第一導電導通體上且與其連接。
[8] 如請求項5之互連組件，其中該等第二導電導通體之該等第一端可用於將該互連元件接合至一電路面板或一封裝基板，且其中該第二支撐部分具有大於或等於該第一支撐部分之該CTE之一CTE。
[9] 如請求項8之互連組件，其中該等第二導電導通體之該等第一端可用於透過曝露於該第二支撐部分之該第一表面處之第二觸點將該互連組件接合至該電路面板或封裝基板，該等第二觸點上覆於該等第二導電導通體上且與其連接。
[10] 如請求項1之互連組件，其中該第一支撐部分及該第二支撐部分具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。
[11] 如請求項10之互連組件，其中該第一支撐部分具有介於自3 ppm/℃至6 ppm/℃範圍內之一CTE且其中該第二支撐部分具有介於自6 ppm/℃至12 ppm/℃範圍內之一CTE。
[12] 如請求項1之互連組件，其中該等第一導電導通體以一第一節距相對於彼此間隔開，其中該等第二導電導通體以大於該第一節距之一第二節距相對於彼此間隔開。
[13] 如請求項1之互連組件，其中該重新分佈層進一步包含：一介電層；及繞線電路，其嵌入於該介電層中且包含至少部分地延伸穿過該介電層之第三導電導通體，該繞線電路電連接該等第一導電觸點中之至少某些第一導電觸點與該等第二導電觸點中之至少某些第二導電觸點；其中該等第三導電導通體之一最小節距大於該等第一導電導通體之一最大節距且小於該等第二導電導通體之一最小節距。
[14] 如請求項1之互連組件，其中該重新分佈層包含第一部分及第二部分，該第一部分包含該第一表面及該等第一導電觸點，該第二部分包含該第二表面及該等第二導電觸點，其中該第一部分及該第二部分中之每一者進一步包含一中間表面及中間觸點，其中該等中間表面彼此面對且該等中間觸點連結在一起。
[15] 如請求項14之互連組件，其中該等中間觸點係使用導電塊連結在一起，該組件進一步包括該等中間表面之間的一底填充，該底填充填充該等導電塊中之個別者之間的空間。
[16] 如請求項14之互連組件，其中該等中間觸點熔融在一起且曝露於該等中間表面處之介電材料熔融在一起。
[17] 如請求項1之互連組件，其中該等第一導電導通體之一最小節距小於該等第二導電導通體之一最小節距。
[18] 如請求項1之互連組件，其進一步包含一被動裝置，該被動裝置定位於該第一支撐部分及該第二支撐部分之該等第一表面之間且與該等第一導電導通體、該等第二導電導通體、該等第一觸點及該等第二觸點中之一或多者電連接。
[19] 如請求項18之互連組件，其中該被動裝置安置於該等支撐部分之該等第二表面之間。
[20] 如請求項18之互連組件，其中該被動裝置安置於該第一支撐部分或該第二支撐部分中之一者之該等第一與第二相對表面之間。
[21] 如請求項19之互連組件，其中該被動裝置安置於該等支撐部分中之一者之該第二表面與該等支撐部分中之另一者之該第一表面之間。
[22] 如請求項1之互連組件，其中該第一支撐部分及該第二支撐部分中之至少一者係為一半導體材料。
[23] 如請求項22之互連組件，其中係為一半導體材料之該第一支撐部分或該第二支撐部分中之任一者包含環繞毗鄰該等導電導通體之該支撐部分之部分之一介電襯裡。
[24] 如請求項1之互連組件，其中該第一支撐部分及該第二支撐部分中之至少一者包含玻璃。
[25] 一種微電子總成，其包含：請求項1之互連組件；及一第一微電子元件，其在其一面處具有元件觸點；其中該等第一導通體之該等第一端匹配該微電子元件之該等元件觸點之一空間分佈，且該等元件觸點透過導電接合材料塊與該等第一導通體之該等第一端連結。
[26] 如請求項25之微電子總成，其進一步包含其上具有元件觸點之一第二微電子元件，其中該第二支撐部分之一擴展延伸超過該第一支撐部分之一邊緣，該第二微電子元件安裝於該擴展上且與曝露於該擴展上之該等第一導通體中之若干者電連接。
[27] 如請求項26之微電子總成，其進一步包括線接合，該等線接合電互連該第二微電子元件與曝露於該擴展上之該等第一導通體中之若干者。
[28] 如請求項26之微電子總成，其進一步包括第二線接合，該等第二線接合連接曝露於該擴展上之該等第一導通體中之若干者與該等電路觸點中之某些電路觸點。
[29] 如請求項25之微電子總成，其進一步包含在其一表面處形成有電路觸點之一基板，該等第二導電導通體與該等電路觸點電連接。
[30] 如請求項29之微電子總成，其中該第二支撐部分具有曝露於其該第一表面處且與該等第二導電導通體電連接之第二觸點，其中該等第二觸點連結至該等電路觸點。
[31] 一種系統，其包括：如請求項25之一微電子總成及電連接至該微電子總成之一或多個其他電子組件。
[32] 一種用於製作一互連組件之方法，其包括以下步驟：在一在製單元上形成一重新分佈層，該在製單元包含一第一支撐部分，該第一支撐部分具有沿實質上垂直於其之一方向自其一第一表面延伸之複數個開口，且該重新分佈層包含與該複數個開口對位之繞線電路；連結具有定義其之間的一厚度之第一及第二相對主表面之一第二支撐部分與該在製單元以使得該重新分佈層安置於該第一支撐部分與該第二支撐部分之間；及用一導電材料填充該等第一開口以形成與該重新分佈層之該繞線電路連接之延伸穿過該第一支撐部分之第一導電導通體，且在該第二支撐部分中形成實質上垂直於該等主表面延伸穿過該支撐部分之第二導電導通體，且使得每一導通體具有一第一端及一第二端，該第二端毗鄰於該第二表面，以使得該等第一導電導通體延伸穿過該第一支撐部分且該等第二導電導通體延伸穿過該第二支撐部分，該等第一導通體及該等第二導通體透過該重新分佈層電連接。
[33] 如請求項32之方法，其中該第一支撐部分及該第二支撐部分具有小於攝氏每度百萬分之12(「ppm/℃」)之一熱膨脹係數(「CTE」)。
[34] 如請求項32之方法，其中該等開口形成為部分地延伸穿過該第一支撐部分，且其中形成穿過第一支撐部分之第一導電導通體進一步包含：移除該第一支撐部分之一部分以形成實質上平行於該第一表面且與其間隔開之該第一支撐部分之一第二表面且在該第二表面上曝露該等第一開口。
[35] 如請求項34之方法，其中在移除該第一支撐部分之該部分之後用該導電材料填充該等開口。
[36] 如請求項34之方法，其中在形成該重新分佈層之前用該導電材料填充該等開口，且其中移除該第一支撐部分之一部分在其該第二表面上曝露該等開口內之該導電材料。
[37] 如請求項32之方法，其中在形成該重新分佈層之後形成該第一支撐部分中之該等開口以使得孔曝露該繞線電路之部分。
[38] 如請求項32之方法，其中使用一接合材料層在該第二支撐部分上形成該重新分佈層。
[39] 如請求項32之方法，其中形成至少該等第二導電導通體包含：形成穿過該第二支撐部分之孔以使得該等孔向其該第二表面敞開，在與該重新分佈層接合之前用一導電材料填充該等孔，及自該支撐部分移除材料以形成該支撐部分之該第一表面且在該第一表面上曝露該等導通體之該等第一端。
[40] 如請求項32之方法，其中藉由以下步驟來形成至少該等第二導通體：在該第二支撐部分與該重新分佈層接合之後製作穿過該第二支撐部分之孔以使得該等孔曝露該繞線電路之觸點，且然後用與該等第二觸點中之對應第二觸點電連接之一導電材料填充該等孔。
[41] 如請求項32之方法，其中藉由以下步驟來形成至少該等第二導通體：製作穿過該第二支撐部分之一部分之孔以使得該等孔向其該第二表面敞開，接合該支撐部分與該重新分佈層，自該支撐部分移除材料以使得該等孔向該第一表面敞開且在其處曝露對應觸點，及用與該等導電觸點電連接且毗鄰於該第一表面之導電材料填充該等孔。
[42] 如請求項32之方法，其中至少該第一支撐部分及該重新分佈層在一單個晶圓中形成為形成於第一支撐部分上之複數個重新分佈層中之若干者，該單個晶圓然後經分段以形成形成於包含該第一支撐部分之該複數個第一支撐部分中之若干者上之重新分佈層之離散單元。
[43] 如請求項32之方法，其進一步包含：將一被動裝置嵌入於該互連組件內且連接該被動裝置與該等第一導通體、該等第二導通體、該等第一觸點或該等第二觸點中之一者。
[44] 如請求項32之方法，其中該第一支撐部分中之該等導電導通體之一最小節距小於該第二支撐部分中之該等導電導通體之一最小節距，該方法進一步包括形成曝露於該第一支撐部分之該第一表面處之第一觸點，該等第一觸點經形成以便與該等第一導電導通體連接。
[45] 如請求項32之方法，其中由具有介於自3 ppm/℃至6 ppm/℃範圍內之一CTE之一材料製作該第一支撐部分且其中由具有介於自6 ppm/℃至12 ppm/℃範圍內之一CTE之一材料製作該第二支撐部分。
[46] 如請求項32之方法，其中該等第一導電導通體形成為以一第一節距相對於彼此間隔開，其中該等第二導電導通體形成為以大於該第一節距之一第二節距相對於彼此間隔開。
[47] 如請求項46之方法，其中該重新分佈層經形成以在其該第一表面上包含第一導電觸點，該等第一導電觸點係該繞線電路之部分且與該等第一導通體之該等第二端中之至少某些第二端實質上對準，且其中該重新分佈層在其該第二表面上包含第二導電觸點，該等第二導電觸點係該繞線電路之部分且與該等第二導通體之該等第二端中之至少某些第二端實質上對準，其中該繞線電路經形成以電連接該等第一導電觸點中之至少某些第一導電觸點與該等第二導電觸點中之至少某些第二導電觸點，其中該繞線電路形成為具有穿過該介電層之第三導電導通體，且其中該等第三導電導通體之一最小節距大於該等第一導電導通體之一最大節距且小於該等第二導電導通體之一最小節距。
[48] 如請求項47之方法，其中形成該重新分佈層包含沈積一介電層以至少部分地嵌入該繞線電路。
[49] 如請求項32之方法，其中該等第一導電導通體之一最小節距小於該等第二導電導通體之一最小節距。
[50] 如請求項32之方法，其中藉由電鍍形成至少該等第一導電導通體。
[51] 如請求項32之方法，其中在該第二支撐部分上形成該重新分佈層，包含使用氧化物表面至表面接合來接合至該第二支撐部分。
[52] 如請求項32之方法，其中至少該第二支撐部分係由一半導體材料製作。
[53] 如請求項52之方法，其中形成至少該等第二導電導通體包含：在該第二支撐部分中形成孔以定義一孔壁，沿該孔壁沈積一介電襯裡，及用一導電金屬填充該孔之剩餘部分。
[54] 一種用於製作一互連組件之方法，其包括以下步驟：將具有一中間表面及曝露於其上之中間觸點之一第一在製單元與具有一中間表面及曝露於其中之中間觸點之一第二在製單元連結在一起以使得該等中間表面彼此面對且該等中間觸點電互連；其中該第一在製單元包含一第一支撐部分，該第一支撐部分具有：第一及第二相對表面，其定義其之間的一厚度；及複數個第一導電導通體，其延伸穿過該支撐部分以使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端，一第一重新分佈部分形成於該支撐部分之該第二表面上，該第一重新分佈部分定義第一中間表面且包含第一中間觸點，該等第一中間觸點與該等第一導電導通體電連接；其中該第二在製單元包含一第二支撐部分，該第二支撐部分具有：第一及第二相對表面，其定義其之間的一厚度；及複數個第二導電導通體，其延伸穿過該支撐部分以使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端，一第二重新分佈部分形成於該支撐部分之該第二表面上，該第二重新分佈部分定義該第二中間表面且包含該等第二中間觸點，該等第二中間觸點與該等第二導電導通體電連接。
[55] 如請求項54之方法，其中該等第一導電導通體形成為以一第一節距相對於彼此間隔開，其中該等第二導電導通體形成為以大於該第一節距之一第二節距相對於彼此間隔開。
[56] 如請求項54之方法，其中使用導電塊將該等中間觸點連結在一起，該方法進一步包括在該等中間表面之間形成一底填充，該底填充經形成以填充該等導電塊中之個別者之間的空間。
[57] 如請求項54之方法，其中將該等中間觸點熔融在一起且將曝露於該等中間表面處之一介電材料熔融在一起。
[58] 一種用於製作一微電子總成之方法，其包含：裝配在其一面上具有元件觸點之一微電子元件與一互連組件，該互連組件具有：一第一支撐部分，其具有：第一及第二相對主表面，其定義其之間的一厚度；及第一複數個導電導通體，其實質上垂直於該等主表面延伸穿過該支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端；一第二支撐部分，其具有：第一及第二相對主表面，其定義其之間的一厚度；及第二複數個導電導通體，其實質上垂直於該等主表面延伸穿過該支撐部分且使得每一導通體具有毗鄰該第一表面之一第一端及毗鄰該第二表面之一第二端；及一重新分佈層，其具有：一第一表面，其接合至該第一支撐部分之該第二表面；一第二表面，其與該第一表面間隔開且接合至該第二支撐部分之該第二表面；第一複數個導電觸點，其沿該第一表面且與該第一支撐部分之該等導通體中之各別導通體連接；及第二複數個導電觸點，其沿該第二表面且與該第二支撐部分之該等導通體中之各別導通體連接，其中該第一複數個觸點中之至少某些觸點與該第二複數個觸點中之至少某些觸點電連接；其中該等第一導通體之該等第一端匹配該等元件觸點之一空間分佈，且其中該等第一端與該等元件觸點連結。
[59] 如請求項58之方法，其進一步包含：裝配在其一面上具有電路觸點之一電路面板與該互連組件，該等第二觸點匹配該等電路觸點之一空間分佈且與其連結。

类似技术:

公开号 | 公开日 | 专利标题

TWI533429B|2016-05-11|低熱膨脹係數插入物

TWI491326B|2015-07-01|具有模塑低熱膨脹係數電介質之中介件

TWI545722B|2016-08-11|具有堆疊面下連接晶粒之多晶片模組

US8883563B1|2014-11-11|Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation

TWI463635B|2014-12-01|具有堆疊的微電子單元之微電子封裝及其製造方法

US9034696B2|2015-05-19|Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation

TWI647790B|2019-01-11|以聚合物部件爲主的互連體

TW201705420A|2017-02-01|具有形成在載體上的電路結構的新２．５ｄ微電子組件和方法

US8951845B2|2015-02-10|Methods of fabricating a flip chip package for dram with two underfill materials

US20130070437A1|2013-03-21|Hybrid interposer

TWI582932B|2017-05-11|晶圓處理及測試方法

TW201717327A|2017-05-16|具有機械式去耦合的扇入和扇出區域的晶圓級封裝

TWI550736B|2016-09-21|具有藉由延伸穿過囊封體之連接器所耦接的堆疊端子的微電子組件

WO2015153296A1|2015-10-08|Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation

TW201729369A|2017-08-16|用於偏移接合通孔陣列之經加固的導線

同族专利:

公开号 | 公开日

US20180082935A1|2018-03-22|

CN103930988A|2014-07-16|

TWI533429B|2016-05-11|

EP2756522A1|2014-07-23|

JP2014531756A|2014-11-27|

US20140322864A1|2014-10-30|

US9837344B2|2017-12-05|

US8780576B2|2014-07-15|

US9401288B2|2016-07-26|

WO2013066504A1|2013-05-10|

US10319673B2|2019-06-11|

US20170053857A1|2017-02-23|

KR101895021B1|2018-09-04|

US20130063918A1|2013-03-14|

CN103930988B|2015-08-19|

KR20140081819A|2014-07-01|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US4617730A|1984-08-13|1986-10-21|International Business Machines Corporation|Method of fabricating a chip interposer|

US4866501A|1985-12-16|1989-09-12|American Telephone And Telegraph Company At&T Bell Laboratories|Wafer scale integration|

KR970702582A|1994-04-16|1997-05-13|가나이 쓰토무|반도체 집적회로장치 및 그 제조방법과 제조장치|

US6429112B1|1994-07-07|2002-08-06|Tessera, Inc.|Multi-layer substrates and fabrication processes|

JP3492025B2|1995-06-02|2004-02-03|株式会社トクヤマ|回路基板構造|

EP0805614B1|1995-11-17|2005-04-13|Kabushiki Kaisha Toshiba|Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar|

US6809421B1|1996-12-02|2004-10-26|Kabushiki Kaisha Toshiba|Multichip semiconductor device, chip therefor and method of formation thereof|

MY120077A|1998-06-26|2005-08-30|Ibiden Co Ltd|Multilayer printed wiring board having a roughened inner conductor layer and production method thereof|

EP1137333B1|1998-09-17|2010-04-21|Ibiden Co., Ltd.|Multilayer build-up wiring board|

JP3346320B2|1999-02-03|2002-11-18|カシオ計算機株式会社|半導体装置及びその製造方法|

US6828510B1|1999-06-02|2004-12-07|Ibiden Co., Ltd.|Multilayer printed wiring board and method of manufacturing multilayer printed wiring board|

JP3213291B2|1999-06-29|2001-10-02|ソニーケミカル株式会社|多層基板及び半導体装置|

CN1271894C|1999-11-01|2006-08-23|Jsr株式会社|导电层形成用水性分散液、导电层、电子器件、电路板及其制造方法,以及多层布线板及其制造方法|

JP2001251056A|2000-03-03|2001-09-14|Sony Corp|プリント配線基板の製造方法|

US6720502B1|2000-05-15|2004-04-13|International Business Machine Corporation|Integrated circuit structure|

JP4048019B2|2000-08-31|2008-02-13|富士通株式会社|多層配線基板及びその製造方法|

US6577490B2|2000-12-12|2003-06-10|Ngk Spark Plug Co., Ltd.|Wiring board|

US20020086561A1|2000-12-12|2002-07-04|Ngk Spark Plug Co., Ltd.|Wiring board|

US6740222B2|2001-06-07|2004-05-25|Agere Systems Inc.|Method of manufacturing a printed wiring board having a discontinuous plating layer|

JP2003133727A|2001-10-22|2003-05-09|Nec Toppan Circuit Solutions Inc|樹脂穴埋め基板の製造方法およびそれを用いた多層プリント配線板の製造方法|

US7038142B2|2002-01-24|2006-05-02|Fujitsu Limited|Circuit board and method for fabricating the same, and electronic device|

JP2005520333A|2002-03-14|2005-07-07|ゼネラルダイナミクスアドバンスドインフォメーションシステムズ、インク|多層用基板の積層技術|

JP2003332752A|2002-05-14|2003-11-21|Shinko Electric Ind Co Ltd|メタルコア基板およびその製造方法|

US7102367B2|2002-07-23|2006-09-05|Fujitsu Limited|Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof|

US6617690B1|2002-08-14|2003-09-09|Ibm Corporation|Interconnect structures containing stress adjustment cap layer|

TW587322B|2002-12-31|2004-05-11|Phoenix Prec Technology Corp|Substrate with stacked via and fine circuit thereon, and method for fabricating the same|

JP4377617B2|2003-06-20|2009-12-02|日本特殊陶業株式会社|コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット|

EP1639656B1|2003-06-23|2019-06-12|NVE Corporation|Thermally operated ferromagnetic memory cell|

US6972382B2|2003-07-24|2005-12-06|Motorola, Inc.|Inverted microvia structure and method of manufacture|

JP2005050883A|2003-07-29|2005-02-24|Kyocera Corp|積層型配線基板および電気装置並びにその実装構造|

US7060601B2|2003-12-17|2006-06-13|Tru-Si Technologies, Inc.|Packaging substrates for integrated circuits and soldering methods|

US20050133929A1|2003-12-18|2005-06-23|Howard Gregory E.|Flexible package with rigid substrate segments for high density integrated circuit systems|

JP4855075B2|2004-02-04|2012-01-18|イビデン株式会社|多層プリント配線板|

JP4361826B2|2004-04-20|2009-11-11|新光電気工業株式会社|半導体装置|

JP4541753B2|2004-05-10|2010-09-08|新光電気工業株式会社|電子部品実装構造の製造方法|

CN1806474A|2004-06-11|2006-07-19|揖斐电株式会社|刚挠性电路板及其制造方法|

JP4343044B2|2004-06-30|2009-10-14|新光電気工業株式会社|インターポーザ及びその製造方法並びに半導体装置|

US7221050B2|2004-09-02|2007-05-22|Intel Corporation|Substrate having a functionally gradient coefficient of thermal expansion|

JP4584700B2|2004-12-17|2010-11-24|新光電気工業株式会社|配線基板の製造方法|

JP4185499B2|2005-02-18|2008-11-26|富士通マイクロエレクトロニクス株式会社|半導体装置|

US7488680B2|2005-08-30|2009-02-10|International Business Machines Corporation|Conductive through via process for electronic device carriers|

CN101356641B|2006-01-06|2011-05-18|日本电气株式会社|半导体搭载用布线基板、其制造方法及布线基板组件|

KR101037229B1|2006-04-27|2011-05-25|스미토모 베이클리트 컴퍼니 리미티드|반도체 장치 및 반도체 장치의 제조 방법|

KR100797719B1|2006-05-10|2008-01-23|삼성전기주식회사|빌드업 인쇄회로기판의 제조공정|

WO2007135768A1|2006-05-19|2007-11-29|Sumitomo Bakelite Co., Ltd.|半導体装置|

JP5117692B2|2006-07-14|2013-01-16|ルネサスエレクトロニクス株式会社|半導体装置の製造方法|

US7473577B2|2006-08-11|2009-01-06|International Business Machines Corporation|Integrated chip carrier with compliant interconnect|

JP4969995B2|2006-08-21|2012-07-04|株式会社日立製作所|固体撮像装置及びその製造方法|

JP4906462B2|2006-10-11|2012-03-28|新光電気工業株式会社|電子部品内蔵基板および電子部品内蔵基板の製造方法|

US7777340B2|2006-11-08|2010-08-17|Rohm Co., Ltd.|Semiconductor device|

DE102007034402B4|2006-12-14|2014-06-18|Advanpack Solutions Pte. Ltd.|Halbleiterpackung und Herstellungsverfahren dafür|

JP4842167B2|2007-02-07|2011-12-21|新光電気工業株式会社|多層配線基板の製造方法|

JP5463908B2|2007-03-01|2014-04-09|日本電気株式会社|キャパシタ搭載インターポーザ及びその製造方法|

JP5286893B2|2007-04-27|2013-09-11|日立化成株式会社|接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法|

US20080284037A1|2007-05-15|2008-11-20|Andry Paul S|Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers|

JP5151265B2|2007-06-14|2013-02-27|日立電線株式会社|多層配線基板及び多層配線基板の製造方法|

US8455766B2|2007-08-08|2013-06-04|Ibiden Co., Ltd.|Substrate with low-elasticity layer and low-thermal-expansion layer|

CN101785373B|2007-08-24|2012-03-28|住友电木株式会社|多层布线基板以及半导体装置|

JP5306634B2|2007-11-22|2013-10-02|新光電気工業株式会社|配線基板及び半導体装置及び配線基板の製造方法|

US8030752B2|2007-12-18|2011-10-04|Samsung Electro-Mechanics Co., Ltd.|Method of manufacturing semiconductor package and semiconductor plastic package using the same|

US7948095B2|2008-02-12|2011-05-24|United Test And Assembly Center Ltd.|Semiconductor package and method of making the same|

JP2009218545A|2008-03-12|2009-09-24|Ibiden Co Ltd|多層プリント配線板及びその製造方法|

US7880293B2|2008-03-25|2011-02-01|Stats Chippac, Ltd.|Wafer integrated with permanent carrier and method therefor|

JP5010737B2|2008-05-23|2012-08-29|イビデン株式会社|プリント配線板|

US20100006334A1|2008-07-07|2010-01-14|Ibiden Co., Ltd|Printed wiring board and method for manufacturing the same|

US7936060B2|2009-04-29|2011-05-03|International Business Machines Corporation|Reworkable electronic device assembly and method|

WO2010134511A1|2009-05-20|2010-11-25|日本電気株式会社|半導体装置及び半導体装置の製造方法|

US8299366B2|2009-05-29|2012-10-30|Ibiden Co., Ltd.|Wiring board and method for manufacturing the same|

JP5280945B2|2009-06-19|2013-09-04|新光電気工業株式会社|半導体装置及びその製造方法|

JP5550280B2|2009-07-29|2014-07-16|京セラ株式会社|多層配線基板|

WO2011027186A1|2009-09-02|2011-03-10|先进封装技术私人有限公司|封装结构|

JP5367523B2|2009-09-25|2013-12-11|新光電気工業株式会社|配線基板及び配線基板の製造方法|

JP5734860B2|2009-09-28|2015-06-17|京セラ株式会社|構造体およびその製造方法|

WO2011037265A1|2009-09-28|2011-03-31|京セラ株式会社|構造体およびその製造方法|

US8461462B2|2009-09-28|2013-06-11|Kyocera Corporation|Circuit substrate, laminated board and laminated sheet|

JP5330184B2|2009-10-06|2013-10-30|新光電気工業株式会社|電子部品装置|

US8405229B2|2009-11-30|2013-03-26|Endicott Interconnect Technologies, Inc.|Electronic package including high density interposer and circuitized substrate assembly utilizing same|

US8245392B2|2009-12-01|2012-08-21|Endicott Interconnect Technologies, Inc.|Method of making high density interposer and electronic package utilizing same|

JP5590869B2|2009-12-07|2014-09-17|新光電気工業株式会社|配線基板及びその製造方法並びに半導体パッケージ|

US9420707B2|2009-12-17|2016-08-16|Intel Corporation|Substrate for integrated circuit devices including multi-layer glass core and methods of making the same|

JP5514559B2|2010-01-12|2014-06-04|新光電気工業株式会社|配線基板及びその製造方法並びに半導体パッケージ|

TW201127228A|2010-01-22|2011-08-01|Ibiden Co Ltd|Flex-rigid wiring board and method for manufacturing the same|

US8586875B2|2010-02-26|2013-11-19|Ibiden Co., Ltd.|Wiring board and method for manufacturing the same|

US8541695B2|2010-02-26|2013-09-24|Ibiden Co., Ltd.|Wiring board and method for manufacturing the same|

US8304657B2|2010-03-25|2012-11-06|Ibiden Co., Ltd.|Printed wiring board and method for manufacturing printed wiring board|

US8729405B2|2010-03-31|2014-05-20|Ibiden Co., Ltd.|Wiring board and method for manufacturing the same|

JP5343164B2|2010-03-31|2013-11-13|京セラ株式会社|インターポーザー及びそれを用いた電子装置|

KR20110113980A|2010-04-12|2011-10-19|삼성전자주식회사|필름을 포함한 다층 인쇄회로기판 및 그 제조 방법|

JP2013528318A|2010-06-11|2013-07-08|日本電気株式会社|機能素子の再配線方法|

CN103052501B|2010-07-30|2015-08-26|京瓷株式会社|绝缘片、其制造方法及采用了该绝缘片的结构体的制造方法|

JP5079059B2|2010-08-02|2012-11-21|日本特殊陶業株式会社|多層配線基板|

JP2012069926A|2010-08-21|2012-04-05|Ibiden Co Ltd|プリント配線板及びプリント配線板の製造方法|

KR101289140B1|2010-09-28|2013-07-23|삼성전기주식회사|임베디드 인쇄회로기판 및 그 제조방법|

US8558374B2|2011-02-08|2013-10-15|Endicott Interconnect Technologies, Inc.|Electronic package with thermal interposer and method of making same|

US8779598B2|2011-06-28|2014-07-15|Broadcom Corporation|Method and apparatuses for integrated circuit substrate manufacture|

US8848380B2|2011-06-30|2014-09-30|Intel Corporation|Bumpless build-up layer package warpage reduction|

US8431431B2|2011-07-12|2013-04-30|Invensas Corporation|Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers|

US9693225B2|2014-04-11|2017-06-27|Blackberry Limited|Method and apparatus for a dual radio user equipment|US8664768B2|2012-05-03|2014-03-04|Taiwan Semiconductor Manufacturing Company, Ltd.|Interposer having a defined through via pattern|

US8963335B2|2012-09-13|2015-02-24|Invensas Corporation|Tunable composite interposer|

AT513747B1|2013-02-28|2014-07-15|Mikroelektronik Ges Mit Beschränkter Haftung Ab|Bestückungsverfahren für Schaltungsträger und Schaltungsträger|

FR3007403B1|2013-06-20|2016-08-05|Commissariat Energie Atomique|Procede de realisation d'un dispositif microelectronique mecaniquement autonome|

US20150016045A1|2013-07-11|2015-01-15|Integrated Silicon Solution, Inc.|Memory assembly with processor matching pin-out|

US9361973B2|2013-10-28|2016-06-07|Cypress Semiconductor Corporation|Multi-channel, multi-bank memory with wide data input/output|

US9443758B2|2013-12-11|2016-09-13|Taiwan Semiconductor Manufacturing Co., Ltd.|Connecting techniques for stacked CMOS devices|

EP3100300A1|2014-01-31|2016-12-07|Corning Incorporated|Methods and apparatus for providing an interposer for interconnecting semiconductor chips|

KR101650938B1|2014-09-25|2016-08-24|코닝정밀소재 주식회사|집적회로 패키지용 기판|

US10096958B2|2015-09-24|2018-10-09|Spire Manufacturing Inc.|Interface apparatus for semiconductor testing and method of manufacturing same|

US10178363B2|2015-10-02|2019-01-08|Invensas Corporation|HD color imaging using monochromatic CMOS image sensors integrated in 3D package|

US10050018B2|2016-02-26|2018-08-14|Taiwan Semiconductor Manufacturing Company, Ltd.|3DIC structure and methods of forming|

EP3479398A4|2016-07-01|2020-02-12|Intel Corporation|MOLDED INTEGRATED BRIDGE FOR IMPROVED EMIB APPLICATIONS|

US10283445B2|2016-10-26|2019-05-07|Invensas Corporation|Bonding of laminates with electrical interconnects|

CN106876364A|2017-03-15|2017-06-20|三星半导体研究开发有限公司|半导体封装件及其制造方法|

WO2020088208A1|2018-11-01|2020-05-07|Changxin Memory Technologies, Inc.|Wafer stacking method and wafer stacking structure|

CN110071047B|2019-04-28|2020-12-18|北京航天控制仪器研究所|一种微系统集成应用的硅基转接板制作方法|

CN111785646A|2020-02-28|2020-10-16|浙江集迈科微电子有限公司|一种超薄焊接堆叠封装方式|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US13/232,436|US8780576B2|2011-09-14|2011-09-14|Low CTE interposer|

[返回顶部]