• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明的圖案形成方法，係能在基板上形成選擇性地使導電性膜，從在將絕緣膜與導電性膜積層的積層膜上所形成之孔之內周面，精度佳地後退的圖案。圖案形成方法係包括有：在基板上使絕緣膜與複晶矽膜交替積層，形成上述絕緣膜與上述複晶矽膜分別至少含有各2層之積層膜的步驟；在上述積層膜上形成貫通至少2層上述絕緣膜與至少2層上述複晶矽膜之孔的步驟；以及將使氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體，導入上述孔內並施行等向性蝕刻，藉此從上述孔的側壁選擇性地對上述複晶矽膜施行蝕刻的選擇蝕刻步驟。
    公开号:TW201323673A
    申请号:TW101130628
    申请日:2012-08-23
    公开日:2013-06-16
    发明作者:Masahiro Kimura；Tomonori Umezaki；Akiou Kikuchi
    申请人:Dainippon Screen Mfg；Central Glass Co Ltd；
    IPC主号:H01L21-00
    专利说明:
    圖案形成方法
    本發明係關於在基板上形成圖案的方法。
    專利文獻1揭示了三次元記憶單元陣列的製造方法。具體而言，揭示了在由導電層與絕緣層呈交替重複複數週期積層的積層膜上，形成貫通上述導電層與絕緣層之孔(洞)的方法。上述孔的內周面，形成在一對氧化矽膜間夾置氮化矽膜之ONO(Oxide-Nitride-Oxide，氧化層-氮矽化合物-氧化層)構造的絕緣膜，並在其內邊埋藏矽柱。矽柱具有通道的機能，導電層具有控制閘的機能。藉由此種構造，而在孔的深度方向上形成由絕緣層分離的複數之記憶單元。各記憶單元係在ONO構造絕緣膜中儲存電荷，便可記憶資訊。
    [專利文獻1]日本專利特開2010-177652號公報
    在積層膜上所形成孔的內周面，交替露出導電層與絕緣層，並利用絕緣層分離記憶單元。若能利用從孔內周面起的蝕刻，而選擇性對導電層施行蝕刻而使其從內周面後退，則絕緣層突出於孔內，可形成利用該突出的絕緣層分離導電層的構造。藉此，因為可進行記憶單元間的分離，因而當較薄地形成各層而高集聚化時，可抑制記憶單元間的干擾。
    但是，使孔內的導電層不論其深度位置均能均勻地後退的技術尚未確立。
    緣是，本發明目的在於提供能在基板上形成選擇性使導電性膜，從在由絕緣膜與導電性膜積層的積層膜上所形成孔之內周面，精度佳後退之圖案的圖案形成方法。
    為了達成上述目的之本發明第1態樣之發明的圖案形成方法，係包括有：在基板上，交替積層絕緣膜與複晶矽膜，形成分別至少含有各2層之上述絕緣膜與上述複晶矽膜的積層膜的步驟；在上述積層膜上形成貫通至少2層上述絕緣膜與至少2層上述複晶矽膜之孔的步驟；以及將使氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體，導入至上述孔內並施行等向性蝕刻，藉此從上述孔的側壁選擇性對上述複晶矽膜施行蝕刻的選擇蝕刻步驟。
    根據此方法，在基板上形成由絕緣膜(例如氧化矽膜)與複晶矽膜交替積層的積層膜，並形成貫通該積層膜的孔。然後，對孔內導入使氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體。利用該蝕刻氣體從孔的內周面起進行等向性蝕刻。而且，因為該蝕刻氣體係複晶矽膜相對於絕緣膜(例如氧化矽膜)的蝕刻選擇比較高，因而可選擇性對複晶矽膜進行蝕刻。藉此，可選擇性地使複晶矽膜從孔的內周面(側壁)後退，絕緣膜突出於孔的內周面，可形成由該突出的絕緣膜分離了複晶矽膜的構造。複晶矽膜可作為導電層使用。
    利用使氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體所進行蝕刻，係在孔內呈均勻進行。即，無關於孔內的深度位置，均可進行均勻的蝕刻。使用蝕刻液的濕式蝕刻時，在孔入口部處的蝕刻液較容易被置換為新液，相對的在孔深度處則不易進行蝕刻液置換。因而，在孔的入口部與深度處之間因蝕刻的進行速度差異，容易成為從入口部起朝深度變狹窄的推拔狀之蝕刻分佈。相對於此，使用如上述蝕刻氣體的蝕刻，可在孔內所到之處進行均等蝕刻。所以，不論孔內的位置，均可對複晶矽膜精度佳地施行蝕刻，使其從孔的內周面後退。
    如本發明第2態樣所記載，上述氟系鹵氣體較佳係含有從ClF3氣體、BrF5氣體、IF3氣體、IF7氣體、ClF氣體、BrF3氣體、IF5氣體、及BrF氣體之中選擇1種或2種以上的氣體。
    如本發明第3態樣所記載，上述選擇蝕刻步驟亦可在大氣壓環境中實施。若使用如上述的蝕刻氣體，即便在接近大氣壓的環境中，仍可進行複晶矽膜的選擇蝕刻。藉此，因為亦可不控制進行蝕刻的處理室內之氣壓，因而可減少步驟，對應此可提升生產性。
    如本發明第4態樣所記載，上述選擇蝕刻步驟亦可在減壓環境中實施。藉此，可提高複晶矽膜的蝕刻速率與蝕刻選擇比。
    如申請專利範圍第5項所記載，上述選擇蝕刻步驟較佳係包括有：使上述基板圍繞垂直於主面的旋轉軸線進行旋轉之步驟。藉此，當在基板面內形成複數孔之時，可抑制基板面內的處理變動。
    如本發明第6態樣所記載，上述選擇蝕刻步驟較佳係包括有：對上述基板的溫度進行控制(加熱或冷卻)之步驟。藉此，可控制複晶矽膜的蝕刻速率與蝕刻選擇比。
    如本發明第7態樣所記載，在對上述基板的溫度進行控制(加熱或冷卻)之步驟中，較佳係將蝕刻時的基板溫度控制於-30℃以上且30℃以下，藉此可提高複晶矽膜的蝕刻速率與蝕刻選擇比。
    如本發明第8態樣所記載，上述絕緣膜亦可含有氧化膜(例如氧化矽膜)。使用氟系鹵氣體進行的氣相蝕刻時，可增加複晶矽膜相對於氧化膜的選擇比。所以，在絕緣膜含有氧化膜時，可對複晶矽膜精度更佳地施行蝕刻。
    以下，針對本發明實施形態，參照所附圖式進行詳細說明。
    圖1係表示本發明一實施形態的圖案形成方法所適用之半導體裝置其中一部分構造的剖視圖。該半導體裝置係含有三維排列的記憶單元陣列。該半導體裝置係包含有：半導體基板1；與在半導體基板1上所形成的積層膜2。積層膜2係由作為絕緣膜的氧化膜3、與作為導體膜的複晶矽膜4呈交替積層複數週期而構成。積層膜2係含有氧化膜3至少2層。又，積層膜2係含有至少2層的複晶矽膜4。在積層膜2中形成有沿複數層氧化膜3與複數層複晶矽膜4的積層方向而予以貫通之孔5。孔5係形成為柱狀。孔5可形成為圓柱狀，亦可形成為角柱(例如四角柱)狀。在孔5的內周面(側壁)，氧化膜3較複晶矽膜4更朝內向突出。換言之，複晶矽膜4的緣部較氧化膜3的緣部更後退。此種孔5係依分佈於半導體基板1面內之方式，在積層膜2上形成複數個。
    在各孔5的內周面上，形成ONO(Oxide-Nitride-Oxide)構造的電荷儲存積層膜6。電荷儲存積層膜6係例如使接觸到孔5之內周面的氧化膜6a(例如氧化矽膜)、接觸到氧化膜6a的氮化膜6b(例如氮化矽膜)、及接觸到氮化膜6b的氧化膜6c(例如氧化矽膜)積層而構成。在電荷儲存積層膜6的內側依填充孔5內的方式埋藏矽柱7。
    藉由此種構造，矽柱7具有通道的機能，複晶矽膜4具有控制閘的機能。依此，形成相關孔5的深度方向由氧化膜3所分離的複數之記憶單元。各記憶單元在電荷儲存積層膜6中儲存電荷便可記憶資訊。因為分離記憶單元的氧化膜3係較複晶矽膜4更朝孔5的內向突出，因而可將記憶單元間確實分離。所以，當各層氧化膜3與複晶矽膜4形成為較薄而高集聚化時，可抑制記憶單元間的干擾。
    圖2A、圖2B及圖2C係用於說明上述半導體裝置的製造方法的剖視圖。
    首先，如圖2A所示，在半導體基板1上使氧化膜3與複晶矽膜4交替積層而形成積層膜2。氧化膜3可為TEOS(四乙氧基矽烷)、亦可依例如CVD法(化學氣相沉積法)形成。複晶矽膜4亦可依例如電漿CVD法形成。藉由一邊添加用於賦予導電性的雜質，一邊形成複晶矽膜4，可將複晶矽膜4作成為導電性膜。
    其次，如圖2B所示，形成於積層方向上貫通複數層氧化膜3與複數層複晶矽膜4的孔5。孔5的形成例如可利用反應性離子蝕刻實施，更具體而言，亦可適用專利文獻1所記載的方法。
    其次，如圖2C所示，對孔5內導入蝕刻氣體而施行等向蝕刻，藉此從孔5的內周面(側壁)選擇性地對各複晶矽膜4進行蝕刻(氣相蝕刻步驟)。藉此，各複晶矽膜4從孔5的內周面後退。依此，獲得各氧化膜3從孔5的內周面(側壁)朝內向突出的構造。蝕刻氣體係使用將氟系鹵氣體經惰性氣體稀釋過的氣體。因為此種蝕刻氣體係複晶矽相對於氧化物的蝕刻選擇比較高，因而可選擇性地對複晶矽膜4進行蝕刻。
    上述氟系鹵氣體可使用從ClF3氣體、BrF5氣體、IF3氣體、IF7氣體、ClF氣體、BrF3氣體、IF5氣體、及BrF氣體之中選擇1種或2種以上。稀釋該氟系鹵氣體的惰性氣體可使用例如：氮氣、氬氣、氦氣等。
    因為經使用此種蝕刻氣體的氣相蝕刻步驟後，在基板表面上不致殘留蝕刻殘渣，因而不需要施行使用純水等沖洗液的沖洗步驟。例如利用ClF3氣體進行的矽蝕刻反應係如下式所示。因為SiF4與ClF均屬於揮發性，因而可不殘留蝕刻殘渣地進行矽之蝕刻。
    Si+2ClF3 → SiF4+2ClF
    在圖2C的步驟後，經由電荷儲存積層膜6之形成、及矽柱7之埋藏，獲得圖1所示構造。電荷儲存積層膜6之形成亦可利用ALD(Atomic Layer Deposition，原子層沉積)法實施。又，矽柱7之埋藏亦可一邊摻雜雜質，一邊利用CVD法進行矽膜沉積而實施。
    圖3所示係用於執行從孔5的內周面(側壁)選擇性地對複晶矽膜4進行蝕刻而使其後退的氣相蝕刻步驟之氣相蝕刻裝置之構造例的圖解性剖視圖。
    該氣相蝕刻裝置係具備有：殼體20；收容於殼體20內的處理氣體導入容器21；及收容於同殼體20內的基板保持台22。構成為對處理氣體導入容器21從處理氣體導入路23導入處理氣體。處理氣體導入路23結合於氟系鹵氣體供應路24與惰性氣體供應路25。在氟系鹵氣體供應路24中介設著閥26及流量控制器(MFC)46。同樣的，在惰性氣體供應路25中介設著閥27及流量控制器(MFC)47。氟系鹵氣體供應路24連接於氟系鹵氣體供應源28。惰性氣體供應路25連接於惰性氣體供應源29。
    處理氣體導入容器21的底壁部成為沖孔板36，該沖孔板36配置於基板保持台22的上方。在沖孔板36中，於面內均勻分佈著連通其上下空間的複數貫通孔。被導入於處理氣體導入容器21中的處理氣體係通過沖孔板36再朝基板保持台22流動。
    基板保持台22係可依水平姿勢保持基板W，且具有能使基板W圍繞鉛直旋轉軸線30進行旋轉之旋轉夾具的形態。基板W係相當於圖1等的半導體基板1。對由基板保持台22所保持的基板W，導入通過沖孔板36的處理氣體。基板保持台22係固定於利用含有馬達等的旋轉驅動機構31而圍繞旋轉軸線30進行旋轉的旋轉軸32之上端。又，在基板保持台22中組裝著用於調節基板W溫度的溫度調節器35。溫度調節器35係對由基板保持台22所保持的基板W施行加熱、或冷卻該基板W的裝置。
    在基板保持台22的俯視外邊側，設有能相對於殼體20的底面進行上下收縮的蛇腹管38。該蛇腹管38係在使上端緣抵接於沖孔板36周緣部下面，在將基板保持台22的周緣空間予以密閉形成處理室的密閉位置(圖3中實線所示位置)、及其上端緣退縮至較基板保持台22上面更靠下方的退縮位置(圖3中虛線所示位置)之間，利用未圖示驅動機構進行伸長/收縮驅動。
    蛇腹管38的內部空間係經由在殼體20底面連接的排氣配管39，利用排氣手段40進行排氣。該排氣手段40可為排氣風扇或抽氣器等強制排氣機構，亦可為在設置該氣相蝕刻裝置的無塵室中所安裝的排氣設備。
    在基板保持台22的側邊，於殼體20側壁上形成用於進行基板W之搬入/搬出的開口41。在該開口41中配置閘門42。在基板W搬入時，使蛇腹管38下降至退縮位置(圖3的虛線位置)，且開啟閘門42，利用基板搬送機器人43將基板W交渡給基板保持台22。又，基板W搬出時，使蛇腹管38位於退縮位置，且開啟閘門42，將基板保持台22上的基板W交渡給基板搬送機器人43並予以搬出。
    該氣相蝕刻裝置的各構件係利用含有微電腦等的控制裝置50進行控制。更具體而言，控制裝置50係控制著閥26、27的開閉動作、旋轉驅動機構31的動作、溫度調節器35的動作、蛇腹管38的升降、排氣手段40的動作、基板搬送機器人43的動作、利用流量控制器46、47進行調整的流量等。
    對基板W施行氣相蝕刻處理時，使蛇腹管38上升至密接於沖孔板36周緣的密接位置(圖3的實線位置)，且開啟閥26、27。藉此，從氟系鹵氣體供應路24所供應的氟系鹵氣體，便利用從惰性氣體供應路25所供應的惰性氣體(例如氮氣)稀釋，而調製得蝕刻氣體。該蝕刻氣體從處理氣體導入路23被導入於處理氣體導入容器21內，並輸送至沖孔板36。然後，經由該沖孔板36所形成的貫通孔，對基板W表面供應蝕刻氣體。
    另一方面，利用如前述蝕刻氣體進行的蝕刻速率與蝕刻選擇比係依存於基板溫度。此處，控制裝置50係控制溫度調節器35，而調節基板W的溫度。
    再者，為使基板W面內的處理能均勻進行，控制裝置50係驅動旋轉驅動機構31，使基板保持台22圍繞旋轉軸30依一定速度旋轉。
    圖4所示係利用上述氣相蝕刻裝置進行的氣相蝕刻之詳細說明流程圖。
    在利用基板搬送機器人43從開口41搬入基板W，並關閉閘門42時，控制裝置50使蛇腹管38上升而抵接於沖孔板36，形成密閉狀態的處理室(步驟S1)。接著，控制裝置50使排氣手段40產生作動，對處理室內的環境進行排氣，開啟閥27，將惰性氣體導入處理室中，俾將處理室內的環境利用惰性氣體進行迫淨(步驟S2)。控制裝置50亦可依處理室內成為大氣壓環境的方式控制排氣手段40。又，控制裝置50視需要亦可依處理室內成為減壓環境(較大氣壓更低壓的環境)方式控制排氣手段40。又，控制裝置50利用控制溫度調節器35，而控制基板W的溫度(步驟S3)，再利用控制旋轉驅動機構31而使基板保持台22進行旋轉(即使基板W旋轉)(步驟S4)。基板W的溫度係可控制為常溫~80℃左右。
    此狀態下，控制裝置50開啟閥26，進一步控制流量控制器46、47。藉此，調製得氟系鹵氣體與惰性氣體依既定流量比混合的蝕刻氣體，將該蝕刻氣體導入於處理室中(步驟S5)。蝕刻氣體被導入於基板W表面，並進入在基板W表面上所形成積層膜的孔5內，再從孔5內周面(側壁)選擇性地對複晶矽膜4施行蝕刻。該氣相蝕刻施行既定時間。
    其次，控制裝置50關閉閥26，而停止氟系鹵氣體的供應。藉此，停止蝕刻氣體的供應，成為對處理室僅導入惰性氣體的狀態(步驟S6)。又，控制裝置50控制著溫度調節器35，將基板W予以冷卻(步驟S7)。藉此，停止氣相蝕刻。
    然後，控制裝置50控制旋轉驅動機構31使基板W的旋轉停止(步驟S8)。然後，處理室內利用惰性氣體迫淨(步驟S9)。當氣相蝕刻處理中將處理室內控制為減壓環境時，控制裝置50便控制排氣手段40使處理室內返回大氣壓。
    其次，控制裝置50使蛇腹管38下降並開啟閘門42。在此狀態下，利用基板搬送機器人43搬出處理完畢的基板W(步驟S10)。
    依如上述，根據本實施形態，在積層膜2中所形成的孔5內，導入將氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體。利用該蝕刻氣體，從孔5內周面(側壁)進行等向性蝕刻。因為該蝕刻氣體係複晶矽膜4相對於氧化膜3的蝕刻選擇比較高，因而可選擇性地對複晶矽膜4進行蝕刻。藉此，可從孔5內周面選擇性地使複晶矽膜4後退。所以，在孔5內周面突出氧化膜3，利用該突出的氧化膜3可形成複晶矽膜4(導電層)被分離的構造。
    由氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體進行之氣相蝕刻，係在孔5內均勻進行。即，無關於孔5內的深度位置均可均勻蝕刻。例如，濕式蝕刻時，在孔入口部處的蝕刻液較容易被置換為新液，相對的在孔深度處則不易進行蝕刻液置換。因而，在孔的入口部與深度處會因蝕刻的進行速度差異，導致容易成為從入口部起朝深度變狹窄的推拔狀蝕刻分佈。相對於此，如上述的氣相蝕刻，可在孔5內所到之處進行均等蝕刻。所以，無關孔5內的位置，均可對複晶矽膜4精度佳地施行蝕刻，並使其從孔5的內周面後退。
    再者，此種氣相蝕刻步驟後，在基板W表面上不會殘留蝕刻殘渣，因而在氣相蝕刻步驟之後，不需要施行使用純水等沖洗液的沖洗步驟。所以，藉由省略使用沖洗液的步驟，可迴避基板W上的微細圖案因沖洗液的表面張力而導致崩壞的不良情況。
    如前述，氣相蝕刻亦可在大氣壓環境中實施，視需要亦可在減壓環境中實施。若在大氣壓環境中進行氣相蝕刻，亦可不用控制處理室內的氣壓，因而可減少步驟，藉此可提升生產性。又，若在減壓環境中施行氣相蝕刻，可提高複晶矽膜的蝕刻速率及蝕刻選擇比。
    再者，該實施形態係在氣相蝕刻步驟中，基板W圍繞著垂直於其主面的旋轉軸線30進行旋轉。藉此，在依分佈於基板W面內方式形成於積層膜2上的複數孔5內，可均勻進行氣相蝕刻。所以，該複數孔5內可精度佳地形成高均勻性構造。
    再者，該實施形態係在氣相蝕刻步驟中，基板W的溫度受到控制。為了提高複晶矽膜的蝕刻速率與蝕刻選擇比，較佳係將基板W的溫度控制於-30℃以上且30℃以下、更佳係控制於-10℃以上且20℃以下。藉此，可精度更佳地執行複晶矽膜4之選擇性蝕刻。
    再者，因為在複晶矽膜4之間所形成的絕緣膜係使用氧化膜3，因而可增加氣相蝕刻的選擇比。藉此可精度更佳地蝕刻複晶矽膜4。
    以下，記載相關具體的試驗實施條件與結果。 [實施例1~15]
    將已形成圖2B所示圖案的基板設置於圖3所示構造的氣相蝕刻裝置之基板保持台22上，施行蝕刻試驗。本試驗的矽蝕刻形態係如圖5所示。利用截面SEM觀察測定孔5內壁面的各複晶矽膜4之蝕刻深度t。又，求取該蝕刻深度t的平均值tA及標準偏差σ，藉由求取σ/tA，而評價相對於孔深度方向的蝕刻深度均勻性。作為蝕刻氣體用之所導入氟化物氣體的流量均設為100sccm。
    本發明實施例的蝕刻條件與結果，如表1所示。
    實施例1，基板溫度設為15℃，氟化物氣體係使用IF7，稀釋氣體係使用He，並依固定成IF7分壓5Pa、He分壓95Pa的條件施行10分鐘蝕刻試驗。結果，平均蝕刻深度tA係25nm、標準偏差σ係2.8、σ/tA為11%，呈均勻性良好。
    實施例2，除氟化物氣體使用ClF3之外，其餘均與實施例1同樣。結果，平均蝕刻深度tA係21nm、標準偏差σ係2.6、σ/tA為12%，呈均勻性良好。
    實施例3、4，除He分壓設為1000Pa之外，其餘分別均與實施例1、2同樣。結果，實施例3的平均蝕刻深度tA係23nm、標準偏差σ係2.5、σ/tA為11%，實施例4的平均蝕刻深度tA係20nm、標準偏差σ係2.4、σ/tA為12%，呈均勻性良好。
    實施例5、6，除稀釋氣體使用Ar之外，其餘分別均與實施例1、2同樣。實施例7、8，除稀釋氣體使用N2之外，其餘分別均與實施例1、2同樣。結果σ/tA均為11~12%，呈均勻性良好。
    實施例9、10，除氟化物氣體分壓設為1Pa、稀釋氣體分壓設為99Pa、蝕刻時間設為30分鐘之外，其餘分別均與實施例1、2同樣。結果σ/tA均為13%，呈均勻性良好。
    實施例11、12，除氟化物氣體分壓設為50Pa、稀釋氣體分壓設為50Pa、蝕刻時間設為4分鐘之外，其餘分別均與實施例1、2同樣。結果σ/tA為11~12%，呈均勻性良好。
    實施例13，除基板溫度設為30℃之外，其餘均與實施例1同樣。結果σ/tA為12%，呈均勻性良好。
    實施例14，除基板溫度設為0℃之外，其餘均與實施例1同樣。結果σ/tA為10%，呈均勻性良好。
    實施例15，除基板溫度設為-10℃之外，其餘均與實施例1同樣。結果σ/tA為9%，呈均勻性良好。 [比較例1]
    比較例1的蝕刻條件與結果，如表2所示。
    比較例1，氟化物氣體使用F2，其他的條件均與實施例1同樣，施行蝕刻試驗。結果，複晶矽膜蝕刻並未進行。
    以上，針對本發明一實施形態進行說明，惟本發明尚可依其他形態實施，在申請專利範圍所記載事項範疇內，均可實施各種變更。
    本申請案係對應於2011年8月25日對日本特許廳所提出申請的特願2011-183900號，該申請案的所有揭示均爰引並融入於本案中。
    1、W‧‧‧半導體基板
    2‧‧‧積層膜
    3‧‧‧氧化膜
    4‧‧‧複晶矽膜
    5‧‧‧孔
    6‧‧‧電荷儲存積層膜
    6a、6c‧‧‧氧化膜
    6b‧‧‧氮化膜
    7‧‧‧矽柱
    20‧‧‧殼體
    21‧‧‧處理氣體導入容器
    22‧‧‧基板保持台
    23‧‧‧處理氣體導入路
    24‧‧‧氟系鹵氣體供應路
    25‧‧‧惰性氣體供應路
    26、27‧‧‧閥
    28‧‧‧氟系鹵氣體供應源
    29‧‧‧惰性氣體供應源
    30‧‧‧旋轉軸線
    31‧‧‧旋轉驅動機構
    32‧‧‧旋轉軸
    35‧‧‧溫度調節器
    36‧‧‧沖孔板
    38‧‧‧蛇腹管
    39‧‧‧排氣配管
    40‧‧‧排氣手段
    41‧‧‧開口
    42‧‧‧閘門
    43‧‧‧基板搬送機器人
    46、47‧‧‧流量控制器
    50‧‧‧控制裝置
    圖1係表示本發明一實施形態的圖案形成方法所適用之半導體裝置其中一部分構造的剖視圖。
    圖2A係用於說明上述半導體裝置的製造方法之剖視圖。
    圖2B係表示圖2A的下一步驟的剖視圖。
    圖2C係表示圖2B的下一步驟的剖視圖。
    圖3係表示用於執行從孔的內周面(側壁)選擇性地對複晶矽膜進行蝕刻而使其後退的氣相蝕刻步驟之氣相蝕刻裝置之構造例的圖解剖視圖。
    圖4係用於說明利用上述氣相蝕刻裝置進行的氣相蝕刻之詳細的流程圖。
    圖5係表示執行蝕刻試驗時的蝕刻形態之示意性部分放大剖視圖。
    1‧‧‧半導體基板
    2‧‧‧積層膜
    3‧‧‧氧化膜
    4‧‧‧複晶矽膜
    5‧‧‧孔
    权利要求:
    Claims (8)
    [1] 一種圖案形成方法，係包括有：在基板上使絕緣膜與複晶矽膜交替積層，形成上述絕緣膜與上述複晶矽膜分別至少含有各2層之積層膜的步驟；在上述積層膜上形成貫通至少2層上述絕緣膜與至少2層上述複晶矽膜之孔的步驟；以及藉由將使氟系鹵氣體經惰性氣體稀釋過的蝕刻氣體，導入上述孔內並施行等向性蝕刻，而從上述孔的側壁選擇性地對上述複晶矽膜施行蝕刻的選擇蝕刻步驟。
    [2] 如申請專利範圍第1項之圖案形成方法，其中，上述氟系鹵氣體係含有從ClF3氣體、BrF5氣體、IF3氣體、IF7氣體、ClF氣體、BrF3氣體、IF5氣體、及BrF氣體之中選擇1種或2種以上的氣體。
    [3] 如申請專利範圍第1項之圖案形成方法，其中，上述選擇蝕刻步驟係在大氣壓環境中實施。
    [4] 如申請專利範圍第1項之圖案形成方法，其中，上述選擇蝕刻步驟係在減壓環境中實施。
    [5] 如申請專利範圍第1項之圖案形成方法，其中，上述選擇蝕刻步驟係包括有：使上述基板圍繞垂直於主面的旋轉軸線進行旋轉之步驟。
    [6] 如申請專利範圍第1至5項中任一項之圖案形成方法，其中，上述選擇蝕刻步驟係包括有：對上述基板的溫度進行控制之步驟。
    [7] 如申請專利範圍第6項之圖案形成方法，其中，在對上述基板的溫度進行控制之步驟中，將蝕刻時的基板溫度控制於-30℃以上且30℃以下。
    [8] 如申請專利範圍第1項之圖案形成方法，其中，上述絕緣膜係含有氧化膜。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI454600B|2014-10-01|Pattern formation method
    US20210343579A1|2021-11-04|Method to create air gaps
    WO2015115002A1|2015-08-06|微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
    US20070020890A1|2007-01-25|Method and apparatus for semiconductor processing
    US20160218012A1|2016-07-28|Method of forming fine pattern, method of manufacturing semiconductor device, substrate processing apparatus and recording medium
    US20140357085A1|2014-12-04|Etching method and non-transitory storage medium
    JP2007528602A|2007-10-11|高誘電率集積用のシリコンゲルマニウム表面層
    TWI521629B|2016-02-11|膜形成方法、利用該膜形成方法之半導體裝置的製造方法、膜形成設備、及半導體裝置
    KR100944831B1|2010-03-03|반도체 장치의 제조 방법 및 성막 장치
    TWI436421B|2014-05-01|Substrate processing method and substrate processing device
    US20150147873A1|2015-05-28|Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable storage medium
    TW202044560A|2020-12-01|用於記憶體應用的垂直電晶體製造
    KR20110016391A|2011-02-17|반도체 장치의 제조 방법
    KR101678266B1|2016-11-21|반도체 장치의 제조 방법 및 제조 장치
    US20070039924A1|2007-02-22|Low-temperature oxide removal using fluorine
    TW201522697A|2015-06-16|基板處理裝置、半導體裝置的製造方法及基板處理方法
    JP2010087167A|2010-04-15|半導体装置の製造方法
    US10392698B2|2019-08-27|Film forming method, film forming system and surface processing method
    JP4905315B2|2012-03-28|半導体製造装置、半導体製造方法及び記憶媒体
    JP2010212391A|2010-09-24|半導体装置の製造方法及び基板処理装置
    JP2009088236A|2009-04-23|成膜方法、成膜装置及び記憶媒体
    TWI719243B|2021-02-21|鰭型場效電晶體及其製造方法
    TW202025299A|2020-07-01|使用金屬基前驅物之原子層沉積|製程的n型金屬氧化物半導體|金屬閘極材料之方法與設備
    TW202139389A|2021-10-16|用於可流動間隙填充膜的多步驟處理
    WO2017022086A1|2017-02-09|半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
    同族专利:
    公开号 | 公开日
    CN103748671A|2014-04-23|
    US9082725B2|2015-07-14|
    TWI454600B|2014-10-01|
    JPWO2013027653A1|2015-03-19|
    KR20140022917A|2014-02-25|
    JP6080166B2|2017-02-15|
    US20140199852A1|2014-07-17|
    WO2013027653A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI501549B|2013-12-11|2015-09-21|Kuan Jung Chung|Method for forming cavity of surface acoustic wave element|
    TWI559399B|2013-10-30|2016-11-21|Screen Holdings Co Ltd|A sacrificial film removing method and a substrate processing apparatus|US4310380A|1980-04-07|1982-01-12|Bell Telephone Laboratories, Incorporated|Plasma etching of silicon|
    JPH02174271A|1988-12-27|1990-07-05|Toshiba Corp|Manufacture of non-voltage semiconductor memory device|
    US5006223A|1989-09-29|1991-04-09|Exxon Research And Engineering Company|Addition of radical initiators to resid conversion processes|
    JPH0469964A|1990-07-10|1992-03-05|Fujitsu Ltd|Manufacture of semiconductor device|
    JPH04302143A|1991-03-29|1992-10-26|Toshiba Corp|Surface processor|
    JPH05136117A|1991-11-14|1993-06-01|Kawasaki Steel Corp|裏面シリコン膜のエツチング処理方法|
    US6110838A|1994-04-29|2000-08-29|Texas Instruments Incorporated|Isotropic polysilicon plus nitride stripping|
    JPH08274072A|1995-03-31|1996-10-18|Toshiba Corp|表面処理装置および表面処理方法|
    KR100327341B1|1999-10-27|2002-03-06|윤종용|폴리실리콘 하드 마스크를 사용하는 반도체 소자의 제조방법 및 그 제조장치|
    DE102004036803A1|2004-07-29|2006-03-23|Robert Bosch Gmbh|Verfahren zum Ätzen einer Schicht auf einem Substrat|
    JP2008198629A|2007-02-08|2008-08-28|Mitsubishi Electric Corp|表面処理方法および太陽電池セル|
    JP5230274B2|2008-06-02|2013-07-10|株式会社東芝|不揮発性半導体記憶装置|
    JP2010010596A|2008-06-30|2010-01-14|Toshiba Corp|不揮発性半導体記憶装置及びその製造方法|
    JP2010177652A|2009-02-02|2010-08-12|Toshiba Corp|半導体装置の製造方法|
    KR101539699B1|2009-03-19|2015-07-27|삼성전자주식회사|3차원 구조의 비휘발성 메모리 소자 및 그 제조방법|
    JP2011023586A|2009-07-16|2011-02-03|Toshiba Corp|半導体記憶装置およびその製造方法|
    JP2011060991A|2009-09-10|2011-03-24|Toshiba Corp|不揮発性半導体記憶装置及びその製造方法|JP6056136B2|2011-09-07|2017-01-11|セントラル硝子株式会社|ドライエッチング方法|
    WO2015115002A1|2014-01-29|2015-08-06|株式会社日立国際電気|微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体|
    CN105097706B|2014-05-19|2018-03-20|旺宏电子股份有限公司|三维叠层半导体结构及其制造方法|
    US9728422B2|2015-01-23|2017-08-08|Central Glass Company, Limited|Dry etching method|
    CN108122822B|2016-11-29|2021-04-23|中芯国际集成电路制造有限公司|半导体器件的制备方法|
    KR20190025524A|2017-09-01|2019-03-11|도쿄엘렉트론가부시키가이샤|에칭 방법|
    CN113196454A|2018-12-21|2021-07-30|昭和电工株式会社|利用卤素氟化物的蚀刻方法、半导体的制造方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011183900||2011-08-25||
    [返回顶部]