• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種除彈跳裝置及其方法，其包括除彈跳模組、暫存器與計時模組。除彈跳模組接收輸入訊號，在輸入訊號發生轉態變化的暫態時間內消除輸入訊號的彈跳現象，以產生除彈跳訊號。暫存器根據所儲存的值，來輸出輸出訊號。當輸入訊號發生轉態變化時，計時模組依據穩定時間計數值來開始計時。當除彈跳訊號發生轉態變化時，計時模組重新計時。當計時模組計時結束，且當除彈跳訊號所對應的值與暫存器所儲存的值不相同時，以除彈跳訊號所對應的值來更新暫存器所儲存的值。藉此，此裝置可消除在穩定狀態下電壓準位錯誤，而造成系統誤判的現象。
    公开号:TW201322634A
    申请号:TW100142635
    申请日:2011-11-22
    公开日:2013-06-01
    发明作者:Chia-Hsiang Chen
    申请人:Inventec Corp；
    IPC主号:H03K5-00
    专利说明:
    除彈跳裝置及其方法
    本發明是有關於一種除彈跳電路，且特別是有關於一種利用計時穩定時間，來複合判斷以消除彈跳現象的除彈跳裝置。
    在系統控制的過程中，訊號在元件之間相互傳遞，通常以上一級的輸出訊號作為下一級的輸入訊號，然而訊號在傳輸時，元件所輸出的訊號並非理想的完美波形，如鍵盤或按鍵所輸入的訊號。根據物理特性，當特性或準位被瞬間改變時，無法立即轉態，會產生反作用力，導致訊號在進入穩定輸出狀態之前，以數位訊號的觀點來看會收到許多0與1交互跳動的彈跳現象，此一現象將會導致系統視輸入端的訊號為連續輸入，因而導致狀態誤判，產生錯誤的訊息。
    特別是系統上某些裝置，在邏輯判斷的設定上，只要偵測到轉態的現象就使系統進入電壓或訊息錯誤的處理，甚至可能因為一個不穩定的訊號，而造成系統關機或當機，因此，許多裝置的輸出訊號在輸入下一級元件之前，會利用除彈跳電路加以除彈跳，將輸入訊號透過除彈跳的延遲緩衝，轉變為輸出訊號，待狀態穩定後才將訊號輸入至下一級元件。
    圖1是習知之一種除彈跳電路10的方塊示意圖。請參照圖1，習知除彈跳電路的做法，通常以一串列的正反器為設計架構，當正反器的所有輸出狀態皆為相同時，才使輸出轉態。當正反器串聯越多，除彈跳電路效果越佳，但卻容易導致訊號過度延遲，會降低系統的反應時間，無法達到立即控制的效果。
    現行的除彈跳電路，如果在穩定狀態下發生電壓準位錯誤的現象，而此錯誤的電壓準位通過除彈跳電路的過濾，則將會造成系統錯誤的判斷。因此，如何發展一種能在穩定狀態下消除電壓準位錯誤的影響的除彈跳裝置，這是一個有待解決的課題。
    本發明提供一種除彈跳裝置及其方法，能有效解決在穩定狀態下發生電壓準位錯誤時所造成的問題。
    本發明提出一種除彈跳裝置，其包括：除彈跳模組、暫存器以及計時模組。除彈跳模組接收輸入訊號，在輸入訊號發生轉態變化的暫態時間內消除輸入訊號的彈跳現象，以產生除彈跳訊號。暫存器根據暫存器所儲存的值，來輸出輸出訊號。計時模組耦接至除彈跳模組以及暫存器，當輸入訊號發生轉態變化時，計時模組依據穩定時間計數值來開始計時。當除彈跳訊號發生轉態變化時，計時模組重新計時。當計時模組計時結束，且當除彈跳訊號所對應的值與暫存器所儲存的值不相同時，以除彈跳訊號所對應的值來更新暫存器所儲存的值。
    在本發明之一實施例中，除彈跳裝置更包括耦接至計時模組的計數模組，此計數模組接收輸入訊號，且計數模組計數輸入訊號發生轉態變化的期間，以獲得目前訊號變化計數值，若目前訊號變化計數值大於最大訊號變化計數值時，則以目前訊號變化計數值來取代最大訊號變化計數值並更新穩定時間計數值。
    在本發明之一實施例中，當輸入訊號發生轉態變化時，計數模組清除佇列，再以固定時脈取樣輸入訊號並推入佇列內，若取樣輸入訊號所得的值持續相同，則計數儲存在佇列內的值的數目，來獲得目前訊號變化計數值。
    在本發明之一實施例中，所述計時模組為初始狀態時，則除彈跳裝置根據除彈跳訊號所對應的值，來輸出輸出訊號。
    在本發明之一實施例中，所述計時模組更包括穩定時間計數表，穩定時間計數表儲存有對應於多數個裝置的多數個穩定時間計數值，當輸入訊號發生轉態變化時，計時模組依據產生輸入訊號的裝置所對應的穩定時間計數值來開始計時。
    本發明提出一種除彈跳裝置，其包括：除彈跳模組、計數模組、暫存器、開關模組以及計時模組。除彈跳模組接收輸入訊號，在輸入訊號發生轉態變化的暫態時間內消除輸入訊號的彈跳現象，以產生除彈跳訊號。計數模組接收輸入訊號，計數模組計數輸入訊號發生轉態變化的期間，以獲得目前訊號變化計數值，若目前訊號變化計數值大於最大訊號變化計數值時，則以目前訊號變化計數值來取代最大訊號變化計數值並更新穩定時間計數值。暫存器根據暫存器所儲存的值，來輸出穩定訊號。開關模組耦接除彈跳模組以及暫存器，開關模組從除彈跳訊號與穩定訊號二者擇一來輸出輸出訊號。計時模組耦接至除彈跳模組、暫存器以及計數模組，當輸入訊號發生轉態變化時，計時模組依據穩定時間計數值來開始計時。當除彈跳訊號發生轉態變化時，計時模組重新計時。當計時模組計時結束，且當除彈跳訊號所對應的值與暫存器所儲存的值不相同時，以除彈跳訊號所對應的值來更新暫存器所儲存的值，前述開關模組選擇穩定訊號來輸出輸出訊號。當計時模組為初始狀態時，前述開關模組選擇除彈跳訊號來輸出輸出訊號。
    本發明提出一種除彈跳的方法，其包括：接收輸入訊號，在輸入訊號發生轉態變化的暫態時間內消除輸入訊號的彈跳現象，以產生除彈跳訊號；當輸入訊號發生轉態變化時，依據穩定時間計數值來開始計時；當除彈跳訊號發生轉態變化時，重新計時；當計時結束，且當除彈跳訊號與輸出訊號不相同時，以除彈跳訊號來更新輸出訊號。
    基於上述，本發明利用計時穩定時間，來複合判斷，故有效消除了在穩定狀態下發生電壓準位錯誤的影響。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。
    圖2是依照本發明實施例說明一種除彈跳裝置20的方塊示意圖。請參照圖2，除彈跳裝置20包括除彈跳模組21、計時模組22以及暫存器23。在本實施例中，除彈跳模組21接收輸入訊號Sin，在輸入訊號Sin發生轉態變化的暫態時間內，透過除彈跳的延遲緩衝來消除輸入訊號Sin的彈跳現象，而產生除彈跳訊號Sde，舉例來說，除彈跳模組21可以是如圖1之習知的一種除彈跳電路10。暫存器23主要根據暫存器23內部所儲存的值，來輸出輸出訊號Sout。另外，計時模組22耦接至除彈跳模組21以及暫存器23，將除彈跳訊號Sde經過此計時模組22的延遲，使除彈跳訊號Sde的變動多一層複合判斷。
    圖3是依照本發明一實施例之除彈跳的方法流程圖，請合併參照圖2與圖3。首先執行步驟S301，除彈跳裝置20接收輸入訊號Sin，當輸入訊號Sin發生轉態變化時，除彈跳模組21在輸入訊號Sin發生轉態變化的暫態時間內消除輸入訊號Sin的彈跳現象，以產生除彈跳訊號Sde。同時，也執行步驟S302，當輸入訊號Sin發生轉態變化時，計時模組22依據一個穩定時間計數值來開始計時，例如：依據穩定時間計數值開始倒數計時。如果計時未結束，例如：倒數計時時間未到，而除彈跳訊號Sde發生轉態變化，這代表此時的輸入訊號Sin所發生的轉態變化可能是因為系統在穩定狀態下發生電壓準位錯誤或因為雜訊影響而產生的，故除彈跳裝置20不應該改變輸出訊號Sout。
    因此，除彈跳裝置20執行步驟S303，開始判斷除彈跳訊號Sde是否有發生轉態變化，也就是說，判斷除彈跳訊號Sde是否由0變為1或是由1變為0，當除彈跳訊號Sde發生轉態變化時，則執行步驟S304，中斷計時模組22來重新計時。如果除彈跳訊號Sde沒有發生轉態變化或已執行完步驟S304，則執行至步驟S305，來判斷計時模組22計時時間是否有達到或超過前述的穩定時間計數值，若達到或超過前述的穩定時間計數值時，則計時模組22結束計時，例如：倒數計時時間到了，將跳至步驟S306去執行，若計時未結束，則持續計時並回到步驟S303。
    當計時模組22計時結束時，則執行步驟S306，進行比對除彈跳訊號Sde所對應的值與暫存器23所儲存的值是否相同，當除彈跳訊號Sde所對應的值與該暫存器23所儲存的值不相同時，則執行步驟S307，以除彈跳訊號Sde所對應的值來更新暫存器23所儲存的值，表示除彈跳訊號Sde之改變為已達穩定狀態，因此將除彈跳訊號Sde所對應的值存入暫存器23，使暫存器23來輸出輸出訊號Sout。也就是說，以除彈跳訊號Sde來更新輸出訊號Sout。如果除彈跳訊號Sde所對應的值與暫存器23所儲存的值相同時，則仍然維持以暫存器23所儲存的值來輸出輸出訊號Sout，表示輸入訊號Sin轉態可能為雜訊干擾，故暫存器23所儲存的值不作調整。
    圖4是依照本發明另一實施例說明一種除彈跳裝置40的方塊示意圖。圖4所示實施例可以參照圖2與圖3的相關說明。不同於圖2所示實施例之處，在於圖4所示實施例的除彈跳裝置40包括計數模組44，其耦接至計時模組42，主要接收輸入訊號Sin，計數輸入訊號Sin發生轉態變化的期間，以獲得目前訊號變化計數值。
    圖5是依照本發明另一實施例說明一種計數輸入訊號Sin的示意圖。請合併參照圖4與圖5，當計數模組44計數輸入訊號Sin發生轉態變化的期間，計數模組44以固定的時脈取樣(sample)輸入訊號Sin，直到輸入訊號Sin持續相同，表示輸入訊號Sin已達到穩定狀態。本實施例是以二個正反器架構為例，當連續三個固定的時脈取樣輸入訊號Sin皆相同時，則視輸入訊號Sin為穩定狀態。圖6是依照本發明另一實施例說明一種輸入訊號Sin佇列的架構圖。當輸入訊號Sin發生轉態變化時，計數模組44先清除佇列(queue)內部的資料，再以固定的時脈取樣輸入訊號Sin，並推入佇列內，若取樣輸入訊號Sin所得的值持續相同，則計數儲存在佇列內的值的數目，來獲得目前訊號變化計數值。本實施例是以六為目前訊號變化計數值。
    另外，圖7是依照本發明另一實施例說明一種比對目前訊號變化計數值與最大訊號變化計數值的方塊示意圖。請合併參照圖4與圖7，若目前訊號變化計數值大於計數模組44之前所計數的最大訊號變化計數值時，則以目前訊號變化計數值來取代最大訊號變化計數值，並同時更新前述穩定時間計數值。
    更清楚來說，藉由前述的訊號變化計數值與固定的時脈週期相乘，可以得到裝置輸入訊號Sin所需的穩定時間。因此，找出最大訊號變化計數值，可以獲得最大穩定時間，來強化系統的穩定度。產生錯誤的雜訊時間非常短暫，當訊號發生雜訊時，把雜訊電壓錯誤時間與穩定時間相比較，若沒有超過最大穩定時間，則不將此訊號送至系統。
    請繼續參照圖4，在本實施例中，計時模組42更包括一個穩定時間計數表，由於電子裝置會隨著溫度或工作一段時間後，產生訊號穩定性的改變，本發明在輸入訊號Sin發生轉態變化的期間，獲得目前訊號變化計數值，以更新各項裝置所需的穩定時間計數值，來達到最佳的雜訊預防能力。各裝置所需的訊號穩定時間皆不相同，若使用同一個固定的延遲時間，將使系統控制效能降低，因此，針對各裝置進行自動穩定時間偵測，如中央處理單元CPU1、中央處理單元CPU2、記憶體MEM01、記憶體MEM23、5V電壓調節元件VRD_5V、3.3V電壓調節元件VRD3.3V...等，所以穩定時間計數表儲存有對應於多數個裝置的多數個穩定時間計數值，當輸入訊號Sin發生轉態變化時，計時模組42可以依據產生輸入訊號Sin的裝置所對應的穩定時間計數值來開始計時，故可針對產生輸入訊號Sin的裝置進行複合控制。
    在本發明實施例中，計數模組44還沒有獲得任何目前訊號變化計數值之前，也就是說計時模組42為初始狀態時，前述的穩定時間計數值可能並沒有初始預設值，則除彈跳裝置40根據除彈跳訊號Sde所對應的值，來輸出輸出訊號Sout。由於本實施例的判斷方式及作動情形如上述第一實施例相同，在此便不再加以贅述。
    圖8是依照本發明再一實施例說明一種除彈跳裝置80的方塊示意圖。圖8所示實施例可以參照圖3的相關說明。不同於圖3所示實施例之處，在於圖8所示實施例的除彈跳裝置80更包括開關模組85，在本實施例中，暫存器83根據暫存器83內部所儲存的值，來輸出穩定訊號Sst。開關模組85耦接除彈跳模組81與暫存器83，主要從除彈跳訊號Sde與穩定訊號Sst二者擇一來輸出輸出訊號Sout。
    在本發明實施例中，當計時模組82計時結束時，且當除彈跳訊號Sde所對應的值與該暫存器83所儲存的值不相同時，表示除彈跳訊號Sde之改變為已達到穩定狀態，因此將除彈跳訊號Sde所對應的值存入暫存器83，使開關模組85選擇暫存器83所輸出的穩定訊號Sst來輸出輸出訊號Sout。當計數模組84沒有獲得任何目前訊號變化計數值，亦即計時模組82為初始狀態時，則開關模組81選擇除彈跳訊號Sde來輸出輸出訊號Sout。由於本實施例的判斷方式及作動情形如上述第二實施例相同之處，在此便不再加以贅述。
    此外，為避免避免裝置誤動作(例如一供電就立刻啟動)，影響系統之正常運作，可於暫存器23中預設一初始值，此初始值需根據所欲控制之外接裝置之動作型態而定，若由Sout所控制之外接裝置的動作方式為低準位動作(Active Low)，則系統開始執行初期之暫存器23初始預設值需預設為Hi(邏輯1)；反之，若由Sout所控制之外接裝置的動作方式為高準位動作(Active Hi)，則系統開始執行初期之暫存器23初始預設值需預設為Low(邏輯0)」。
    基於上述實施例所揭示的內容，本實施例之除彈跳的方法更包括以下步驟：接收輸入訊號，在輸入訊號發生轉態變化的暫態時間內消除輸入訊號的彈跳現象，以產生除彈跳訊號；當輸入訊號發生轉態變化時，依據穩定時間計數值來開始計時；當除彈跳訊號發生轉態變化時，重新計時；當計時結束，且當除彈跳訊號與輸出訊號不相同時，以除彈跳訊號來更新輸出訊號。而當除彈跳訊號與輸出訊號相同時，以穩定訊號來輸出輸出訊號。
    然而，上述的實施例僅為用來說明本發明的概念，而非限制本發明的實際應用方式。
    綜上所述，本發明為利用計時穩定時間，並與除彈跳模組相結合，來複合判斷以消除彈跳現象，同時可以根據不同裝置的輸入訊號，建立穩定時間計數表，依據產生輸入訊號的裝置所對應的穩定時間計數值來開始計時，得以計算出各項裝置所需的穩定時間，使各項裝置的延遲時間皆可根據其特性而加以設定，有效解決在穩定狀態下發生電壓準位錯誤，而造成系統誤判的現象。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    10．．．除彈跳電路
    20、40、80．．．除彈跳裝置
    21、41、81．．．除彈跳模組
    22、42、82．．．計時模組
    23、43、83．．．暫存器
    44、84．．．計數模組
    85．．．開關模組
    S301~S307．．．本發明一實施例之除彈跳的方法流程圖各步驟
    Sde．．．除彈跳訊號
    Sin．．．輸入訊號
    Sout．．．輸出訊號
    Sst．．．穩定訊號
    圖1是習知之一種除彈跳電路的方塊示意圖。
    圖2是依照本發明實施例說明一種除彈跳裝置的方塊示意圖。
    圖3是依照本發明一實施例之除彈跳的方法流程圖。
    圖4是依照本發明另一實施例說明一種除彈跳裝置的方塊示意圖。
    圖5是依照本發明另一實施例說明一種計數輸入訊號的示意圖。
    圖6是依照本發明另一實施例說明一種輸入訊號佇列的架構圖。
    圖7是依照本發明另一實施例說明一種比對目前訊號變化計數值與最大訊號變化計數值的方塊示意圖。
    圖8是依照本發明再一實施例說明一種除彈跳裝置的方塊示意圖。
    20．．．除彈跳裝置
    21．．．除彈跳模組
    22．．．計時模組
    23．．．暫存器
    Sde．．．除彈跳訊號
    Sin．．．輸入訊號
    Sout．．．輸出訊號
    权利要求:
    Claims (10)
    [1] 一種除彈跳裝置，包括：一除彈跳模組，用以接收一輸入訊號，在該輸入訊號發生轉態變化的一暫態時間內消除該輸入訊號的彈跳現象，以產生一除彈跳訊號；一暫存器，用以根據該暫存器所儲存的值，來輸出一輸出訊號；以及一計時模組，耦接至該除彈跳模組以及該暫存器，當該輸入訊號發生轉態變化時，該計時模組依據一穩定時間計數值來開始計時，當該除彈跳訊號發生轉態變化時，該計時模組重新計時，其中，當該計時模組計時結束，且當該除彈跳訊號所對應的值與該暫存器所儲存的值不相同時，以該除彈跳訊號所對應的值來更新該暫存器所儲存的值。
    [2] 如申請專利範圍第1項所述之除彈跳裝置，更包括一計數模組，耦接至該計時模組，用以接收該輸入訊號，該計數模組計數該輸入訊號發生轉態變化的期間，以獲得一目前訊號變化計數值，若該目前訊號變化計數值大於一最大訊號變化計數值時，則以該目前訊號變化計數值來取代該最大訊號變化計數值並更新該穩定時間計數值。
    [3] 如申請專利範圍第2項所述之除彈跳裝置，其中當該輸入訊號發生轉態變化時，該計數模組清除一佇列，再以固定時脈取樣該輸入訊號並推入該佇列內，若取樣該輸入訊號所得的值持續相同，則計數儲存在該佇列內的值的數目，來獲得該目前訊號變化計數值。
    [4] 如申請專利範圍第2項所述之除彈跳裝置，其中當該計時模組為初始狀態時，則該除彈跳裝置根據該除彈跳訊號所對應的值，來輸出該輸出訊號。
    [5] 如申請專利範圍第1項所述之除彈跳裝置，其中該計時模組更包括一穩定時間計數表，該穩定時間計數表儲存有對應於多數個裝置的多數個穩定時間計數值，當該輸入訊號發生轉態變化時，該計時模組依據產生該輸入訊號的裝置所對應的該穩定時間計數值來開始計時。
    [6] 一種除彈跳的方法，包括：接收一輸入訊號，在該輸入訊號發生轉態變化的一暫態時間內消除該輸入訊號的彈跳現象，以產生一除彈跳訊號；當該輸入訊號發生轉態變化時，依據一穩定時間計數值來開始計時；當該除彈跳訊號發生轉態變化時，重新計時；以及當計時結束，且當該除彈跳訊號與一輸出訊號不相同時，以該除彈跳訊號來更新該輸出訊號。
    [7] 如申請專利範圍第6項所述之除彈跳的方法，更包括：計數該輸入訊號發生轉態變化的期間，以獲得一目前訊號變化計數值，若該目前訊號變化計數值大於一最大訊號變化計數值時，則以該目前訊號變化計數值來取代該最大訊號變化計數值並更新該穩定時間計數值。
    [8] 如申請專利範圍第7項所述之除彈跳的方法，其中當該輸入訊號發生轉態變化時，清除一佇列，再以固定時脈取樣該輸入訊號並推入該佇列內，若取樣該輸入訊號所得的值持續相同，則計數儲存在該佇列內的值的數目，來獲得該目前訊號變化計數值。
    [9] 如申請專利範圍第7項所述之除彈跳的方法，其中當計時為初始狀態時，則以該除彈跳訊號來輸出該輸出訊號。
    [10] 如申請專利範圍第9項所述之除彈跳的方法，更包括：提供一穩定時間計數表，其儲存有對應於多數個裝置的多數個穩定時間計數值，當該輸入訊號發生轉態變化時，依據產生該輸入訊號的裝置所對應的該穩定時間計數值來開始計時。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI463800B|2014-12-01|除彈跳裝置及其方法
    MY136842A|2008-11-28|Error detection and recovery within processing stages of an integrated circuit
    US8284879B2|2012-10-09|Lossless transfer of events across clock domains
    US6008672A|1999-12-28|Input signal reading circuit having a small delay and a high fidelity
    US7852777B2|2010-12-14|Network hardware device
    US8390332B2|2013-03-05|Noise reduction circuit and semiconductor device provided with noise reduction circuit
    JP5123150B2|2013-01-16|トリガー信号検出装置
    US7733995B2|2010-06-08|Noise filter and filtering method
    JP2013077939A|2013-04-25|電子回路
    US7345496B2|2008-03-18|Semiconductor apparatus and test execution method for semiconductor apparatus
    JP2008072385A|2008-03-27|スケルチ回路の出力判定回路および感度調整回路
    CN103138721B|2016-01-20|除弹跳装置及其方法
    US20200162064A1|2020-05-21|Debounce circuit using d flip-flops
    US11184011B2|2021-11-23|Clock detection and automatic PLL output bypass switching for an audio processor
    TW202023191A|2020-06-16|除彈跳電路
    US10326433B2|2019-06-18|Clock filter and clock processing method
    JP5890052B2|2016-03-22|マイクロコントローラ
    JP2008311998A|2008-12-25|クロック数カウント回路
    JP2011009852A|2011-01-13|ディジタル・ノイズフィルタと方法
    JP2001356917A|2001-12-26|パルス判定装置
    JP3406418B2|2003-05-12|電源異常割込信号検出回路
    JP4356487B2|2009-11-04|デジタルデータ比較方法およびデジタルデータ比較回路並びにデジタル信号処理装置
    CN112688670A|2021-04-20|具有抗噪性和毛刺事件跟踪的去抖动电路
    TWI414926B|2013-11-11|控制裝置與其相關控制方法
    JPH0744399A|1995-02-14|割込制御回路
    同族专利:
    公开号 | 公开日
    US20130127517A1|2013-05-23|
    TWI463800B|2014-12-01|
    US8558606B2|2013-10-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH0326700Y2|1984-01-31|1991-06-10|||
    US4926072A|1987-09-18|1990-05-15|Aisin Seiki Kabushikikaisha|Noise elimination circuit|
    US4917677A|1989-03-29|1990-04-17|Mccarthy John A|Surgical clamp assembly and method|
    US5315539A|1992-09-24|1994-05-24|Xerox Corporation|Method and apparatus for debouncing signals|
    WO1995033228A1|1994-05-27|1995-12-07|Elonex Technologies, Inc.|Computer reset signal debouncing circuit|
    US20050182978A1|2004-02-17|2005-08-18|Anderson Jason M.|Always ready computing device|
    US7148697B2|2004-06-04|2006-12-12|Doljack Frank A|System and method for measuring electrical characteristics of a capacitor|
    EP1607899B1|2004-06-15|2007-08-15|STMicroelectronics Limited|Card detection|
    US7305316B2|2004-12-23|2007-12-04|Minebea Co., Ltd.|Microcontroller methods of improving reliability in DC brushless motors and cooling fans|
    US7847614B2|2007-05-30|2010-12-07|Kyocera Corporation|Switch noise reduction device and method using counter|
    CN101436853B|2007-11-15|2010-07-07|盛群半导体股份有限公司|降低输入噪声的装置与方法|US8970291B1|2013-12-10|2015-03-03|Caterpillar Inc.|Method of debouncing a variable frequency step signal|
    US9484899B2|2014-09-24|2016-11-01|Dialog SemiconductorLimited|Debounce circuit with dynamic time base adjustment for a digital system|
    WO2018004451A1|2016-06-28|2018-01-04|RazerPte. Ltd.|Devices, methods for controlling a device, and computer-readable media|
    US9680458B1|2016-08-11|2017-06-13|Schweitzer Engineering Laboratories, Inc.|Input-controlled multiple threshold debounce system|
    CN111263927A|2017-10-20|2020-06-09|雷蛇私人有限公司|用户输入设备及用于在用户输入设备中识别用户输入的方法|
    US11177799B2|2019-10-18|2021-11-16|Stmicroelectronics International N.V.|Debounce circuit with noise immunity and glitch event tracking|
    法律状态:
    2017-09-01| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100142635A|TWI463800B|2011-11-22|2011-11-22|除彈跳裝置及其方法|TW100142635A| TWI463800B|2011-11-22|2011-11-22|除彈跳裝置及其方法|
    US13/337,816| US8558606B2|2011-11-22|2011-12-27|Debounce apparatus and method thereof|
    [返回顶部]