• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    按照其中一個實施形態，係提供一種高頻放大器，其具有：分配電路、FET胞、安定化電路及合成電路。分配電路將所輸入之輸入訊號分配成複數個訊號。FET胞將藉由前述分配電路而分配之前述訊號予以放大。前述安定化電路具有RC並聯電路，其在前述分配電路與前述FET胞的閘極端子之間分別以串聯連接，且由各個電容器與電阻所構成。前述合成電路將藉由前述FET胞而放大之訊號予以合成。
    公开号:TW201322624A
    申请号:TW101127982
    申请日:2012-08-03
    公开日:2013-06-01
    发明作者:Kazutaka Takagi
    申请人:Toshiba Kk；
    IPC主号:H03F3-00
    专利说明:
    高頻放大器關連申請案之引用
    本申請案以2011年11月16日先行申請之日本專利申請案第2011-250470號之優先權利益為基礎，並要求其利益，其內容全體藉由引用而包含於此。
    在此說明之實施形態，總體而言係有關高頻放大器。
    在高頻放大器中，隨著構成FET胞(晶胞，unit cell)之場效應電晶體(以下稱為「FET」)的高性能化，奇模態(Odd Mode)的迴路振盪頻率變高，其迴路變小，結果，迴路振盪變成會在構成高頻放大器之複數個FET胞間產生。
    為了抑制此種在FET胞間發生的振盪，以往係運用在FET胞間的適當位置配置電阻(胞間電阻)之技術、或在FET的閘極端子與接地之間配置電阻(分流電阻)之技術等。
    在FET胞間配置電阻時，雖然能有效抑制鄰接之FET胞所構成之迴路間發生之振盪，但對於離散之FET胞所構成之迴路間發生之振盪，可能無法發揮抑制效果。
    在FET的閘極端子與接地之間配置電阻時，為了防止高頻特性劣化(高頻訊號流出)，便必須設置大型的電感器。
    本發明之實施形態在於提供一種高頻放大器，能夠有效抑制在複數個FET胞中形成之迴路振盪。
    按照其中一個實施形態，係提供一種高頻放大器，其具有：分配電路、FET胞、安定化電路及合成電路。分配電路將所輸入之輸入訊號分配成複數個訊號。FET胞將藉由前述分配電路而分配之前述訊號予以放大。前述安定化電路具有RC並聯電路，其在前述分配電路與前述FET胞的閘極端子之間分別以串聯連接，且由各個電容器與電阻所構成。前述合成電路將藉由前述FET胞而放大之訊號予以合成。
    按照上述構成，能夠有效抑制在複數個FET胞中形成之迴路振盪。
    以下參照圖面，說明實施形態。圖面中，同一符號表示同一或類似部分。
    參照圖1及圖2，說明第1實施形態。圖1為第1實施形態之高頻放大器模型平面圖樣示意圖。圖2揭示圖1所示之高頻放大器的電路。
    第1實施形態之高頻放大器，係為電力放大器。如圖1及圖2所示，第1實施形態之高頻放大器，具備：輸入電路基板20、整合電路電容器基板22、半導體基板24及輸出電路基板26。在輸入電路基板20，形成有分配輸入訊號之分配電路7。在整合電路電容器基板22上，形成有安定化電路基板21，其上形成有RC並聯電路9，以抑制在FET胞(晶胞，unit cell)間引起之迴路振盪。在半導體基板24，形成有4個放大元件(FET)Q1~Q4，它們構成FET胞(晶胞，unit cell)，以將由分配電路7所分配之輸入訊號予以放大。放大元件Q1~Q4即所謂的分離式半導體裝置(discrete semiconductor device，個別半導體裝置)。在輸出電路基板26，形成有合成電路8，將來自複數個放大元件Q1~Q4之輸出予以合成。
    輸入電路基板20、整合電路電容器基板22、及輸出電路基板26，係為介電體基板。在輸入電路基板20上，設有輸入端子Pi。前述分配電路7，係由分配線路SL1、SL2所構成。RC並聯電路9各自具備並聯連接之電容器C與電阻R。在輸出電路基板26，配置有輸出端子Po。前述合成電路8，係由合成線路SL4、SL5所構成。
    分配線路SL2與整合電路電容器基板22的電極21a，彼此分別藉由引線BW1而連接。安定化電路基板21的電極21c與放大元件Q1~Q4的閘極端子電極G，彼此分別藉由引線BW2而連接。放大元件Q1~Q4的汲極端子電極D與合成線路SL4，彼此分別藉由引線BW3而連接。如上所述，RC並聯電路9並未配置在半導體基板24上，而是配置在半導體基板24以外的另一個整合電路電容器基板22上。
    第1實施形態之高頻放大器，為了獲得大電力，係具備4個FET胞，亦即放大元件Q1~Q4。因應FET胞數，以分配線路SL1，SL1來分配輸入訊號，所分配之訊號藉由構成FET胞之4個放大元件Q1~Q4予以放大後，以合成線路SL4，SL5來合成被放大之輸入訊號，並輸出。
    更具體地說，高頻之輸入訊號係從輸入端子Pi輸入，分配線路SL1係將從輸入端子Pi輸入之訊號分配成2個。分配線路SL2將分配線路SL1所分配之各個訊號再分配成2個。分配線路SL2所分配之各訊號，會分別輸入對應之放大元件Q1~Q4的閘極端子電極G，受到電力放大。與放大元件Q1~Q4的汲極端子D連接之合成線路SL4，會將各放大元件加以電力放大之2組訊號合成為1個，合成線路SL5會將合成線路SL4所合成之訊號再合成為1個訊號。輸出端子Po將合成線路SL5所合成之訊號輸出至外部。
    如上所述，本實施形態中配置有RC並聯電路9，其構成對應於每個FET胞之安定化電路。RC並聯電路9係在分配線路SL2與閘極端子電極G之間分別以串聯連接。RC並聯電路9如後述般，係抑制鄰接之FET胞所構成之迴路間發生之振盪、或離散之FET胞所構成之迴路間發生之振盪。
    圖3~圖5揭示第1實施形態之整合電路電容器基板22及安定化電路基板21的截面構造。圖3為沿圖1中Ⅳ-Ⅳ線截面之示意模型放大圖。圖4為沿圖1中V-V線截面之示意模型放大圖。圖5為沿圖1中Ⅵ-Ⅵ線截面之示意模型放大圖。
    在整合電路電容器基板(第1介電體基板)22的表面上，形成有電極21a；在與前述表面相反側之整合電路電容器基板22的表面上，形成有接地電極22a。圖2所示之整合電路電容器C1，係由電極21a、電極22a、及整合電路電容器基板(第1介電體基板)22所構成。
    在前述電極21a上，層積有形成RC並聯電路9之安定化電路基板(第2介電體基板)21。在安定化電路基板21上，形成有構成前述RC並聯電路9之前述電阻R，亦即電阻層(電阻體)18、以及形成有配置成與前述電阻體層18的一端電性連接之電極21c。在安定化電路基板21形成有通孔TH。前述電阻體層18的另一端與電極21a，係透過形成於通孔TH之通孔電極21b而電性連接。構成前述RC並聯電路9之前述電容器C，係由電極21a、電極21c、及安定化電路基板(第2介電體基板)21所構成。
    作為整合電路電容器基板22，例如可選擇K=140之高介電體材料，其厚度可形成為約0.1mm左右。作為介電體層21，例如可選擇K=10之氧化鋁，其厚度可形成為約0.1mm左右。
    作為電阻體18，例如可分別使用片電阻50Ω/□之鎳鉻合金(NiCr)，其形狀可做成寬度約50μm×長度約30μm左右。
    作為電容器C，例如係使用電容值為約0.5~約1.0pF左右者。為了實現此種電容器C，介電體層21的具體例如表1所示。為了得到電容量C=0.85pF，以氧化鋁作為介電體層21之材質，其厚度做成約100μm，其邊的長度做成約1mm×約1mm左右。
    圖6為圖1所示之第1實施形態之高頻放大器的放大元件Q1~Q4內的一個放大元件的部分J放大圖。圖7為沿圖6中Ⅲ-Ⅲ線截面之放大圖。圖7揭示採用高電子遷移率電晶體(HEMT：High Electron Mobility Transistor)來作為前述放大元件Q1~Q4時之截面。
    如圖6所示，前述放大元件係形成於圖1中半導體基板24的一部分，亦即半導體區域110。在半導體區域110的第1表面上，形成有閘極指狀電極124、源極指狀電極120及汲極指狀電極122。將閘極指狀電極124、源極指狀電極120及汲極指狀電極122各自集束在一起，以形成閘極端子電極G的其中一個、源極端子電極S的其中一個、及汲極端子電極D的其中一個。
    在源極端子電極S下方的半導體基板24部分，設有內面形成絕緣層之導孔(圖示省略)。在半導體區域110的與前述第1表面相反側之第2表面，形成有接地電極(圖示省略)。在導孔的內壁形成有屏障金屬層，在該屏障金屬層上形成有將導孔填充之金屬層。透過該填充金屬層，源極端子電極S連接至前述接地電極。
    在閘極端子電極G連接有引線BW2。在汲極端子電極D連接有另一引線BW3。
    半導體基板24(半導體區域110)，可為GaAs基板、SiC基板、GaN基板、於SiC基板上形成GaN磊晶層之基板、於SiC基板上形成由GaN/AlGaN所構成之異質接面磊晶層之基板、藍寶石基板、或鑽石基板的任一者。
    如圖7所示，在半導體區域110上，形成有氮化物系化合物半導體層112，在該半導體層112上，形成有氮化鋁鎵層(AlXGa1-XN)(0.1≦x≦1)118。X為滿足0.1≦x≦1之值。
    在該半導體層118上形成有前述源極指狀電極120(S)、前述閘極指狀電極124(G)及前述汲極指狀電極122(D)。在半導體層112與半導體層118之交界面，形成有二維電子雲層(2DEG層)(Two Dimensional Electron Gas layer)116。
    圖8例示了第1實施形態之鄰接之FET胞間的迴路LP1，圖9例示了離散之FET胞間的迴路LP2。第1實施形態之高頻放大器中，如圖1所示，在分配線路SL2與放大元件Q1~Q4的閘極端子電極G之間，配置有構成安定化電路之RC並聯電路9，以對應每個放大元件Q1~Q4。在此情形下，所有迴路皆會通過其中一個RC並聯電路9。是故，按照第1實施形態之高頻放大器，不僅能抑制圖8所示鄰接之FET胞(放大元件)所構成之迴路LP1間發生的振盪，還能抑制圖9所示離散之FET胞(放大元件)所構成之迴路LP2間發生的振盪。按照第1實施形態之高頻放大器，並非將構成安定化電路之RC並聯電路9配置在FET胞間，而是配置在每個FET胞，故對於任何FET胞之組合所產生的迴路振盪均能抑制。
    圖10揭示使用比較例之安定化電路時的基本電路構成例。在該例中係使用分流電阻。在該例中，設置輸出入終端30、31、FET胞32、電感器33及電阻34。在FET胞32的閘極端子，連接有電感器33及電阻34之串聯電路，閘極端子1透過該串聯電路而接地。舉例來說，終端30、31的阻抗為50Ω、電感器33為0.156nH、電阻34為12.375Ω。
    圖11揭示第1實施形態之高頻放大器的安定化電路10的基本電路結構例。在該例中係使用串聯電阻。在該例中，設置輸出入終端30、31，FET胞32、以及，電容器C及電阻34之RC並聯電路9。輸出入終端30、31的一端接地。輸出終端31的另一端連接至FET胞32的汲極端子2。FET胞32的閘極端子1與輸入終端30的另一端之間連接有前述RC並聯電路9。舉例來說，終端30、31的阻抗為50Ω、電容器C為0.85pF、電阻R為30Ω。
    圖10及圖11所示之安定化電路，例如能將以15GHz動作之高頻放大器予以安定化。又，以7GHz以上動作時，也能使安定化係數超過1。這是因為，容易產生迴路振盪之頻率，係為動作頻率的整數倍與1/2，故在比動作頻率的1/2還高之頻率下安定化係數超過1，便不會發生迴路振盪。
    圖10所示比較例之安定化電路中，在FET胞32的閘極端子1與接地之間係插入電阻R，為了防止高頻特性劣化，亦即高頻訊號流出，必須配置電感較大之電感器33。另一方面，第1實施形態之安定化電路(串聯電阻所成之安定化電路)中，如圖11所示，係由電容器C與電阻R之RC並聯電路9所構成，不必像比較例之安定化電路般配置電感器33。
    又，比較例之安定化電路中需要接地，故在半導體基板必須形成導孔，以用來形成連接至接地電極之電極；但在第1實施形態之安定化電路中不需接地，故佈局容易。
    圖12為針對比較例之安定化電路以及第1實施形態之安定化電路，用來分別比較其對安定化係數帶來的效果之圖。圖12中，線m6表示比較例之安定化電路的情形、線m5表示第1實施形態之安定化電路的情形、線m2表示未使用安定化電路情形時的安定化係數。舉例來說，觀察7GHz時之安定化係數，在比較例之安定化電路的情形下安定化係數為1.840、在第1實施形態之安定化電路的情形下安定化係數為1.041。另一方面，無安定化電路的情形下，安定化係數在超過20GHz附近才終於達到1。是故，從圖12可明顯看出，無論是在比較例之安定化電路的情形下，或在第1實施形態之安定化電路的情形下，在比動作頻率(15GHz)的1/2還高之頻率(約7GHz以上之頻率)下，安定化係數會超過1。若動作頻率為f時，則頻率1/2f之安定化係數k能夠為1以上。
    圖13為針對比較例之安定化電路以及第1實施形態之安定化電路，用來分別比較其增益之圖。圖13中，線m3表示比較例之安定化電路的情形、線m4表示第1實施形態之安定化電路的情形、線m1表示未使用安定化電路情形時的增益。舉例來說，觀察動作頻率(15GHz)時之增益，在比較例之安定化電路的情形下增益為4.759dB、在第1實施形態之安定化電路的情形下增益為4.729dB。是故，從圖13可明顯看出，在動作頻率(15GHz)下，無論是在比較例之安定化電路的情形下，或在第1實施形態之安定化電路的情形下，相較於無安定化電路的情形時之增益(5.790dB)，其增益僅降低約1dB左右。
    如以上說明般，按照第1實施形態之高頻放大器，在每個FET胞配置構成安定化電路之RC並聯電路9，故不僅能抑制鄰接之FET胞所構成之迴路間發生的振盪，亦能抑制離散之FET胞所構成之迴路間發生的振盪。RC並聯電路9並非配置在FET胞間，而是配置在每個FET胞，故對於任何胞組合所產生迴路振盪均有效。
    第1實施形態之高頻放大器所具備之RC並聯電路9，是在分配線路SL2與放大元件Q1~Q4的閘極端子電極G之間分別以串聯連接。又，安定化電路基板21，具備各個電容器C與電阻R所構成之RC並聯電路9。是故，第1實施形態之高頻放大器，比使用了分流電阻之安定化電路的高頻放大器更為小型，而能確保與該種高頻放大器有同等的安定化係數及增益。
    又，在分離式型高頻放大器的情形下，若是如比較例般，為了藉由分流電阻來構成安定化電路而使用了分流線圈(shunt coil)，則會容易受到其與整合電路的串聯線圈之間的電磁感應耦合所產生之電氣影響。然而，在第1實施形態之高頻放大器中，安定化電路基板21是由各個電容器C與電阻R所構成之RC並聯電路9所構成，故不會產生這樣的電磁感應耦合。
    圖14為第2實施形態之高頻放大器模型平面圖樣示意圖。圖15揭示圖14所示之高頻放大器的電路結構。
    第2實施形態之高頻電力放大器，如圖14所示，具備：輸入電路基板19、半導體基板24、及輸出電路基板26。在輸入電路基板19上，形成有：分配電路7，由分配輸入訊號之分配線路SL1、SL2所構成；及RC並聯電路9，其構成圖15所示之安定化電路10，抑制FET胞間間發生的迴路振盪。又，在輸入電路基板19配置有輸入端子Pi、導電線路6a、6b及截線(stub)電路ST。RC並聯電路9分別由電容器C與電阻R所構成。
    在半導體基板24上，形成有複數個放大元件Q1~Q4，它們構成FET胞，以將由分配電路7所分配之訊號予以放大。又，在半導體基板24配置有分配線路SL3。在輸出電路基板26上，形成有合成電路8，其由將放大元件Q1~Q4之輸出予以合成之合成線路SL4、SL5所構成。又，在輸出電路基板26，配置有輸出端子Po。輸入電路基板19及輸出電路基板26係由介電體基板所構成。
    分配線路SL2連接至導電線路6a。導電線路6b藉由引線BW2而分別連接至分配線路SL3。分配線路SL3分別連接至放大元件Q1~Q4的閘極端子電極G。
    放大元件Q1~Q4的汲極端子電極D與構成合成電路8之合成線路SL4，彼此分別藉由引線BW3(圖15中為導線L3)而連接。
    在第2實施形態之高頻電力放大器中，具備由各個電容器C與電阻R所構成之RC並聯電路9的安定化電路基板21，並非配置在半導體基板24上，而是和分配電路7一起配置在半導體基板24以外的另一個輸入電路基板19上。
    第2實施形態之高頻放大器，為了獲得大電力，係具備複數個(在此為4個)FET胞(放大元件)。因此，因應FET胞數，以分配線路SL1來分配輸入訊號，並以4個放大元件Q1~Q4將所分配之訊號予以放大。又，以合成線路SL4、SL5將所放大之輸入訊號予以合成並輸出。
    更具體來說，高頻之輸入訊號係從輸入端子Pi輸入。從輸入端子Pi輸入之訊號，會藉由分配線路SL1而被分配成2個訊號，藉由分配線路SL1所分配之訊號，會藉由分配線路SL2，而各自再被分配成2個訊號。藉由分配線路SL2所分配之各訊號，會透過分配線路SL3而分別輸入至放大元件Q1~Q4的閘極端子電極G，受到電力放大。
    與放大元件Q1~Q4的汲極端子電極D連接之合成線路SL4，會將各放大元件所電力放大之2組訊號合成為1個。又，合成線路SL5會將合成線路SL4所合成之訊號再合成為1個訊號。輸出端子Po將合成線路SL5所合成之前述訊號輸出至外部。在分配線路SL2所分配之各個前述訊號的傳輸路徑上，係如圖15所示般，分別連接有前述截線電路ST。
    在分配線路SL2與分別對應之放大元件Q1~Q4的閘極端子電極G之間，配置有構成安定化電路之前述RC並聯電路9。RC並聯電路9係為電阻R及電容器C彼此並聯連接之電路，電阻R與電容器C藉由前述導電線路6a、6b而連接。RC並聯電路9係抑制由鄰接之前述放大元件所構成FET胞而構成之迴路間發生之振盪、或離散之FET胞所構成之迴路間發生之振盪。
    像這樣，按照第2實施形態之高頻放大器，並非將RC並聯電路9配置在FET胞間，而是配置在每個FET胞，故對於任何FET胞之組合所產生的迴路振盪均有效。
    第2實施形態之高頻放大器所具備之RC並聯電路9，是在分配線路SL2與放大元件Q1~Q4的閘極端子電極G之間分別以串聯連接。
    是故，第2實施形態之高頻放大器，比使用了分流電阻之安定化電路的高頻放大器更為小型，而能確保與該種高頻放大器有同等的安定化係數及增益。
    圖16揭示分別構成第2實施形態的RC並聯電路9之電阻R的構造例。圖16為沿圖14中I-I線截面之示意模型放大圖。電阻R係由配置於半導體基板19上的電阻體16所構成，該電阻體16配置於構成前述線路6a之電極12的一方的端與構成前述線路6b之電極14的一方的端之間的半導體基板19的部分上。電極12的先端部與電極14的先端部分別跨上電阻體16而與電阻體16連接。另一方面，電極12的另一方的端，係連接至各個分配線路SL2，電極14的另一方的端，係連接至各個分配線路SL3。
    作為電阻R，例如使用R=30Ω左右者。為了實現30Ω的電阻R，作為電阻體16，如表2所例示般，例如當材質為GaAs(Si摻雜量4×1013/cm2)時，可做成線寬約50μm×長度約20μm左右；當材質為AlGaN/GaN(AlGaN層之Al成分25%、厚度25nm)時，可做成線寬約50μm×長度約4μm左右。
    圖17揭示分別構成第2實施形態的RC並聯電路9之電容器C的構造例。圖17為沿圖14中Ⅱ-Ⅱ線截面之示意模型放大圖。電容器C為MIM構造(金屬-絕緣體-金屬構造)，亦即將絕緣層17形成為，以構成各個前述線路6a、6b之前述金屬電極12a、14a予以包夾之構造。具體而言，係由配置於半導體基板19上構成線路6a、6b之電極12a、14a，以及配置於電極12的一方的端與電極14a的一方的端之間的半導體基板24的部分上之絕緣層17，所構成。絕緣層17形成為跨上電極12a，而電極14a形成為跨上絕緣層17。是故，成為將絕緣層17以電極12a、14a包夾之構造。另一方面，電極12的另一端，係連接至各個分配線路SL2，電極14的另一端，係連接至各個分配線路SL3。
    作為電容器C，例如係使用電容值為約0.5~約1.0pF左右者。作為絕緣層17，如表3所例示般，針對C=0.85pF，當材質為SiN(膜厚約0.2μm)時，鄰接之邊的長度可做成約50μm×約50μm左右；當材質為SiO2(膜厚約0.1μm)時，鄰接之邊的長度可做成約50μm×約50μm左右。
    以上已說明實施形態之高頻放大器，但該些實施形態僅作為舉例而提出，並非意圖用以限定發明之範圍。該新穎之實施形態，能以其他各種形態加以實施，在不脫離發明要旨的範圍，可進行各種省略、置換、變更。該些實施形態或其變形，均包含在發明之範圍或要旨內，且包含在申請專利範圍所記載之發明及其均等範圍內。
    舉例來說，作為搭載於高頻放大器之放大元件，並不限於FET、HEMT，亦可使用LDMOS(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor)或異質接面雙極型電晶體(HBT：Hetero-junction Bipolar Transistor)之類的放大元件。
    6a、6b‧‧‧導電線路
    7‧‧‧分配電路
    8‧‧‧合成電路
    9‧‧‧RC並聯電路
    10‧‧‧安定化電路
    12、12a、14、14a‧‧‧電極
    16‧‧‧電阻體
    17‧‧‧絕緣層
    18‧‧‧電阻層(電阻體)
    19、20‧‧‧輸入電路基板
    21‧‧‧安定化電路基板
    21a、21c‧‧‧電極
    21b‧‧‧通孔電極
    22‧‧‧整合電路電容器基板
    22a‧‧‧接地電極
    24‧‧‧半導體基板
    26‧‧‧輸出電路基板
    30、31‧‧‧終端
    32‧‧‧FET胞
    33‧‧‧電感器
    34‧‧‧電阻
    110‧‧‧半導體區域
    112‧‧‧氮化物系化合物半導體層
    116‧‧‧二維電子雲層(2DEG層)
    118‧‧‧氮化鋁鎵層
    120‧‧‧源極指狀電極
    122‧‧‧汲極指狀電極
    124‧‧‧閘極指狀電極
    BW1~BW3‧‧‧引線
    C1‧‧‧整合電路電容器
    LP1‧‧‧鄰接之FET胞間的迴路
    LP2‧‧‧離散之FET胞間的迴路
    Pi‧‧‧輸入端子
    Po‧‧‧輸出端子
    Q1~Q4‧‧‧放大元件(FET)
    SL1~SL3‧‧‧分配線路
    SL4、SL5‧‧‧合成線路
    ST‧‧‧截線電路
    TH‧‧‧通孔
    圖1為第1實施形態之高頻放大器模型平面圖樣示意圖。
    圖2為第1實施形態之高頻放大器電路結構示意圖。
    圖3為沿圖1中Ⅳ-Ⅳ線截面之示意模型放大圖。
    圖4為沿圖1中V-V線截面之示意模型放大圖。
    圖5為沿圖1中Ⅵ-Ⅵ線截面之示意模型放大圖。
    圖6為將圖1中部分J予以放大之示意平面圖。
    圖7為沿圖6中Ⅲ-Ⅲ線截面之示意模型放大圖。
    圖8為鄰接之FET胞間的迴路示意圖。
    圖9為未鄰接之FET胞間的迴路示意圖。
    圖10為比較例之具有安定化電路的高頻放大器概略電路圖。
    圖11為第1實施形態之具有安定化電路的高頻放大器概略電路圖。
    圖12為用以比較比較例之安定化電路與第1實施形態之安定化電路各自的安定化係數的圖。
    圖13為用以比較比較例之安定化電路與第1實施形態之安定化電路各自的增益的圖。
    圖14為第2實施形態之高頻放大器模型平面圖樣示意圖。
    圖15為第2實施形態之高頻放大器電路示意圖。
    圖16為沿圖14中I-I線截面之示意模型放大圖。
    圖17為沿圖14中Ⅱ-Ⅱ線截面之示意模型放大圖。
    7‧‧‧分配電路
    8‧‧‧合成電路
    9‧‧‧RC並聯電路
    20‧‧‧輸入電路基板
    21‧‧‧安定化電路基板
    21a‧‧‧電極
    21b‧‧‧通孔電極
    21c‧‧‧電極
    22‧‧‧整合電路電容器基板
    24‧‧‧半導體基板
    26‧‧‧輸出電路基板
    120‧‧‧源極指狀電極
    122‧‧‧汲極指狀電極
    124‧‧‧閘極指狀電極
    BW1~BW3‧‧‧引線
    Pi‧‧‧輸入端子
    Po‧‧‧輸出端子
    Q1~Q4‧‧‧放大元件(FET)
    SL1~SL2‧‧‧分配線路
    SL4~SL5‧‧‧合成線路
    TH‧‧‧通孔
    C‧‧‧電容器
    D‧‧‧汲極端子
    G‧‧‧閘極端子電極
    J‧‧‧部分
    S‧‧‧源極端子電極
    R‧‧‧電阻
    权利要求:
    Claims (10)
    [1] 一種高頻放大器，其特徵為，具備：分配電路，將輸入之輸入訊號分配成複數個訊號；FET胞，將藉由前述分配電路所分配之前述訊號予以放大；安定化電路，其具有RC並聯電路，該RC並聯電路在前述分配電路與前述FET胞的閘極端子之間分別以串聯連接，且由各個電容器與電阻所構成；及合成電路，將藉由前述FET胞所放大之訊號予以合成。
    [2] 如申請專利範圍第1項之高頻放大器，其中，前述FET胞與前述RC並聯電路，分別以導線連接。
    [3] 如申請專利範圍第1項之高頻放大器，其中，前述安定化電路，係配置在與配置有前述FET胞之半導體基板不同之其他基板上。
    [4] 如申請專利範圍第1項之高頻放大器，其中，前述分配電路、前述安定化電路、及前述合成電路，係配置在與配置有前述FET胞之半導體基板不同之各個其他基板上。
    [5] 如申請專利範圍第4項之高頻放大器，其中，前述分配電路與前述安定化電路，係配置在與配置有前述FET胞之半導體基板不同之同一個其他基板上。
    [6] 如申請專利範圍第4項之高頻放大器，其中，前述安定化電路係具備：介電體之電路基板；形成於該電路基板上之第1電極；形成於該第1電極上之介電體層，而前述電阻係分別形成於該介電體層上；第2電極，形成於前述介電體層上，與前述第1電極及前述介電體層共同構成各個前述電容器；及第3電極，形成於通孔上，而該通孔係形成於前述介電體層，以將前述電阻與前述第1電極予以電性連接。
    [7] 如申請專利範圍第5項之高頻放大器，其中，前述安定化電路係具備：介電體之電路基板；形成於該電路基板上之電阻體；形成於前述電路基板上之電容器，該電容器係由：第1電極、形成於該第1電極上之絕緣層、以及形成於該介電體層上之第2電極，所構成；線路，將前述電阻體的一端與前述第1電極予以電性連接；及線路，將前述電阻體的另一端與前述第2電極予以電性連接。
    [8] 如申請專利範圍第3項之高頻放大器，其中，與前述半導體基板不同之其他前述基板，係為介電體基板。
    [9] 如申請專利範圍第4項之高頻放大器，其中，與前述半導體基板不同之其他前述基板，係為介電體基板。
    [10] 如申請專利範圍第5項之高頻放大器，其中，與前述半導體基板不同之其他前述基板，係為介電體基板。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI517560B|2016-01-11|高頻放大器
    US8558638B2|2013-10-15|Impedance transformer, integrated circuit device, amplifier, and communicator module
    US9159789B2|2015-10-13|Field effect transitor and semiconductor device using the same
    JP2011171697A|2011-09-01|高周波半導体装置
    EP3139505A1|2017-03-08|Impedance matching device with coupled resonator structure
    US10211170B2|2019-02-19|Power transistor with harmonic control
    CN108233881A|2018-06-29|紧凑型f类芯片和接线匹配拓扑结构
    US20160322942A1|2016-11-03|Improved matching techniques for wide-bandgap power transistors
    JP2013098339A|2013-05-20|高周波回路装置
    TWI569576B|2017-02-01|具有單一組合串聯及並聯電容器組件的輸出匹配網路
    US9503035B2|2016-11-22|High-frequency amplifier
    US9478653B2|2016-10-25|Field effect transistor and semiconductor device
    JPWO2018155668A1|2020-01-09|高周波用トランジスタ
    JP2010199241A|2010-09-09|半導体装置
    JP2014022417A|2014-02-03|半導体装置
    JP2011091214A|2011-05-06|電界効果型トランジスタ
    JP2022002308A|2022-01-06|バイパス・ゲート式トランジスタを備える高出力ｍｍｉｃデバイス
    JP2021125713A|2021-08-30|高周波半導体装置
    JP6835293B2|2021-02-24|高周波電力増幅器
    US20210408977A1|2021-12-30|Wideband rf short/dc block circuit for rf devices and applications
    JP2013157746A|2013-08-15|カプラおよび半導体装置
    JP2015015409A|2015-01-22|半導体装置
    JP2006019503A|2006-01-19|半導体装置
    同族专利:
    公开号 | 公开日
    CN103117716A|2013-05-22|
    US8786369B2|2014-07-22|
    TWI517560B|2016-01-11|
    EP2595313A1|2013-05-22|
    CN103117716B|2016-05-18|
    JP2013106293A|2013-05-30|
    US20130120069A1|2013-05-16|
    JP5487187B2|2014-05-07|
    KR101419121B1|2014-07-11|
    EP2595313B1|2018-05-02|
    KR20130054120A|2013-05-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS63283203A|1987-05-15|1988-11-21|Nec Corp|Power distribution circuit|
    JPH04361404A|1991-06-10|1992-12-15|Nec Corp|High frequency matching circuit|
    JPH1083998A|1996-09-09|1998-03-31|Mitsubishi Electric Corp|半導体装置|
    US6232840B1|1999-06-10|2001-05-15|Raytheon Company|Transistor amplifier having reduced parasitic oscillations|
    US6342815B1|2000-10-04|2002-01-29|Trw Inc.|Manufacturable HBT power distributed amplifier for wideband telecommunications|
    JP4361313B2|2003-05-08|2009-11-11|三菱電機株式会社|高周波電力増幅器|
    JP2005216943A|2004-01-27|2005-08-11|Murata Mfg Co Ltd|半導体装置およびそれを用いた電力増幅器|
    JP4155326B2|2004-11-29|2008-09-24|株式会社村田製作所|半導体装置および電力増幅器|
    JP2007143069A|2005-11-22|2007-06-07|Mitsubishi Electric Corp|電力増幅器|
    WO2007119266A1|2006-03-22|2007-10-25|Fujitsu Limited|高周波高出力増幅器|
    JP5224651B2|2006-03-31|2013-07-03|Ｊｘ日鉱日石エネルギー株式会社|固体酸化物形燃料電池|
    US7525385B2|2006-10-30|2009-04-28|Avago Technologies Wireless Ip Pte. Ltd.|Common drain driven cascode enhancement mode traveling wave amplifier|
    JP5238633B2|2009-07-27|2013-07-17|株式会社東芝|半導体装置|JP5711778B2|2013-03-06|2015-05-07|株式会社東芝|半導体装置|
    JP6203103B2|2014-03-31|2017-09-27|株式会社東芝|高周波半導体装置|
    JP6596841B2|2015-02-25|2019-10-30|三菱電機株式会社|半導体装置|
    JP6426498B2|2015-02-26|2018-11-21|株式会社東芝|高周波半導体装置|
    JP6702083B2|2016-08-23|2020-05-27|株式会社村田製作所|高周波増幅器モジュール|
    法律状态:
    2018-10-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011250470A|JP5487187B2|2011-11-16|2011-11-16|高周波増幅器|
    [返回顶部]