• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種適於細間距化之能以良好之製造效率製造上下底差較小之剖面形狀之電路的印刷配線板用銅箔、及使用其之積層板。本發明之印刷配線板用銅箔具備銅箔基材與被覆該銅箔基材表面之至少一部分的被覆層，且上述被覆層藉由自銅箔基材表面依序積層之由Pt、Pd及Au之至少任一種構成的第1層、以及由Ni、Co、Sn、Zn、Cu及Cr之任一種以上之金屬構成的第2層而構成，於上述被覆層中，各種金屬係以如下被覆量而存在：Au為200~2000μg/dm2、Pt為200~2000μg/dm2、Pd為120~1200μg/dm2、Ni為5~1500μg/dm2、Co為5~1500μg/dm2、Sn為5~1200μg/dm2、Zn為5~1200μg/dm2、Cu為5~1500μg/dm2、Cr為5~80μg/dm2，上述被覆層之厚度為3~25nm，若將由利用XPS之自表面起之深度方向分析而獲得的深度方向(x：單位nm)之Pt、Pd及Au之任一種以上的原子濃度(%)設為f(x)，將Ni、Co、Sn、Zn、Cu及Cr之任一種以上之金屬的原子濃度設為g(x)，且將區間[0，15]中之f(x)、g(x)之第一極大值分別設為f(F)、g(G)，則滿足G≦F、f(F)≧1%、g(G)≧1%。
    公开号:TW201304627A
    申请号:TW101106923
    申请日:2012-03-02
    公开日:2013-01-16
    发明作者:Hideki Furusawa；Koichiro Tanaka
    申请人:Jx Nippon Mining & Metals Corp；
    IPC主号:H05K1-00
    专利说明:
    印刷配線板用銅箔及使用其之積層板
    本發明係關於一種印刷配線板用銅箔及使用其之積層板，尤其是關於一種可撓性印刷配線板用之銅箔及使用其之積層板。
    近半世紀以來，印刷配線板取得重大發展，目前幾乎使用於所有電子機器中。隨著近年來電子機器之小型化、高性能化需求增大，搭載零件之高密度構裝化及訊號之高頻化亦不斷發展，而對印刷配線板要求導體圖案微細化(細間距化)及高頻對應等。
    印刷配線板通常經由如下步驟而製造：將絕緣基板接著於銅箔，或者於絕緣基板上蒸鍍Ni合金等後藉由電鍍形成銅層而製成覆銅積層板，然後藉由蝕刻於銅箔或銅層面形成導體圖案。因此，對印刷配線板用之銅箔或銅層要求與絕緣基板之接著性或蝕刻性。
    所謂此處之接著性，係指所形成之電路不會自絕緣基板剝離。因此，通常會對銅箔或銅層與樹脂之接著面側實施形成凹凸之粗化處理、或視需要進一步實施鍍Ni或鉻酸鹽等處理。或者就集膚效應(skin effect)等觀點而言，亦已知有不進行粗化處理而直接對銅箔實施鉻酸鹽處理等之方法(專利文獻1)。
    又，所謂蝕刻性，係指於電路間之絕緣部不殘留源自表面處理之金屬、電路之上下底差小。若於電路間之絕緣部殘留金屬，則會於電路間產生短路。又，於形成電路之蝕刻中，自電路上面朝下(絕緣基板側)，逐漸擴展地蝕刻，使電路之剖面成為梯形。若該梯形之上底與下底之差(以下稱作「上下底差」)小，則可縮小電路間之空間而獲得高密度配線基板。若上下底差大，則於縮小電路間之空間時電路會發生短路，因此無法製造高密度構裝基板。
    蝕刻係於銅箔或銅層之板厚方向及平面方向此2個方向進行。由於板厚方向之蝕刻速度低於平面方向之蝕刻速度，因此電路剖面會成為梯形。因此，為獲得上下底差小之電路，只要使銅箔或銅層之厚度變薄縮短蝕刻時間即可(專利文獻2)。
    除銅箔或銅層以外，光阻劑之厚度亦會影響蝕刻時間。通常，若為FPC用途，則可使用厚度為3μm以上之乾膜抗蝕劑。若抗蝕劑較厚，則無法將蝕刻液充分供給至開口部，比起銅箔或銅層之厚度方向，蝕刻更容易朝平面方向進行，無法形成具有充分寬度之電路。因此，於形成細線電路之情形時，廣泛使用液體抗蝕劑。由於液體抗蝕劑之厚度為1μm左右，因此與使用乾膜抗蝕劑之情形相比，可將蝕刻液充分供給至開口部。
    又，為減小上下底差，有於銅箔之蝕刻面側形成蝕刻速度比銅慢之金屬或其合金層的方法(專利文獻3、4)。該等候補金屬為Ni、Co等。藉由使該等金屬大量附著於銅箔或銅層之蝕刻面而形成之數10nm之層，可抑制電路上部之橫向蝕刻，從而形成上下底差小之電路。
    隨著印刷配線板之配線電路之細間距(fine pitch)化不斷發展，電路間隔亦變小，因此必須縮小電路之上下底差。根據非專利文獻1可知：電路寬度(L，單位為μm)與電路間隔(S，單位為μm)存在逐年縮小之傾向，關於可撓性印刷配線板，2012年已達到L/S=25/25。為對應配線電路之細間距化，必須為縮小電路之上下底差而使銅箔之厚度變薄。然而，一般認為，若銅箔之厚度變薄，則製造時之操作變得困難，因此可謂以電解銅箔或壓延銅箔對應之配線圖案之極限為L/S=25/25。預測即便於銅箔之蝕刻面形成Ni、Co等金屬層，亦難以對應此種電路圖案。
    「藉由在聚醯亞胺等樹脂膜上以濺鍍來蒸鍍合金等而賦予導電性，其後實施鍍銅」之方法(金屬化法)適於形成微細配線圖案。該方法可容易地改變藉由鍍敷而形成之銅層之厚度，因此為適於配線電路之細間距化之素材。然而，由於形成銅層之鍍敷費時，因此有製造成本較高之問題。
    [專利文獻1]日本特開2006-222185號公報
    [專利文獻2]日本特開2000-269619號公報
    [專利文獻3]日本特開平6-81172號公報
    [專利文獻4]日本特開2002-176242號公報
    [非專利文獻1]2009年度版日本構裝技術藍圖印刷配線板編
    於由銅箔形成電路之方法(減成法(subtractive process))中，若以先前之厚度，則進行平面方向之蝕刻至銅箔之板厚方向之蝕刻結束，僅可獲得上下底差較大之剖面形狀之電路。由於電流集中於寬度變窄之電路上面，因此會發熱，且視情形有可能發生斷線。又，預測難以搭載IC晶片。
    為縮小電路剖面之上下底差，只要使銅箔之厚度變薄，縮短蝕刻時間即可。然而，銅箔變得越薄，於CCL製造步驟中之操作變得越困難，對製品良率造成不良影響。又，若如專利文獻2般使銅層變薄，則由於電路之剖面積減少，因此有可能無法確保所需之導電量。
    於銅箔之蝕刻面設置Ni、Co層等之技術有可能無法對應預測今後將發展之電路圖案之窄間距化。又，於先前技術中，必須大量附著該等金屬。由於該等金屬層具有強磁性，因此有可能對電子機器造成不良影響。因此，必須於形成電路之蝕刻、去除抗蝕劑後，以軟蝕刻去除該等層，導致製造步驟增加。
    又，與將乾膜抗蝕劑熱壓接合於銅箔或銅層之蝕刻面而獲得物理密接力之情形不同，液體抗蝕劑係藉由旋塗或以此為基準之方法塗佈於蝕刻面。通常假設液體抗蝕劑與銅密接，因此與施予蝕刻面之表面處理的配合性未必良好，存在抗蝕劑容易剝離之情形。於使用液體抗蝕劑之情形時，常藉由預處理使蝕刻面變粗糙而確保物理密接力。
    因此，本發明之課題在於提供一種適於細間距化之能以良好之製造效率製造上下底差較小之剖面形狀之電路的印刷配線板用銅箔、及使用其之積層板。
    先前，為了以減成法形成細間距之電路，必需使銅箔之厚度變薄。又，為形成上下底差較小之剖面形狀之電路，必需使具有強磁性之Ni或Co大量附著於銅箔之蝕刻面而形成數10nm厚之層。對此，本發明人等進行潛心研究，結果發現，於使微量之貴金屬附著於銅箔之蝕刻面之情形時，所形成之電路之上下底差變小。藉此，即便銅箔之厚度變薄，亦可形成上下底差較小之電路，因此可形成高密度構裝基板。並發現，藉由進一步以異質金屬包覆貴金屬可確保與液體抗蝕劑之密接性，藉此可省略先前進行之預處理之步驟，且可穩定地形成微細配線圖案。
    基於以上見解而完成之本發明於一態樣中，係一種印刷配線板用銅箔，其具備銅箔基材與被覆銅箔基材表面之至少一部分的被覆層，且被覆層藉由自銅箔基材表面依序積層之由Pt、Pd及Au之至少任一種構成的第1層、及由Ni、Co、Sn、Zn、Cu及Cr之任一種以上之金屬構成的第2層而構成，於被覆層中各種金屬係以如下被覆量而存在：Au為200~2000μg/dm2、Pt為200~2000μg/dm2、Pd為120~1200μg/dm2、Ni為5~1500μg/dm2、Co為5~1500μg/dm2、Sn為5~1200μg/dm2、Zn為5~1200μg/dm2、Cu為5~1500μg/dm2、Cr為5~80μg/dm2，被覆層之厚度為3~25nm，將由利用XPS之自表面起之深度方向分析而獲得的深度方向(x：單位nm)之Pt、Pd及Au之任一種以上的原子濃度(%)設為f(x)，將Ni、Co、Sn、Zn、Cu及Cr之任一種以上之金屬的原子濃度設為g(x)，且將區間[0，15]中之f(x)、g(x)之第一極大值分別設為f(F)、g(G)，則滿足G≦F、f(F)≧1%、g(G)≧1%。
    本發明之印刷配線板用銅箔於一實施形態中，滿足f(F)≧5%、g(G)≧5%。
    本發明之印刷配線板用銅箔於另一實施形態中，各種金屬係以如下被覆量而存在：Au為400~1000μg/dm2、Pt為400~1050μg/dm2、Pd為240~600μg/dm2。
    本發明之印刷配線板用銅箔於再另一實施形態中，Ni、Co、Sn、Zn、Cu及Cr之任一種以上的金屬係以Ni合金構成，Ni合金為Ni-V、Ni-Sn、Ni-Cu、Ni-Zn、Ni-Mn及Ni-Cu-Zn之任一種，g(x)為Ni之原子濃度。
    本發明之印刷配線板用銅箔於再另一實施形態中，Ni合金為如下合金：由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之V構成的Ni-V合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Sn構成的Ni-Sn合金、含有被覆量為5~1500μg/dm2之Ni之Ni-Cu合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Zn構成的Ni-Zn合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Mn構成的Ni-Mn合金、及含有被覆量為5~1000μg/dm2之Ni及被覆量為5~500μg/dm2之Zn的Ni-Zn-Cu合金。
    本發明之印刷配線板用銅箔於再另一實施形態中，於最表層形成有以鉻層或鉻酸鹽層、及/或矽烷處理層構成之防銹處理層。
    本發明於另一態樣中，係一種電子電路之形成方法，其包含如下步驟：準備以本發明之銅箔構成之壓延銅箔或電解銅箔；將銅箔之被覆層作為蝕刻面而製作銅箔與樹脂基板之積層體；以及使用氯化鐵水溶液或氯化銅水溶液蝕刻積層體，去除銅之不需要部分而形成銅之電路。
    本發明於再另一態樣中，係本發明之銅箔與樹脂基板之積層體。
    本發明於再另一態樣中，係一種積層體，其係銅層與樹脂基板之積層體，且具備被覆銅層表面之至少一部分的本發明之被覆層。
    本發明之積層體於一實施形態中，樹脂基板為聚醯亞胺基板。
    本發明於再另一態樣中，係一種印刷配線板，係以本發明之積層體作為材料。
    根據本發明，可提供一種適於細間距化之能以良好之製造效率製造上下底差較小之剖面形狀之電路的印刷配線板用銅箔、及使用其之積層板。 (銅箔基材)
    可於本發明中使用之銅箔基材之形態並無特別限制，典型為可以壓延銅箔或電解銅箔之形態來使用。一般而言，電解銅箔係自硫酸銅鍍敷浴中將銅電解析出於鈦或不鏽鋼之滾筒上而製造，壓延銅箔係反覆進行利用壓延輥之塑性加工與熱處理而製造。於要求彎曲性之用途中大多應用壓延銅箔。
    銅箔基材之材料除通常用作印刷配線板之導體圖案的精銅或無氧銅等高純度銅以外，亦可使用例如含Sn銅、含Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜系銅合金之銅合金。再者，於本說明書中，於單獨使用用語「銅箔」時，亦包含銅合金箔。
    對於可於本發明中使用之銅箔基材的厚度亦無特別限制，只要適當調節成適於印刷配線板用之厚度即可。例如可設為5~100μm左右。其中，於以形成精細圖案作為目的之情形時為30μm以下，較佳為20μm以下，典型的是5~20μm左右。
    於本發明中使用之銅箔基材並無特別限定，例如亦可使用未進行粗化處理者。先前通常為如下情況，即藉由特殊鍍敷對表面賦予微米級之凹凸而實施表面粗化處理，並利用物理錨固效應使其具有與樹脂之接著性，但另一方面，細間距及高頻電特性係以平滑之箔為宜，若為粗化箔，則有朝不利方向作用之情形。又，若為未進行粗化處理者，則由於省略粗化處理步驟，因此具有經濟性、生產性提昇之效果。 (1)被覆層之構成
    於銅箔基材之與絕緣基板之接著面的相反側(電路形成預定面側)之表面之至少一部分形成有被覆層。被覆層藉由自銅箔基材表面依序積層之由Pt、Pd及Au之至少任一種構成的層、及由上述3種以外之1種以上之金屬構成的層而構成。Pt、Pd及Au以外之金屬可列舉Ni、Co、Sn、Zn、Cu及Cr之任一種以上。又，Pt、Pd及Au以外之金屬，亦可使用Ni-V、Ni-Sn、Ni-Cu、Ni-Zn、Ni-Mn及Ni-Cu-Zn等Ni合金。若如此使微量之貴金屬附著於銅箔之蝕刻面，則所形成之電路之上下底差變小。藉此，即便銅箔之厚度較薄，亦可形成上下底差較小之電路，因此可形成高密度構裝基板。藉由進一步以異質金屬包覆貴金屬，可確保與液體抗蝕劑之密接性，藉此可省略先前進行之預處理之步驟，且可穩定地形成微細配線圖案。被覆層之厚度為3~25nm，較佳為5~15nm。若被覆層之厚度未達3nm，則抗蝕劑耐剝離性劣化，若超過25nm，則初始蝕刻性劣化。
    於銅箔基材形成被覆層之方法，有一面以捲盤至捲盤(reel to reel)方式等連續輸送方式輸送銅箔基材，一面於電漿中進行濺鍍，藉此形成被覆層之方法。於此種方法中，在「藉由濺鍍到達銅箔基材表面之金屬粒子可於該表面擴散之時間較短，金屬粒子之附著量較少」之情形時，所形成之層呈島狀，若其較小，則會對蝕刻性造成不良影響。因此，於被覆層形成為島狀之情形時，較佳為於利用穿透式電子顯微鏡觀察其剖面時，貴金屬層之一部分或全部具有1nm以上之長軸徑。此處，所謂「長軸徑」，係表示該島狀部分之最長之徑。將銅箔基材上之形成為島狀之被覆層之例(TEM像)示於圖1及2中以作為參考。
    又，被覆之形態受銅箔側之氧化狀態、預處理之影響，若銅箔表面潔淨，則並非被覆成「島狀」而是被覆成「層狀」。進而，藉由增加被覆量，亦可被覆成「層狀」。如此般，本發明之被覆層可為島狀，亦可為層狀。 (2)被覆層之鑑定
    被覆層之鑑定可利用XPS或AES等表面分析裝置，自表層進行氬濺鍍而進行深度方向之化學分析，藉由各自之檢測波峰之存在來進行鑑定。 (3)被覆層表面之原子濃度
    於本發明之被覆層中，若將由利用XPS之自表面起之深度方向分析而獲得的深度方向(x：單位nm)之Pt、Pd及Au之任一種以上的原子濃度(%)設為f(x)，將上述3種以外之1種以上之金屬的原子濃度設為g(x)，且將區間[0，15]中之f(x)、g(x)之第一極大值分別設為f(F)、g(G)，則滿足G≦F、f(F)≧1%、g(G)≧1%。若f(F)未達1%，則難以形成矩形之電路圖案。又，若g(G)未達1%，則有蝕刻面之與抗蝕劑之密接力變得不良之虞。又，較佳為f(F)≧5%、g(G)≧5%。又，於由Pt、Pd及Au以外之1種以上之金屬構成的層係以Ni合金構成之情形時，g(G)表示Ni之原子濃度。所謂「第一極大值」，係表示自被覆層表面朝深度方向觀察時，最初存在之極大值。 (4)附著量
    於被覆層以Pt構成之情形時，Pt之附著量為200~2000μg/dm2，更佳為400~1050μg/dm2。於被覆層以Pd構成之情形時，Pd之附著量為120~1200μg/dm2，更佳為240~600μg/dm2。於被覆層以Au構成之情形時，Au之附著量為200~2000μg/dm2，更佳為400~1000μg/dm2。若被覆層之Pt之附著量未達200μg/dm2、被覆層之Pd之附著量未達120μg/dm2、及被覆層之Au之附著量未達200μg/dm2，則各自之效果不充分。另一方面，若被覆層之Pt之附著量超過2000μg/dm2、被覆層之Pd之附著量超過1200μg/dm2、及被覆層之Au之附著量超過2000μg/dm2，則分別對初始蝕刻性造成不良影響。
    又，於Pt、Pd及Au以外之金屬以Ni、Co、Sn、Zn、Cu及Cr之任一種以上構成之情形時，較佳為各種金屬以如下被覆量存在：Ni為5~1500μg/dm2，較佳為30~1500μg/dm2，進而較佳為70~500μg/dm2；或者Co為5~1500μg/dm2，較佳為30~1500μg/dm2，進而較佳為70~500μg/dm2；或者Sn為5~1200μg/dm2，較佳為30~1200μg/dm2，進而較佳為60~800μg/dm2；或者Zn為5~1200μg/dm2，較佳為30~1200μg/dm2，進而較佳為60~800μg/dm2；或者Cu為5~1500μg/dm2；或者Cr為5~80μg/dm2。若被覆層之Ni之附著量未達5μg/dm2、被覆層之Co之附著量未達5μg/dm2、被覆層之Sn之附著量未達5μg/dm2、被覆層之Zn之附著量未達5μg/dm2、被覆層之Cu之附著量未達5μg/dm2、被覆層之Cr之附著量未達5μg/dm2，則各自之效果不充分。另一方面，若被覆層之Ni之附著量超過1500μg/dm2、被覆層之Co之附著量超過1500μg/dm2、被覆層之Sn之附著量超過1200μg/dm2、被覆層之Zn之附著量超過1200μg/dm2、被覆層之Cu之附著量超過1500μg/dm2、被覆層之Cr之附著量超過80μg/dm2，則分別對初始蝕刻性造成不良影響。
    又，Ni合金亦可由如下合金形成：由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之V構成的Ni-V合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Sn構成的Ni-Sn合金、含有被覆量為5~1500μg/dm2之Ni之Ni-Cu合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Zn構成的Ni-Zn合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Mn構成的Ni-Mn合金、及含有被覆量為5~1000μg/dm2之Ni及被覆量為5~500μg/dm2之Zn的Ni-Zn-Cu合金。若各金屬元素之被覆量未達上述範圍，則各自之效果不充分。另一方面，若各金屬元素之被覆量超過上述範圍，則分別對初始蝕刻性造成不良影響。
    又，只要不對初始蝕刻性造成不良影響，就耐加熱變色性之觀點而言，亦可於銅箔基材與被覆層之間設置底層。底層較佳為鎳、鎳合金、鈷、銀、錳。設置底層之方法可為乾式、濕式法之任一種。
    為提高防銹效果，可於被覆層上之最表層進一步形成以鉻層或鉻酸鹽層、及/或矽烷處理層構成之防銹處理層。又，為進一步抑制因加熱處理導致之氧化，亦可於被覆層與銅箔之間形成具有耐氧化性之底層。 (銅箔之製造方法)
    本發明之印刷配線板用銅箔可藉由濺鍍法形成。即，藉由濺鍍法，利用被覆層被覆銅箔基材之表面之至少一部分。具體而言，藉由濺鍍法，於銅箔之蝕刻面側形成由蝕刻速率低於銅之Pt、Pd及Au之任一種以上構成的層、以及由上述3種以外之1種以上之金屬構成的層。被覆層並不限定於濺鍍法，亦可藉由例如電鍍、非電解鍍敷等濕式鍍敷法來形成。 (印刷配線板之製造方法)
    可使用本發明之銅箔，根據常法製造印刷配線板(PWB，Printed Wiring Board)。以下表示印刷配線板之製造方法之例。
    首先，使銅箔與絕緣基板貼合而製造積層體。積層銅箔之絕緣基板只要為具有可應用於印刷配線板之特性者，則並不受特別限制，例如可於剛性PWB用途中使用紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布-紙複合基材環氧樹脂、玻璃布-玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂等，可於FPC用途中使用聚酯膜或聚醯亞胺膜等。
    貼合方法於為剛性PWB用途之情形時，準備使樹脂含浸於玻璃布等基材並使樹脂硬化直至成為半硬化狀態而成之預浸料。可藉由將銅箔自被覆層之相反側之面重疊於預浸料並加熱加壓來進行。於為可撓性印刷配線板(FPC)用途之情形時，可使用環氧系或丙烯酸系之接著劑將聚醯亞胺膜或聚酯膜與銅箔接著(3層構造)。又，不使用接著劑之方法(2層構造)，可列舉：澆鑄法，其係將聚醯亞胺之前驅物「聚醯亞胺清漆(聚醯胺酸清漆)」塗佈於銅箔並加熱，藉此進行醯亞胺化；或層壓法，其係於聚醯亞胺膜上塗佈熱塑性之聚醯亞胺，將銅箔重疊於其上並加熱加壓。於澆鑄法中，亦有效的是於塗佈聚醯亞胺清漆前預先塗佈熱塑性聚醯亞胺等增黏塗層材料。
    本發明之積層體可用於各種印刷配線板(PWB)中，並無特別限制，例如就導體圖案之層數之觀點而言，可應用於單面PWB、雙面PWB、多層PWB(3層以上)，就絕緣基板材料之種類之觀點而言，可應用於剛性PWB、可撓性PWB(FPC)、剛性-撓性PWB。又，本發明之積層體並不限定於將銅箔貼附於樹脂而成的如上所述之銅箔積層板，亦可為藉由濺鍍、鍍敷於樹脂形成銅層之金屬化材料。
    將抗蝕劑塗佈在形成於以上述方式製作而成之積層體之銅箔上的被覆層表面，利用遮罩使圖案曝光、顯影，藉此形成抗蝕劑圖案。此時，於積層體之被覆層表面形成有由Pt、Pd及Au之3種以外之1種以上金屬構成的層，因此與液體抗蝕劑之密接性變良好，無需預先進行被覆層表面之預處理。
    繼而，使用試劑去除露出於抗蝕劑圖案之開口部之被覆層。作為該試劑，根據獲取容易性等理由，較佳為使用以鹽酸、硫酸或硝酸作為主成分者。由於貴金屬層非常薄，因此於製造時之熱歷程中與銅箔基材之銅適度地相互擴散，藉由該擴散到達最表層附近之銅原子因大氣或抗蝕劑之乾燥步驟之加熱而氧化，生成氧化銅。由擴散而形成之貴金屬/銅之合金層中之該氧化銅易因酸而溶解，因此同時亦可去除貴金屬。因此，即便為具有耐腐蝕性之貴金屬層，亦可自露出於抗蝕劑圖案之開口部之部分容易地去除。
    繼而，將積層體浸漬於蝕刻液。此時，含有抑制蝕刻之鉑、鈀及金之任一種以上的被覆層位於接近銅箔上之抗蝕劑部分之位置，抗蝕劑側之銅箔之蝕刻係以快於該被覆層附近之蝕刻速度的速度進行遠離被覆層部位之銅的蝕刻，藉此大致垂直地進行銅之電路圖案之蝕刻。藉此可去除銅之不需要部分，繼而剝離、去除蝕刻阻劑而露出電路圖案。
    關於用以在積層體中形成電路圖案之蝕刻液，由於被覆層之蝕刻速度充分小於銅，因此具有改善蝕刻因子之效果。蝕刻液可使用氯化銅水溶液或氯化鐵水溶液等。
    又，亦可於形成被覆層前，預先於銅箔基材表面形成耐熱層。 (印刷配線板之銅箔表面之電路形狀)
    如上所述般自被覆層側進行蝕刻而形成之印刷配線板之銅箔表面的電路，其長條狀之2個側面並非垂直地形成於絕緣基板上，通常自銅箔之表面朝下，即朝樹脂層逐漸擴展地形成(壓陷之產生)。藉此，長條狀之2個側面分別相對於絕緣基板表面而具有傾斜角θ。為實現目前所要求之電路圖案之小型化(細間距化)，儘量縮小電路之間距是為重要，但若該傾斜角θ較小，則壓陷相應地變大，電路之間距變寬。又，通常於各電路及電路內傾斜角θ並非完全固定。若此種傾斜角θ之差異較大，則有對電路之品質造成不良影響之虞。因此，自被覆層側進行蝕刻所形成之印刷配線板之銅箔表面的電路較理想為長條狀之2個側面分別相對於絕緣基板表面而具有65~90°之傾斜角θ，且同一電路內之tanθ之標準偏差為1.0以下。又，作為蝕刻因子，於電路之間距為50μm以下時，較佳為1.5以上，進而較佳為2.5以上。 [實施例]
    以下，表示本發明之實施例，但該等係為了更佳地理解本發明而提供者，並非意在限定本發明。 (例1：實施例1~79) (於銅箔之被覆層之形成)
    準備厚度12μm之壓延銅箔(日鑛金屬製之C1100)作為實施例1~79之銅箔基材。壓延銅箔之表面粗糙度(Rz)為0.10μm。
    藉由逆向濺鍍，去除附著於銅箔表面之薄氧化膜，並利用以下裝置及條件對下述各種靶進行濺鍍，藉此形成被覆層。藉由調整成膜時間而改變被覆層厚度。於濺鍍中使用之各種金屬之單體係使用純度為3N者。
    ．裝置：批次式濺鍍裝置(ULVAC公司，型號MNS-6000)
    ．極限真空度：1.0×10-5Pa
    ．濺鍍壓力：0.2Pa
    ．逆向濺鍍電力：100W
    ．濺鍍電力：50W
    ．靶：蝕刻面用Au、Pd、Pt、Ni、Co、Sn、Zn、Cu、Cr(3N)Ni-7wt%V、Ni-20wt%Sn、Ni-25wt%Zn、Ni-20wt%Mn、Ni-50wt%Cu、Ni-64wt%Cu-18wt%Zn
    ．靶：接著面用Ni、Cr(3N)
    ．成膜速度：對於各靶材，以固定時間成膜約0.2μm，利用三維測定器測定厚度，算出每單位時間之濺鍍速率。
    對設置有被覆層之銅箔，藉由逆向濺鍍而去除預先附著於與被覆層為相反側之表面的薄氧化被膜，並依序成膜Ni層及Cr層。
    於7kgf/cm2之壓力、160℃之條件，藉由40分鐘之加熱壓製將帶有接著劑之聚醯亞胺膜(NIKKAN INDUSTRIES製造，CISV1215)積層於根據上述步驟實施表面處理之銅箔。 <附著量之測定>
    被覆層之Au、Pd、Pt之附著量測定係利用王水使表面處理銅箔樣品溶解，將該溶解液稀釋，藉由原子吸光分析法來進行。其以外之元素之定量係使樣品溶解於混合有HNO3(2重量%)與HCl(5重量%)之溶液中，利用ICP發光分光分析裝置(SII Nanotechnology股份有限公司製造，SFC-3100)定量該溶液中之金屬濃度，從而算出每單位面積之金屬量(μg/dm2)。
    又，於將Cu、Cu-Ni合金作為靶材之情形時的Cu及Ni之附著量係使用於相同條件下成膜於Ti箔上之情形時之分析值。 <利用XPS之測定>
    將製作被覆層之深度分佈圖時的XPS之運行條件示於以下。
    ．裝置：XPS測定裝置(ULVAC-PHI股份有限公司，型號5600MC)
    ．極限真空度：3.8×10-7Pa
    ．X射線：單色AlKα或非單色MgKα、X射線輸出300W、檢測面積800μm、試樣與檢測器所成之角度45°
    ．離子束：離子種Ar+、加速電壓3kV、掃描面積3mm×3mm、濺鍍速率2.0nm/min(SiO2換算) <利用穿透式電子顯微鏡之測定(1)>
    於被覆後，利用穿透式電子顯微鏡，測定以特性X射線對被覆層之剖面進行映射時所觀察到之表面處理層的合計厚度。
    ．裝置：STEM(日立製作所公司，型號HD-2000STEM)
    ．加速電壓：200kV
    ．倍率：2000000倍 <利用穿透式電子顯微鏡之測定(2)>
    於被覆後，利用穿透式電子顯微鏡，對被覆層之剖面觀察貴金屬層中之島狀或層狀部分，並測定島狀部分之長軸徑。將測定長度設為1000nm。由於島狀部分之長軸徑未達0.5nm之貴金屬粒子於裝置之解析度上較難判定，因此將長軸徑超過0.5nm之貴金屬粒子作為調査對象。
    ．裝置：STEM(日立製作所公司，型號HD-2000STEM)
    ．加速電壓：200kV
    ．倍率：100000倍 (利用蝕刻之電路形狀)
    利用丙酮使銅箔之蝕刻面脫脂，並於硫酸(100g/L)中浸漬30秒鐘，而去除表面之污垢及氧化層。繼而，使用旋轉式塗佈機，將液體抗蝕劑(東京應化工業製造，OFPR-800LB)滴加於蝕刻面並加以乾燥。調整乾燥後之抗蝕劑厚度，以使其成為1μm。其後，藉由曝光步驟，印刷10條電路，進而藉由如下條件實施去除銅箔之不需要部分之蝕刻處理。 <蝕刻條件(氯化鐵、氯化銅系)>
    ．氯化鐵水溶液：(FeCl3 3.2mol/L、HCl 1.0mol/L)
    ．氯化銅水溶液：(CuCl2 2.0mol/L、HCl 2.3mol/L)
    ．液溫：50℃
    ．噴霧壓力：0.25MPa(40μm間距電路形成)
    ．抗蝕劑L/S=35μm/5μm
    ．完工電路底部(bottom)或頂部(top)寬度：20μm
    ．可自電路上方觀察並確認
    蝕刻後，於45℃之NaOH水溶液(100g/L)中浸漬1分鐘而剝離抗蝕劑。 <蝕刻因子之測定條件>
    於逐漸擴展地蝕刻之情形時(於產生有壓陷之情形時)，當將假定垂直蝕刻電路之情形時的起自銅箔上面之垂線與樹脂基板之交點的壓陷長度之距離設為a之情形時，蝕刻因子係表示該a與銅箔之厚度b之比b/a者，其意指：該數值越大，傾斜角越大，不會殘留蝕刻殘渣，壓陷變小。於圖3中，表示電路圖案之一部分之表面照片、該部分電路圖案之寬度方向之橫剖面之模式圖、及利用該模式圖之蝕刻因子之計算方法的概略。該a係藉由自電路上方之SEM觀察而測定，算出蝕刻因子(EF=b/a)。藉由使用該蝕刻因子，可簡單地判定蝕刻性之優劣。進而，傾斜角θ係藉由使用根據上述步驟而測定之a及銅箔之厚度b計算反正切函數而算出。該等之測定範圍為電路長度600μm之範圍，採用12點之蝕刻因子、其標準偏差及傾斜角θ之平均值作為結果。 <耐抗蝕劑剝離性評價>
    此處，於圖4及5中表示自蝕刻後之未以鹼剝離抗蝕劑的電路上部之照片。其中，圖4表示正常部(抗蝕劑與銅基材未剝離之部分)，圖5表示異常部(抗蝕劑與銅基材部分剝離之部分)。若抗蝕劑與基材充分地密接，則可如圖4般隔著抗蝕劑確認到金屬光澤，且可確認電路為直線。另一方面，若抗蝕劑與基材於蝕刻中剝離，則如圖5之以虛線包圍之部分般無法隔著抗蝕劑確認到金屬光澤，進而若與正常部相比，則該部分電路之直線性較差。因此，於本實施例之耐抗蝕劑剝離性評價中，若抗蝕劑圖案(L/S=35μm/5μm，10條)中如圖5之抗蝕劑剝離達到5處則設為◎，若達到6~15處則設為○，若達到16~25處以下則設為△，若為26處以上則設為×。 (例2：實施例80~82)
    根據例1之步驟，於銅層厚度12μm之金屬化CCL(日鑛金屬製之MAQUINAS，銅層側Ra為0.01μm，黏結層之金屬附著量Ni為1780μg/dm2、Cr為360μg/dm2)蒸鍍Pd、Ni-V合金，評價蝕刻性。 (例3：比較例1)
    根據例1之步驟製作未對蝕刻面進行表面處理之積層體後形成電路，並進行評價。 (例4：比較例2~31)
    根據與例1相同之步驟製作電路，並進行評價。 (例5：比較例32)
    準備「對與絕緣基板之接著面實施粗化處理，並按照日本特開2002-176242號公報對蝕刻面實施鍍Ni的厚度12μm」之壓延銅箔。根據例1之步驟對該等進行蝕刻。 (例6：比較例33)
    根據例2之步驟，於金屬化CCL蒸鍍Pd、Ni-V合金，並評價蝕刻性。
    將例1~6之各測定結果示於表1~8中。



    <評價>
    於實施例中，均可形成蝕刻因子較大且亦無差異，接近矩形之剖面之電路。又，蝕刻步驟中之抗蝕劑剝離亦較少。此處，於圖6中表示實施例28之濺鍍後之利用XPS獲得的深度分佈圖。
    於將銅基材製成金屬化CCL之實施例72中亦可形成上下底差較小之電路。又，蝕刻步驟中之抗蝕劑剝離亦較少。
    再者，於本實施例中，藉由如上所述般「利用加熱壓製使帶有接著劑之聚醯亞胺膜積層於銅箔，即所謂澆鑄法」而形成積層體，但可明確，對於藉由在聚醯亞胺膜上塗佈熱塑性之聚醯亞胺，且將銅箔疊合於其上並加熱加壓之層壓法而製作的積層體，亦同樣地產生本實施例之上述效果。
    比較例1及32中未形成Au、Pt、Pd之貴金屬層，又，比較例33中貴金屬之附著量較少，各自之蝕刻因子較小。
    於比較例2~7中雖形成貴金屬層(第1層)，但並未於其表面形成不同種類之金屬層(第2層)，因此於蝕刻步驟中抗蝕劑剝離較多。
    於比較例8~31中，由於被覆層之任一種金屬之被覆量不適當，因此蝕刻因子較小，或於蝕刻步驟中抗蝕劑剝離較多。
    圖1係銅箔基材上之形成為島狀的被覆層之例(TEM像)。
    圖2係銅箔基材上之形成為島狀的被覆層之例(TEM像)。
    圖3係電路圖案之一部分的表面照片、該部分電路圖案之寬度方向之橫剖面的模式圖、及使用該模式圖之蝕刻因子(EF)之計算方法的概略。
    圖4係表示正常部(抗蝕劑與銅基材未剝離之部分)之照片。
    圖5係表示異常部(抗蝕劑與銅基材部分剝離之部分)之照片。
    圖6係實施例28之濺鍍後之利用XPS獲得的深度分佈圖。
    权利要求:
    Claims (11)
    [1] 一種印刷配線板用銅箔，其具備銅箔基材與被覆該銅箔基材表面之至少一部分的被覆層，該被覆層藉由自銅箔基材表面依序積層之由Pt、Pd及Au之至少任一種構成的第1層、及由Ni、Co、Sn、Zn、Cu及Cr之任一種以上之金屬構成的第2層而構成，於該被覆層中，各種金屬係以如下被覆量而存在：Au為200~2000μg/dm2、Pt為200~2000μg/dm2、Pd為120~1200μg/dm2、Ni為5~1500μg/dm2、Co為5~1500μg/dm2、Sn為5~1200μg/dm2、Zn為5~1200μg/dm2、Cu為5~1500μg/dm2、Cr為5~80μg/dm2，該被覆層之厚度為3~25nm，將由利用XPS之自表面起之深度方向分析而獲得的深度方向(x：單位nm)之Pt、Pd及Au之任一種以上的原子濃度(%)設為f(x)，將Ni、Co、Sn、Zn、Cu及Cr之任一種以上之金屬的原子濃度設為g(x)，且將區間[0，15]中之f(x)、g(x)之第一極大值分別設為f(F)、g(G)，則滿足G≦F、f(F)≧1%、g(G)≧1%。
    [2] 如申請專利範圍第1項之印刷配線板用銅箔，其滿足f(F)≧5%、g(G)≧5%。
    [3] 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，各種金屬係以如下被覆量而存在：Au為400~1000μg/dm2、Pt為400~1050μg/dm2、Pd為240~600μg/dm2。
    [4] 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，該Ni、Co、Sn、Zn、Cu及Cr之任一種以上的金屬係以Ni合金而構成，該Ni合金為Ni-V、Ni-Sn、Ni-Cu、Ni-Zn、Ni-Mn及Ni-Cu-Zn之任一種，g(x)為Ni之原子濃度。
    [5] 如申請專利範圍第4項之印刷配線板用銅箔，其中，該Ni合金為如下合金：由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之V構成的Ni-V合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Sn構成的Ni-Sn合金、含有被覆量為5~1500μg/dm2之Ni之Ni-Cu合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Zn構成的Ni-Zn合金、由被覆量為5~1500μg/dm2之Ni及被覆量為5~500μg/dm2之Mn構成的Ni-Mn合金、及含有被覆量為5~1000μg/dm2之Ni及被覆量為5~500μg/dm2之Zn的Ni-Zn-Cu合金。
    [6] 如申請專利範圍第1或2項之印刷配線板用銅箔，其中，於最表層形成有以鉻層或鉻酸鹽層、及/或矽烷處理層構成之防銹處理層。
    [7] 一種電子電路之形成方法，其包含如下步驟：準備以申請專利範圍第1或2項之銅箔構成之壓延銅箔或電解銅箔；將該銅箔之被覆層作為蝕刻面而製作該銅箔與樹脂基板之積層體；以及使用氯化鐵水溶液或氯化銅水溶液蝕刻該積層體，去除銅之不需要部分而形成銅之電路。
    [8] 一種積層體，其係申請專利範圍第1項之銅箔與樹脂基板之積層體。
    [9] 一種積層體，其係銅層與樹脂基板之積層體，且具備被覆該銅層表面之至少一部分的申請專利範圍第1項之被覆層。
    [10] 如申請專利範圍第8或9項之積層體，其中，該樹脂基板為聚醯亞胺基板。
    [11] 一種印刷配線板，係以申請專利範圍第8或9項之積層體作為材料。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI419623B|2013-12-11|Printed wiring board with copper foil and the use of its laminated board
    JP5367613B2|2013-12-11|プリント配線板用銅箔
    TWI422484B|2014-01-11|Printed wiring board with copper foil
    TWI386136B|2013-02-11|Copper foil for printed wiring board
    JP6546836B2|2019-07-17|キャリア付銅箔、キャリア付銅箔の製造方法、積層体、プリント配線板の製造方法及び電子機器の製造方法
    JP5903446B2|2016-04-13|キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板の製造方法、プリント回路板の製造方法、銅張積層板の製造方法及び電子機器の製造方法
    JP2011210994A|2011-10-20|プリント配線板用銅箔及びそれを用いた積層体
    JP5650023B2|2015-01-07|プリント配線板用銅箔及びそれを用いた積層板
    JP5524671B2|2014-06-18|エッチング性に優れたプリント配線板用銅箔及び積層体
    TWI397359B|2013-05-21|A copper foil for printed wiring board excellent in etching and a laminate for use thereof
    JP2011114204A|2011-06-09|プリント配線板用銅箔
    TWI455659B|2014-10-01|Printed wiring board with copper foil and the use of its layered body
    JP5702942B2|2015-04-15|エッチング性に優れたプリント配線板用銅箔及びそれを用いた積層体
    JP5746876B2|2015-07-08|電子回路の形成方法
    JP5506497B2|2014-05-28|電送特性の優れた回路を形成するプリント配線板用銅箔及びそれを用いた積層体
    TWI576024B|2017-03-21|Printed wiring board with copper foil and the use of its laminated board
    JP2011014653A|2011-01-20|プリント配線板用銅箔
    JP2011207092A|2011-10-20|エッチング性に優れたプリント配線板用銅箔又は銅層と絶縁基板との積層体
    WO2012066658A1|2012-05-24|プリント配線板用銅箔
    JP2011009453A|2011-01-13|プリント配線板用銅箔
    同族专利:
    公开号 | 公开日
    TWI419623B|2013-12-11|
    JP2012199291A|2012-10-18|
    JP5346054B2|2013-11-20|
    CN103430635A|2013-12-04|
    KR101487124B1|2015-01-28|
    CN103430635B|2016-06-29|
    WO2012128009A1|2012-09-27|
    KR20130136534A|2013-12-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH0787270B2|1992-02-19|1995-09-20|日鉱グールド・フォイル株式会社|印刷回路用銅箔及びその製造方法|
    JP2003051673A|2001-08-06|2003-02-21|Mitsui Mining & Smelting Co Ltd|プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板|
    JP4683640B2|2006-01-31|2011-05-18|Ｊｘ日鉱日石金属株式会社|プリント配線基板用銅箔及びそれを用いたプリント配線基板|
    KR101203439B1|2007-12-21|2012-11-21|제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤|프린트 배선판용 동박|
    EP2384101A4|2009-01-29|2012-08-29|Jx Nippon Mining & Metals Corp|ROLLED COPPER FOIL OR ELECTROLYTE COPPER FOIL FOR ELECTRONIC CIRCUITS, AND METHOD FOR CONSTRUCTION OF ELECTRONIC SWITCHING THEREWITH|
    WO2010147059A1|2009-06-18|2010-12-23|Jx日鉱日石金属株式会社|電子回路及びその形成方法並びに電子回路形成用銅張積層板|
    KR101086656B1|2009-06-30|2011-11-24|제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤|프린트 배선판용 동박|
    JP4682271B2|2009-06-30|2011-05-11|Ｊｘ日鉱日石金属株式会社|プリント配線板用銅箔|
    US8358281B2|2009-12-15|2013-01-22|Apple Inc.|Device, method, and graphical user interface for management and manipulation of user interface elements|US7553295B2|2002-06-17|2009-06-30|Iradimed Corporation|Liquid infusion apparatus|
    JP5887287B2|2013-01-04|2016-03-16|Ｊｘ金属株式会社|電磁波シールド用金属箔及び電磁波シールド材|
    JP5887283B2|2013-01-04|2016-03-16|Ｊｘ金属株式会社|電磁波シールド用金属箔及び電磁波シールド材|
    JP5887305B2|2013-07-04|2016-03-16|Ｊｘ金属株式会社|電磁波シールド用金属箔、電磁波シールド材、及びシールドケーブル|
    US10221487B2|2014-05-30|2019-03-05|Jx Nippon Mining & Metals Corporation|Metal foil for electromagnetic shielding, electromagnetic shielding material and shielded cable|
    TWI593548B|2015-01-09|2017-08-01|Jx Nippon Mining & Metals Corp|Attached to the metal substrate|
    JP6854114B2|2016-01-04|2021-04-07|Ｊｘ金属株式会社|表面処理銅箔|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011060937A|JP5346054B2|2011-03-18|2011-03-18|プリント配線板用銅箔及びそれを用いた積層板|
    [返回顶部]