• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    某些實施例包含用於編碼訊息資訊之設備及方法。此等設備及方法可包含使用一低密度同位校驗(LDPC)碼之一同位校驗矩陣來產生具有一上三角形子矩陣之一第一矩陣。若該上三角形子矩陣之列之一總數目係等於該同位校驗矩陣之秩，則可基於該第一矩陣產生用以編碼該訊息資訊之同位資訊。若該上三角形子矩陣之列之該總數目係小於該同位校驗矩陣之該秩，則可對該第一矩陣之一第二子矩陣執行一個三角化運算以產生一第二矩陣。可基於該第二矩陣產生用以編碼該訊息資訊之同位資訊。本發明闡述包含額外設備及方法之其他實施例。
    公开号:TW201304430A
    申请号:TW101112360
    申请日:2012-04-06
    公开日:2013-01-16
    发明作者:Chandra C Varanasi；Gui-Qiang Dong
    申请人:Micron Technology Inc；
    IPC主号:H03M13-00
    专利说明:
    使用低密度同位校驗碼之編碼與解碼技術
    諸多電裝置及系統經由傳輸媒體(諸如金屬導體、光纖電纜及空氣)而彼此交換資訊。一較差或有缺陷之傳輸媒體可導致此資訊之錯誤。超過媒體之傳輸能力(例如，傳輸速率)亦可引起錯誤。在某些情況中，錯誤可校正。諸多習用技術使用碼來在接收資訊之後校驗其有效性。某些碼亦可輔助校正該等錯誤。舉例而言，一低密度同位校驗(LDPC)碼可用於錯誤校正。然而，在某些習用技術中，使用一LDPC碼可涉及複雜寫碼操作或可需要操作大量電路組件。因此，一LDPC碼可不適於某些裝置或系統。
    圖1展示根據本發明之一實施例之包含經組態以相對於一LDPC碼編碼訊息資訊u以形成碼字V m 之一編碼器101之一設備100之一方塊圖。設備100可包含用以提供訊息資訊u之一資訊源110及用以自編碼器101接收碼字V m 之一記憶體區域120。資訊源110可係藉由諸如一記憶體控制器或一處理器之裝置提供。記憶體區域120可包含用以儲存碼字V m 之一記憶體陣列。編碼器101及記憶體區域120可包含於諸如一記憶體裝置或一記憶體控制器之一相同裝置中。設備100可包含一記憶體模組、能夠以無線方式傳輸或接收資訊之一系統或裝置及/或具有在資訊傳輸中提供錯誤校正之能力之其他通信系統及裝置。圖1省略設備100之額外細節以側重於本文中所闡述之實施例。
    編碼器101可以相對於一H-矩陣130自訊息資訊u產生碼字V m 之一LDPC編碼器之形式實現。H-矩陣130可內部儲存於設備100中或在設備100之外部。H-矩陣130可包含一LDPC碼之同位校驗矩陣H。如熟習此項技術者所理解，用於傳輸資訊之一碼之一H-矩陣(諸如H-矩陣130)可係使用各種碼建構(諸如，一漸進式邊增長LDPC碼建構、一李德所羅門(Reed Solomon)LDPC碼建構、基於歐式幾何(Euclidian geometry)之LDPC碼建構、基於凡德芒(Vandermonde)矩陣及循環排列區塊之LDPC碼建構以及各種其他LDPC建構)來產生(例如，建構)。一H-矩陣(諸如，H-矩陣130)可係藉由一電腦產生。
    圖1展示用以指示碼字V m 可係含有同位資訊p與訊息資訊u之一組合之系統化碼字之碼字V m =[ u]。訊息資訊u可包含若干個資訊位元。同位資訊p可包含若干個同位位元。碼字V m =[ u]可係藉由H-矩陣130定義，其中訊息資訊u之訊息位元可對應於H-矩陣130之行之一部分且同位資訊p之同位位元可對應於H-矩陣130之行之另一部分。圖1展示碼字V m =[ u]之一實例，其中同位資訊p係定位於第一碼字位置中，其後係訊息資訊u。次序可係相反的。訊息資訊u可係定位於該第一碼字位置中，其後係同位資訊p，以使得碼字V m =[u p]。
    在設備100中，由於訊息資訊u係習知的，因此針對一碼之一既定H-矩陣(諸如，H-矩陣130)，藉由編碼器101所執行之編碼操作涉及基於所接收訊息資訊u及既定H-矩陣產生同位資訊p。然後，編碼器101可組合所接收訊息資訊u與所產生同位資訊p以形成碼字V m =[ u]。解碼碼字V m 以擷取原始訊息資訊u可係以一相反次序進行。舉例而言，可對碼字V m 以一相反次序執行在編碼期間所執行以產生同位資訊p之編碼程序(例如，步驟)以產生經解碼資訊。然後，用於編碼之相同H-矩陣可在解碼期間用於基於經解碼資訊產生原始訊息資訊u。本文中之說明側重於編碼以基於所接收訊息資訊u及一LDPC碼之一既定H-矩陣產生碼字V m =[ u]，如參考圖2至圖7所詳細闡述。
    圖2展示一LDPC碼之一同位校驗矩陣H之一實例。矩陣H經配置成列及行且具有一大小(n-k+m)×(n)，其對應於(n-k+m)個列及n個行。參數m對應於矩陣H之相關列之數目。一矩陣之秩係彼陣列之相關列之數目。因此，若矩陣H係一全秩矩陣，則參數m=0。若矩陣H係一秩不足(例如，非一全秩)矩陣，則參數m>0。參數n係一碼字中之碼位元之數目。參數k係一碼字中之資訊位元之數目。因此，在矩陣H之每一列(每一碼字)中，存在由k個資訊位元與n-k個同位位元之一組合形成之n個總碼位元。
    如圖2中所示，矩陣H係具有僅零(「0」)及壹(「1」)元素之一個二進制矩陣之一實例。LDPC碼使用含有大多數零及有限數目個壹之一同位校驗矩陣H。為簡明起見，圖1僅展示矩陣H之元素中之某些元素。基於一同位校驗矩陣H(諸如，圖1中之矩陣H)，本文中所闡述之一編碼器(例如，圖1中之編碼器101)可產生與訊息資訊相關聯之同位資訊以便產生包含同位資訊與訊息資訊之一組合之碼字。
    圖3係根據本發明之一實施例之基於一LDPC碼之一同位校驗矩陣H編碼資訊之一方法300之一流程圖。方法300中所使用之同位校驗矩陣H可包含以上參考圖1及圖2所闡述之一LDPC碼之矩陣H。
    在圖3中，方法300可包含用以自同位校驗矩陣H(例如，圖1及圖2中之矩陣H)產生一第一矩陣(例如，H m )之一活動310。第一矩陣可經產生以使得其具有在該第一矩陣之左上角中之一上三角形子矩陣。活動310亦可包含計算用於產生第一矩陣之同位校驗矩陣H之秩。
    若上三角形子矩陣之列之總數目等於同位校驗矩陣H之秩，則方法300可包含活動320以至少部分地基於第一矩陣產生用以編碼訊息資訊之同位資訊。方法320可在執行活動320之後停止。
    若第一上三角形子矩陣之列之總數目小於同位校驗矩陣H之秩，則方法300可藉助活動330繼續對該第一矩陣之一第二子矩陣執行一上三角化運算以產生(例如，形成)一第二矩陣(例如，H m2)。方法300之活動340可至少部分地基於該第二矩陣產生用以編碼訊息資訊之同位資訊。
    方法300之活動310、320、330及340中之某些或全部可係藉由一電子單元(諸如一電腦)之一處理器執行。舉例而言，活動310、320及330可係藉由一電腦執行。方法300之活動310、320、330及340中之某些或全部亦可係藉由一編碼器(諸如，圖1之編碼器101)執行。此編碼器可包含於一裝置(諸如，一處理器、一記憶體控制器或一記憶體裝置)中。方法300可包含下文參考圖4至圖7所闡述之一或多個活動。
    圖4展示根據本發明之一實施例之自一LDPC碼之一同位校驗矩陣H所產生之一矩陣H m 之一方塊結構。矩陣H m 可係自一LDPC碼之一同位校驗矩陣H(諸如，圖1或圖2中之矩陣H)產生。本文中所闡述之一編碼器(例如，圖1中之編碼器101)可接收訊息資訊且使用矩陣H m 來產生具有同位資訊及所接收訊息資訊之碼字。
    傳統上，使用一產生器矩陣Gm來編碼訊息資訊。舉例而言，一矩陣H=[In-k|P]可係自一矩陣H產生，其中In-k係一識別子矩陣，P係矩陣G之一子矩陣。然後，一矩陣Gm可自矩陣G產生，以使得Gm=[PT|Ik]，其中PT表示子矩陣P之一轉置。可產生碼字=u*Gm，此方程式中之符號「*」表示乘法。因此，在一傳統編碼中，使用產生器矩陣Gm來編碼訊息資訊。然而，傳統方式可係複雜且不適於某些系統或裝置。舉例而言，可需要大量電路組件(例如，「互斥或」(XOR)閘)來處理並儲存與產生器矩陣Gm或產生器矩陣Gm及矩陣H兩者相關聯之資訊。
    本文中所闡述之編碼器可直接自矩陣H m 產生碼字，而不產生一矩陣(諸如傳統產生器矩陣Gm)。如本文中所闡述基於矩陣H m 產生碼字之編碼器可係較不複雜且可具有減少數目個組件(例如，「互斥或」閘)。
    如圖4中所示，矩陣H m 包含定位於矩陣H m 之各個部分中之子矩陣T、A、B、E、C及D。舉例而言，子矩陣T係定位於矩陣H m 之一左上角部分中。子矩陣B係定位於矩陣H m 之一右上角部分中。子矩陣A係定位於矩陣H m 之一中間部分中，在子矩陣T與子矩陣B之間。子矩陣E係定位於矩陣H m 之一左下角部分中，在子矩陣T下面。子矩陣D係定位於矩陣H m 之一右下角部分中。子矩陣C係定位於矩陣H m 之一中間部分中，在子矩陣E與子矩陣D之間且在子矩陣A下面。此等子矩陣之大小係如下。
    T：(n-k-g)×(n-k-g)。
    A：(n-k-g)×g。
    B：(n-k-g)×k。
    C：g×g。
    D：g×k。
    E：g×(n-k-g)。
    矩陣H m 可係藉由執行稱作貪婪上三角化運算之一程序而產生。此運算在矩陣H m 之左上角中產生一上三角形矩陣(其係子矩陣T)。此運算涉及僅交換同位校驗矩陣H之列、僅交換其行或僅交換其列及行。在此運算中，不對同位校驗矩陣H之列執行算術運算(例如，無高斯(Gaussian)消去運算)。
    子矩陣T係具有(n-k-g)個列及(n-k-g)個行之一直角上三角形矩陣。子矩陣T使所有壹在其對角線元素中且所有零在其對角線元素下面。若子矩陣T之列之數目係等於同位校驗矩陣H之秩R，則在矩陣H m 中參數g=0，以使得(n-k-g)=R，其中g=0。此外，若g=0，則子矩陣A被消去且變成子矩陣B之一部分，且子矩陣E、C及D被消去且變成子矩陣T及子矩陣B之部分。在此情形(n-k=R)中，矩陣H m =[T|B]，其中子矩陣T具有一大小(n-k=R)×(n-k=R)且子矩陣B具有一大小(n-k=R)×k。
    當一編碼器(諸如，圖1中之編碼器101)使用矩陣H m 來產生碼字V m =[ u](其中u表示訊息資訊)時，同位資訊(p)可如下產生(針對g=0)。針對矩陣H m ，有效碼字V m 之一校驗子係一大小n-k之一全零向量，以使得滿足方程式H m *V m T=0。由於H m =[T|B]且V m =[ u]，藉由將V m T=[ u]T替代至方程式H m *V m T=0中，可獲得以下方程式。
    求解以上方程式產生以下方程式(1)：Tp=Bu，因此p=T-1 Bu。 (方程式1)
    一編碼器(諸如，圖1之編碼器101)可經組態以產生碼字V m 之同位資訊p。因此，針對一LDPC碼之一既定同位校驗矩陣H，可產生圖4中所示之矩陣H m 。若矩陣H m 之子矩陣T之列之總數目係等於同位校驗矩陣H之秩R，則編碼器可經組態以基於方程式(1)產生同位資訊p。同位資訊可與所接收訊息資訊u組合以產生碼字V m =[ u]。由於本文中所闡述之一編碼器可在矩陣H m 之子矩陣T之列之總數目係等於同位校驗矩陣H之秩R之條件下基於方程式(1)產生碼字V m ，因此該編碼器可僅儲存(例如，儲存於一記憶體中)矩陣H m (而非同位校驗矩陣H)及T-1以進行編碼，此乃因其他值(例如，B及u)係可自矩陣H m 及自訊息資訊u獲得。在編碼期間，該編碼器可存取一記憶體以擷取T-1及矩陣H m 之所儲存元素以基於方程式(1)產生同位資訊p且產生碼字V m =[ u]。
    若矩陣H m 之子矩陣T之列之總數目係小於同位校驗矩陣H之秩R，則可對圖4之矩陣H m 執行額外運算以產生同位資訊，如下文參考圖5及圖6所闡述。
    如以上參考圖4所闡述，可藉由僅交換同位校驗矩陣H之列或行或兩者而產生矩陣H m 。用於產生矩陣H m 之程序亦可包含產生(例如，形成)一追蹤記錄(例如，一映射)。此追蹤記錄可追蹤(例如，映射)同位校驗矩陣H之在矩陣H m 之產生期間已經交換之列或行之位置編號。由於矩陣H m 之子矩陣T係藉由交換同位校驗矩陣H之行而產生，因此追蹤記錄亦含有子矩陣T之至少一個行之一位置編號與同位校驗矩陣H之至少一個行之一位置編號之間的一連結。
    追蹤記錄可在碼字V m 之解碼期間用於獲得原始訊息資訊u。舉例而言，在解碼期間，可執行諸如一解交錯運算之運算。此等運算可基於追蹤記錄(但以一相反次序)交換碼字V m 之行以產生碼字V(其不係以系統化形式)。一解碼器可用於使用同位校驗矩陣H來解碼碼字V以產生原始訊息資訊u。
    在用以產生矩陣H m 之子矩陣T之上三角化運算期間，可隨機選擇同位校驗矩陣H之若干行以產生子矩陣T之行。此隨機選擇可增加子矩陣T具有一大小R×R(其中R係同位校驗矩陣H之秩)之一機率。當子矩陣T具有一大小R×R時，子矩陣T之列之總數目係等於R。若子矩陣T之大小係R×R，則矩陣H m 可具有一全三角形結構，例如，H m =[T|B]，其中圖4中之參數係等於零(例如，n-k=R)。如以上參考圖4所闡述，方程式1可在子矩陣T具有一大小R×R之情形下用於一編碼器中。
    在某些情形下，取決於同位校驗矩陣H之元素之值，上三角化運算可失敗產生具有一大小R×R之子矩陣T(例如，子矩陣T之列之總數目係小於R)。在此情形下，矩陣H m 並不具有全三角形結構但其具有一近似三角形結構(如圖4中所示)，其中參數g不係零。在此情形下，方程式(1)不適於產生同位資訊。然而，可對矩陣H m 執行額外運算以產生矩陣H m1(圖5)及矩陣H m2(圖6)。可基於矩陣H m2產生同位資訊。
    圖5及圖6分別展示根據本發明之一實施例之自圖4之矩陣H m 所產生之矩陣H m1及H m2之方塊結構。可使用圖6之矩陣H m2產生碼字V m ，如下文在對圖5之矩陣H m1之闡述之後所闡述。
    如圖5中所示，矩陣H m1具有與圖4之矩陣H m 之方塊結構相同之方塊結構。然而，圖5之矩陣H m1之子矩陣E、Cm1及Dm1之元素之值係不同於圖4之矩陣H m 之對應子矩陣E、C及D之彼等元素之值。如圖5中所示，子矩陣E之所有元素係零(「0」)。與圖4之對應子矩陣C及D相比，子矩陣Cm1及Dm1可係較不稀疏(較密集)，此歸因於對子矩陣E所執行以使所有其元素為零之運算。此等運算可包含算術運算，例如，高斯消去運算。由於子矩陣E、C及D之列係矩陣H m 之相同列之部分，因此對矩陣H m 之子矩陣E之列所執行之運算亦修改矩陣H m 之子矩陣C及D之列。因此，在子矩陣E之所有元素變成零之後，圖4中之子矩陣C及D變成圖5中之子矩陣Cm1及Dm1。
    圖6展示根據本發明之一實施例之自矩陣H m1所產生之一矩陣H m2之一方塊結構。自矩陣H m2，可執行計算以獲得用以產生用於碼字V m 之同位資訊之方程式。如圖6中所展示，矩陣H m2具有與圖5之矩陣矩陣H m 之方塊結構相同之方塊結構。然而，矩陣H m2可包含若干個具有所有零元素之列r。矩陣H m1之列及行之特定數目及圖6中所示之矩陣H m1之子矩陣中之每一者之特定大小係僅出於圖解說明之目的以幫助側重於本文中之說明。
    如以上參考圖4所闡述，可對同位校驗矩陣H執行一上三角化運算以產生上三角形子矩陣T(如圖6中所展示)。在圖5及圖6中，可對子矩陣C m1執行一額外上三角化運算以使子矩陣C m1之對角線具有儘可能多之壹(「1」)。額外上三角化運算可不導致子矩陣C m1之對角線中之所有元素具有值壹。然而，額外上三角化運算可導致子矩陣C m1之對角線中之至少一個元素具有一值壹。舉例而言，如圖6中所示，額外上三角化運算可導致子矩陣C m1之對角線中之五分之三的元素具有值壹。子矩陣C m1中之元素x可係壹或零。當無額外壹可形成於子矩陣C m1之對角線中時，額外上三角化運算可停止，諸如在圖6中所示之情形中。額外上三角化運算亦可導致子矩陣D m1之底部處之列中之一或多者具有值零。額外上三角化運算產生矩陣H m2。如圖6中所示，矩陣H m2具有若干個其中所有元素具有零之列r。圖6展示r=2作為一實例。r之值可變化。
    此r個列(具有帶有所有零之元素)對應於同位校驗矩陣H中之相關列。因此，可移除該r個列自矩陣H m2。因此，在移除該r個列之後，矩陣H m2可具有比矩陣H m1少之列(少r個列)。
    對子矩陣C m1所執行之額外上三角化運算可包含交換列、交換行及算術運算(例如，高斯消去運算)之任何組合。作為一比較，對同位校驗矩陣H所執行以產生三角形子矩陣T(圖4)之上三角化運算可不包含算術運算(例如，僅交換列及行)。
    對子矩陣Cm1所執行之額外上三角化運算亦可修改子矩陣A、B、Cm1及Dm1之列及行。因此，在額外上三角化運算之後，矩陣H m1(圖5)之子矩陣A、B、Cm1及Dm1變成圖6之矩陣H m2之子矩陣Am2、Bm2、Cm2及Dm2。
    當一編碼器(諸如圖1中之編碼器101)使用矩陣H m2 來產生碼字V m =[ u](其中u表示訊息資訊)時，同位資訊p可係如下產生。
    如以上參考圖4、圖5及圖6所闡述，矩陣H m2 係自矩陣H m1產生，矩陣H m1又係自矩陣H m (圖4)產生。由於矩陣H m 具有一近似三角形結構(其中參數g不係零)，因此可將V m =[ m u]之系統化碼字之同位資訊p視為由兩部分組成：一(n-k-g)位元長之同位部分p 1 及一g位元長同位部分p 2 。因此，p=[ 1 p 2 ]，因此V m =[ u]=[ 1 p 2 u]。
    針對矩陣H m2 ，有效碼字V m 之一校驗子係一大小n-k之一全零向量，以使得滿足方程式H m2 *V m T=0。
    由於V m =[ 1 p 2 u]，因此V m T=[ 1 p 2 u]T。如圖6中所示，，藉由將V m T=[ 1 p 2 u]T替換至方程式H m2 *V m T=0中，可獲得以下方程式。
    求解以上方程式產生下面之方程式(2)及方程式(3)。
    C m2 p2=D m2 u。因此，p2=(C m2 -1 D m2) (方程式2)
    Tp1=(A m2 p2+B m2 u)。因此，p 1 =T-1(A m2 p2+B m2 u)。將來自方程式(2)之p2=(C m2 -1 D m2)替代至方程式p 1 =T-1(A m2 p2+B m2 u)中產生方程式(3)。
    p 1 =T-1(A(C m2 -1 D m2)+B m2 u) (方程式3)
    基於方程式(2)及方程式(3)，一編碼器(諸如，圖1之編碼器101)可經組態以產生碼字V m 之同位資訊p。因此，針對一LDPC碼之一既定同位校驗矩陣H，可產生圖6中所示之矩陣H m2 。然後，基於矩陣H m2 ，方程式(2)及方程式(3)可經計算以產生同位資訊p 1 及p 2 。編碼器可組合同位資訊p 1 及p 2 與所接收訊息資訊u以產生碼字V m =[ 1 p 2 u]。
    如以上所闡述，用於產生矩陣H m1 及H m2 之程序亦可包含產生(例如，形成)一追蹤記錄(例如，一映射)。此追蹤記錄可追蹤同位校驗矩陣H之在矩陣H m1 及H m2 之產生期間已經交換之列或行之位置編號。舉例而言，此追蹤記錄可追蹤同位校驗矩陣H之在用以使子矩陣E之所有元素為零之運算與對子矩陣矩陣C m1所執行之三角化運算兩者期間已經交換之列或行之位置編號。此追蹤記錄亦可連結(例如，映射)同位校驗矩陣H之在矩陣H m1 及H m2 之產生期間已經交換之列或行之位置編號。因此，此追蹤記錄亦含有矩陣H m2 之行之位置編號與同位校驗矩陣H之行之位置編號之間的一連結。
    在矩陣H m1 及H m2 (圖5及圖6)之產生期間所產生之追蹤記錄與在矩陣H m (圖4)之產生期間所產生之追蹤記錄之組合可在碼字V m 之解碼期間與同位校驗矩陣H一起使用以獲得原始訊息資訊u。矩陣H m 、H m1 及H m2 之產生及相關聯活動(諸如，追蹤記錄及方程式1、2及3之產生)可係藉由一電子單元(諸如，一電腦)執行。舉例而言，此電子單元可接收與同位校驗矩陣H相關聯之輸入資訊。然後，基於該輸入資訊，電子單元可產生輸出資訊，諸如矩陣H m 、H m1 及H m2 、追蹤記錄以及方程式1、2及3。
    如以上所闡述，本文中所闡述之一編碼器可基於方程式(2)及(3)產生碼字V m 。方程式(2)及(3)中之參數之乘法可係藉由諸如「互斥或」加法之運算獲得。因此，編碼器可僅儲存矩陣H m2 (而非同位校驗矩陣H)及乘積C m2 -1 D m2，此乃因其他值(例如，A、B及u)係可自矩陣H m2 及自訊息資訊u獲得。進一步計算可提供D m =ET-1 B。由於D m 可係可自矩陣H m1 獲得，D m2亦可係可獲得的且D m2係D m 之一經修改版本，因此D m2可不需要儲存以用於編碼操作。因此，另一選擇為，編碼器可儲存(例如，儲存於一記憶體中)僅矩陣H m2 及C m2 -1以及T-1(而不儲存D m2)。在編碼期間，編碼器可存取一記憶體以擷取矩陣H m2 之元素以及C m2 -1及T-1以基於方程式(2)及(3)產生同位p 1 及p 2 且產生碼字Vm=[ 1 p 2 u]。
    作為一比較，一傳統編碼可儲存產生器矩陣Gm之子矩陣P。子矩陣P具有一大小k×(n-k)。在本文中所闡述之編碼中，矩陣H m2 之子矩陣C m2 -1及D m2以及T-1中之每一者具有小於子矩陣P之大小之一大小。
    圖7展示根據本發明之一實施例之包含一編碼器701之一系統700之一方塊圖。編碼器701可對應於圖1之編碼器101。舉例而言，編碼器701可以相對於一H-矩陣730自訊息資訊u產生碼字V m 之一LDPC編碼器之形式實現。H-矩陣730可內部儲存於系統700中或在系統700外部。
    系統700可係具有用以儲存資訊之記憶體裝置之一記憶體系統。舉例而言，系統700可包含一裝置710，裝置710可包含用以控制至一裝置720及自一裝置720之資訊之一傳送之一記憶體控制器，裝置720可包含一記憶體裝置。
    如圖7中所示，傳送至裝置720之資訊可包含可對應於以上參考圖1至圖6所闡述之碼字V m 之碼字V m 。裝置720可包含記憶體胞721。裝置720可在一寫入操作期間自裝置710接收碼字V m 且將碼字V m 儲存於記憶體胞721中。裝置720亦可包含用以輸出碼字V m 至裝置710之一讀取操作。記憶體胞721可包含揮發性記憶體胞、非揮發性記憶體胞或兩者。揮發性記憶體胞之實例包含隨機存取記憶體(RAM)胞。非揮發性記憶體胞之實例包含快閃記憶體胞，電阻式隨機存取記憶體(RRAM)胞及相變記憶體胞以及其他類型之非揮發性記憶體胞。
    系統700可將與編碼操作相關聯之參數儲存於裝置710之記憶體725及裝置720之記憶體胞721中之一或兩者中。此等參數可包含追蹤記錄，諸如以上參考圖4至圖6所闡述之追蹤記錄。裝置710之一解碼器702可使用所儲存參數及H-矩陣730來解碼碼字V m (自裝置720所接收)以獲得原始訊息資訊u。
    系統700亦可包含一裝置740，裝置740可包含一處理器(諸如通用處理器)或一特殊應用積體電路(ASIC)。在裝置720之一操作(例如，一寫入操作)中，裝置710可在其耦合至介面751之輸入處接收訊息資訊u。裝置710可產生具有訊息資訊u之碼字V m 且將碼字V m 提供至其耦合至介面752之輸出。在裝置720之另一操作(例如，一讀取操作)中，裝置710可接收經由介面752自裝置720輸出之碼字V m 、解碼碼字V m 以獲得訊息資訊u以及然後將訊息資訊u經由介面751發送至裝置740。介面751可包含一有線介面或一無線介面或兩者之一組合。介面752可包含一有線介面或一無線介面或兩者之一組合。介面751及752中之每一者可包含一雙向介面。舉例而言，介面752可包含雙向導體(例如，一串列匯流排或一並列匯流排)以在相同雙向導體上將碼字V m 傳送至裝置720及自裝置720傳送碼字V m 。
    系統700亦可包含一儲存裝置760。儲存裝置760之一部分或整個記憶體725可在系統700之外部。儲存裝置760可包含任何形式之電腦可讀儲存媒體，該電腦可讀儲存媒體包括在藉由一或多個處理器(例如，一電腦或一無線通信裝置中之一處理器)或藉由裝置710或740實施時可執行與本文中所闡述之碼字V m 之產生相關聯之操作中之所有操作或其一部分之指令。舉例而言，儲存裝置760可包含用以以下操作之指令：產生矩陣(諸如矩陣H m 、H m1及H m2)、計算方程式(諸如方程式(1)、(2)及(3))以及產生以上參考圖1至圖6所闡述之追蹤記錄(例如，列及行交換)。執行儲存於儲存裝置760中之指令之處理器可包含於在系統700外部之系統中。舉例而言，此處理器可係不同於系統700之一電腦之一部分。
    另一選擇為或除儲存裝置760外，一電子單元770亦可操作以：產生矩陣(諸如矩陣H m 、H m1及H m2)、計算方程式(諸如方程式(1)、(2)及(3))以及產生以上參考圖1至圖6所闡述之追蹤記錄(例如，列及行交換)。舉例而言，電子單元770可接收與同位校驗矩陣H相關聯之輸入資訊。然後，基於該輸入資訊，電子單元770可產生輸出資訊，諸如矩陣H m 、H m1 及H m2 、追蹤記錄以及方程式1、2及3。由電子單元770所產生之資訊中之至少某些資訊(例如，包含於矩陣H m 、H m1及H m2、方程式(1)、(2)及(3)以及追蹤記錄中之資訊中之至少某些資訊)可由編碼器701使用以產生碼字V m 且由解碼器702使用以解碼碼字V m 。
    系統700之一部分(例如，裝置710及720)或系統700之全部可包含於相同半導體晶片中、相同積體電路封裝中、或相同電路板中。
    對設備(例如，設備100)及系統(例如，系統700)之圖解說明旨在提供對各種實施例之結構之一般理解，且並非旨在提供對可能利用本文中所闡述結構之設備及系統之所有元件及特徵之一完全闡述。
    以上參考圖1至圖7所闡述之組件中之任何者可以若干種方式實施，包含經由軟體之模擬。因此，以上所闡述之設備(例如，設備100)及系統(例如，系統700)在本文中可全部表徵為「若干模組」(或「模組」)。視設備(例如，設備100)之架構之需要且視各種實施例之特定實施方案之情況，此等模組可包含硬體電路、單及/或多處理器電路、記憶體電路、軟體程式化模組及物件及/或韌體以及其組合。舉例而言，此等模組可包含於一系統作業模擬封裝中，諸如一軟體電信號模擬封裝、一功率使用及分配模擬封裝、一電容電感模擬封裝、一功率/熱耗散模擬封裝、一信號傳輸接收模擬封裝及/或用於操作或模擬各種可能實施例之操作之軟體及硬體之一組合。
    各種實施例之設備及系統可包含或包含於用於高速電腦、通信及信號處理電路、單或多處理器模組、單或多嵌入式處理器、多核處理器、訊息資訊切換器及包含多層、多晶片模組之特殊應用模組中之電子電路中。此等設備及系統可進一步作為子組件而包含於以下各種電子系統內：諸如，電視、蜂巢式電話、個人電腦(例如，膝上型電腦、桌上型電腦、手持式電腦、平板電腦等等)、工作站、無線電、視訊播放器、音訊播放器(例如，MP3(動畫專家群、音訊層3)播放器)、車輛、醫療裝置(例如，心臟監視器、血壓監視器等等)、視訊轉換器及其他裝置。
    以上參考圖1至圖7所闡述之實施例包含用於編碼訊息資訊之設備及方法。此等設備及方法可包含使用一低密度同位校驗(LDPC)碼之一同位校驗矩陣來產生具有一上三角形子矩陣之一第一矩陣。若該上三角形子矩陣之列之一總數目係等於該同位校驗矩陣之秩，則可基於該第一矩陣產生用以編碼該訊息資訊之同位資訊。若該上三角形子矩陣之列之該總數目係小於該同位校驗矩陣之該秩，則可在該第一矩陣之一第二部分中之一第二子矩陣中執行一個三角化運算以產生一第二矩陣。可基於該第二矩陣產生用以編碼該訊息資訊之同位資訊。本文中所闡述之編碼可組合同位資訊與訊息資訊以形成碼字。亦可執行碼字之解碼。舉例而言，在編碼期間所執行以產生同位資訊之程序(例如，步驟)可以一相反次序執行以產生經解碼資訊。然後，用於編碼之相同H-矩陣可在解碼期間用於產生原始訊息資訊。本發明闡述包含額外設備及方法之其他實施例。
    以上闡述及圖式圖解說明本發明之某些實施例以使得熟習此項技術者能夠實踐本發明之實施例。其他實施例可併入有結構、邏輯、電、程序及其他改變。實例僅代表可能變化形式。某些實施例之部分及特徵可包含於其他實施例之部分及特徵中或替代其他實施例之部分及特徵。熟習此項技術者在閱讀並理解以上闡述後將明瞭諸多其他實施例。
    0‧‧‧子矩陣
    100‧‧‧設備
    101‧‧‧編碼器
    110‧‧‧資訊源
    120‧‧‧記憶體區域
    130‧‧‧H-矩陣
    700‧‧‧系統
    701‧‧‧編碼器
    702‧‧‧解碼器
    710‧‧‧裝置
    720‧‧‧裝置
    721‧‧‧記憶體胞
    725‧‧‧記憶體
    730‧‧‧H-矩陣
    740‧‧‧裝置
    751‧‧‧介面
    752‧‧‧介面
    760‧‧‧儲存裝置
    770‧‧‧電子單元
    A‧‧‧子矩陣
    A m2 ‧‧‧子矩陣
    B‧‧‧子矩陣
    B m2 ‧‧‧子矩陣
    C‧‧‧子矩陣
    C m1 ‧‧‧子矩陣
    C m2 ‧‧‧子矩陣
    D‧‧‧子矩陣
    D m1 ‧‧‧子矩陣
    D m2 ‧‧‧子矩陣
    E‧‧‧子矩陣
    H‧‧‧同位校驗矩陣/矩陣
    H m ‧‧‧矩陣
    H m1 ‧‧‧矩陣
    H m2 ‧‧‧矩陣
    T‧‧‧子矩陣
    u‧‧‧原始訊息資訊
    V m ‧‧‧碼字
    圖1展示根據本發明之一實施例之包含經組態以相對於一LDPC碼編碼訊息資訊以形成碼字之一編碼器之一設備之一方塊圖。
    圖2展示根據本發明之一實施例之一LDPC碼之一同位校驗矩陣H之一實例。
    圖3係根據本發明之一實施例之基於一LDPC碼之一同位校驗矩陣H編碼資訊之一方法之一流程圖。
    圖4展示根據本發明之一實施例之自一LDPC碼之一同位校驗矩陣H所產生之一矩陣之一方塊結構。
    圖5及圖6展示根據本發明之一實施例之自圖4之矩陣所產生之矩陣之方塊結構。
    圖7展示根據本發明之一實施例之包含一編碼器之一系統之一方塊圖。
    700‧‧‧系統
    701‧‧‧編碼器
    702‧‧‧解碼器
    710‧‧‧裝置
    720‧‧‧裝置
    721‧‧‧記憶體胞
    725‧‧‧記憶體
    730‧‧‧H-矩陣
    740‧‧‧裝置
    751‧‧‧介面
    752‧‧‧介面
    760‧‧‧儲存裝置
    770‧‧‧電子單元
    u‧‧‧原始訊息資訊
    V m ‧‧‧碼字
    权利要求:
    Claims (49)
    [1] 一種方法，其包括：接收訊息資訊；基於根據一個三角形子矩陣之至少一倒轉及一第二子矩陣所計算之一方程式產生同位資訊，該三角形子矩陣係自一低密度同位校驗碼之一同位校驗矩陣之一第一部分產生，該第二子矩陣係自該同位校驗矩陣之一第二部分產生；及至少部分地基於該同位資訊產生一碼字。
    [2] 如請求項1之方法，其中該方程式包含p=T-1(Bu)，其中p表示該同位資訊，T-1表示該三角形子矩陣之該倒轉，B表示該第二子矩陣，且u表示該訊息資訊。
    [3] 如請求項1之方法，其進一步包括：存取一記憶體以擷取該三角形子矩陣之該倒轉之諸元素。
    [4] 如請求項1之方法，其中該等碼字包含該訊息資訊與該同位資訊之一組合。
    [5] 如請求項1之方法，其進一步包括：解碼該碼字以擷取該訊息資訊。
    [6] 一種方法，其包括：接收訊息資訊；基於根據一矩陣之一第一部分中之一第一子矩陣之至少一倒轉所計算之一第一方程式產生同位資訊之一部分，該第一子矩陣包含具有一值壹之一對角線元素；基於根據該矩陣之一第二部分中之至少一個三角形子矩陣所計算之一第二方程式產生該同位資訊之一額外部分；及至少部分地基於該同位資訊之該部分及該同位資訊之該額外部分產生諸碼字。
    [7] 如請求項6之方法，其中該第一方程式包含p 2 =(Cm2 -1 Dm2)u，該第二方程式包含p 1 =T-1(Am2 p 2 +Bm2 u)，其中p 1 及p 2 表示該同位資訊之該部分及該額外部分，Cm2表示該第一子矩陣，T表示該三角形子矩陣，且Am2、Bm2及Dm2表示該矩陣之其他子矩陣，該矩陣具有一方塊結構
    [8] 如請求項6之方法，其中該等碼字包含該同位資訊之該部分、該同位資訊之該額外部分與該訊息資訊之一組合。
    [9] 一種方法，其包括：自一低密度同位校驗碼之一同位校驗矩陣產生一第一矩陣，該第一矩陣具有在該第一矩陣之一第一部分中之一個三角形子矩陣；若該三角形子矩陣之列之一總數目係等於該同位校驗矩陣之一秩，則至少部分地基於該第一矩陣產生用以編碼訊息資訊之同位資訊；及若該第一三角形子矩陣之列之該總數目係小於該同位校驗矩陣之該秩，則對該第一矩陣之一第二部分中之一第二子矩陣執行一個三角化運算以產生一第二矩陣，且至少部分地基於該第二矩陣產生用以編碼該訊息資訊之同位資訊。
    [10] 如請求項9之方法，其中至少部分地基於該第一矩陣產生用以編碼該訊息資訊之該同位資訊係基於一方程式p=T-1(Bu)，其中p表示該同位資訊，T-1表示該三角形子矩陣之一倒轉，B表示該第一矩陣之一第三部分中之一子矩陣，且u表示訊息資訊。
    [11] 如請求項9之方法，其中至少部分地基於該第二矩陣產生用以編碼該訊息資訊之該同位資訊係基於一方程式p 2 =(Cm2 -1Dm2)u，其中p 2 表示該同位資訊之一部分，Cm2 -1表示該第二矩陣中之一第一子矩陣之一倒轉，Dm2表示該第二矩陣中之一第二子矩陣，且u表示該訊息資訊。
    [12] 如請求項11之方法，其中至少部分地基於該第二矩陣產生用以編碼該訊息資訊之該同位資訊係進一步基於一第二方程式p 1 =T-1(Am2 p 2 +Bm2 u)，其中p 1 表示該同位資訊之一額外部分，T-1表示該三角形子矩陣之一倒轉，Am2表示該第二矩陣中之第三子矩陣，且Bm2表示該第二矩陣中之一第四子矩陣。
    [13] 如請求項9之方法，其中產生該第一矩陣包含在該同位校驗矩陣之複數個行當中隨機選擇若干行以產生該三角形子矩陣。
    [14] 如請求項13之方法，其中對該第二子矩陣執行該三角化運算包含對該第二子矩陣之至少一個列執行一算術運算。
    [15] 如請求項13之方法，其進一步包括：產生一記錄，該記錄連結該三角形子矩陣之至少一個行之一位置編號與該同位校驗矩陣之至少一個行之一位置編號。
    [16] 如請求項9之方法，其中產生該第一矩陣包含執行以下操作中之至少一者：僅交換該同位校驗矩陣之列、僅交換該同位校驗矩陣之行及僅交換該同位校驗矩陣之列及行。
    [17] 如請求項9之方法，其中產生該第一矩陣包含不對該同位校驗矩陣之該等列執行算術運算。
    [18] 如請求項9之方法，其中該同位校驗矩陣係一秩不足矩陣。
    [19] 如請求項9之方法，其中該三角形子矩陣係一上三角形子矩陣。
    [20] 一種方法，其包括：對一低密度同位校驗碼之同位校驗矩陣執行一第一三角化運算以產生一第一矩陣，該第一矩陣具有在該第一矩陣之一第一部分中之一個三角形子矩陣，該三角形子矩陣具有小於該同位校驗矩陣之一秩之總數目個列；對該第一矩陣之一第二部分中之一子矩陣之至少一部分執行一第二三角化運算以使得該第一矩陣之至少一個列包含所有零元素；移除該第一矩陣之包含所有零元素之該至少一個列以產生一第二矩陣，其中執行該第一三角化、執行該第二三角化及移除該第一矩陣之該至少一個列中之至少一者係由一電子單元執行；及計算至少一個方程式以至少部分地基於該第二矩陣產生同位資訊之至少一部分。
    [21] 如請求項20之方法，其中該第一矩陣包含配置成一方塊結構之子矩陣T、A、B、Cm1、Dm1及0，其中T表示該三角形子矩陣，且Cm1表示該第一矩陣之該第二部分中之該子矩陣。
    [22] 如請求項21之方法，其中該第二矩陣係配置成一方塊結構，其中子矩陣Am2、Bm2、Cm2及Dm2分別係該第一矩陣之由對該第一矩陣之該第二部分中之該子矩陣所執行之該三角化運算產生之子矩陣A、B、Cm1及Dm1之修改版本。
    [23] 如請求項22之方法，其中形成該至少一個方程式包含：形成一第一方程式p 2 =(Cm2 -1Dm2)u，其中p 2 表示該同位資訊之一部分，且u表示該訊息資訊；且形成一第二方程式p 1 =T-1(Am2 p 2 +Bm2 u)，其中p 1 表示該同位資訊之另一部分。
    [24] 如請求項20之方法，其中執行該第一三角化運算包含在該同位校驗矩陣之複數個行當中隨機選擇若干行以使用該等所選擇行來形成該三角形子矩陣之行之至少一部分。
    [25] 如請求項24之方法，其中執行該第二三角化運算包含對該第一矩陣之該第二部分中之該子矩陣之至少一個列執行一算術運算。
    [26] 如請求項20之方法，其中該三角形子矩陣係一上三角形子矩陣。
    [27] 如請求項26之方法，其中執行該第二三角化運算包含執行一上三角化運算。
    [28] 如請求項20之方法，其進一步包括：產生一記錄，該記錄連結該第一矩陣之至少一部分之行之位置編號、該第二矩陣之至少一部分及該同位校驗矩陣之至少一部分。
    [29] 一種方法，其包括：自一低密度同位校驗碼之一同位校驗矩陣產生一矩陣，該同位校驗矩陣具有一大小(n-k+m)×n及一秩R，其中R係小於(n-k+m)，該矩陣具有一大小R×n且具有配置成一方塊結構[T B]之子矩陣T及B，該子矩陣B具有一大小R×(n-R)，其中該子矩陣T係具有一大小R×R之一個三角形子矩陣；及至少部分地基於該三角形子矩陣之一倒轉形成一方程式以產生同位資訊，其中產生一矩陣及形成該方程式中之至少一者係由一電子單元執行。
    [30] 如請求項29之方法，其中該方程式包含p=T-1(Bu)，其中u表示訊息資訊，且p表示與該訊息資訊相關聯之同位資訊。
    [31] 如請求項29之方法，其中產生該矩陣包含在該同位校驗矩陣之複數個行當中隨機選擇一行，及交換該所選擇行之一位置與該複數個行中之一額外行之一位置以產生該子矩陣T之一行，以使得該子矩陣T包含該所選擇行。
    [32] 如請求項29之方法，其進一步包括：產生一記錄，該記錄相對於該同位校驗矩陣之一行之一位置編號追蹤該所選擇行之一位置編號。
    [33] 一種設備，其包括：一輸入，其用以接收訊息資訊；一編碼器，其用以產生具有該訊息資訊及同位資訊之諸碼字，及用以基於根據自一低密度同位校驗碼之一同位校驗矩陣之一第一部分所產生之一個三角形子矩陣之至少一倒轉與自該同位校驗矩陣之一第二部分所產生之一子矩陣之一組合所計算之一方程式產生該同位資訊；及一輸出，其用以提供該等碼字。
    [34] 如請求項33之設備，其中該方程式包含p=T-1(Bu)，其中p表示該同位資訊，T-1表示該三角形子矩陣之該倒轉，B表示自該同位校驗矩陣之該第二部分所產生之該子矩陣，且u表示該訊息資訊。
    [35] 如請求項33之設備，其中該編碼器經組態以儲存該三角形子矩陣之該倒轉之諸元素。
    [36] 如請求項33之設備，其中該編碼器係包含於經耦合以接收該等碼字之一記憶體裝置中，該記憶體裝置包含用以儲存該等碼字之諸記憶體胞。
    [37] 如請求項36之設備，其中該記憶體裝置經組態以在該記憶體裝置之一讀取操作中輸出該等碼字。
    [38] 如請求項37之設備，其中該輸入及該輸出包括該記憶體裝置之一雙向介面。
    [39] 如請求項33之設備，其中該設備經組態以儲存一記錄，該記錄連結該三角形子矩陣之至少一個行之一位置編號與該同位校驗矩陣之至少一個行之一位置編號。
    [40] 一種設備，其包括：一輸入，其用以接收訊息資訊；及一模組，其用以產生具有該訊息資訊及同位資訊之諸碼字，該模組經組態以基於根據一矩陣之一第一部分中之一第一子矩陣之至少一倒轉所計算之一第一方程式產生該同位資訊之一部分，該第一子矩陣包含具有一值壹之一對角線元素，該模組亦經組態以基於根據該矩陣之一第二部分中之至少一個三角形子矩陣所計算之一第二方程式產生該同位資訊之一額外部分；及一輸出，其用以提供該等碼字。
    [41] 如請求項40之設備，其中該第一方程式包含p 2 =(Cm2 -1 Dm2)u，該第二方程式包含p 1 =T-1(Am2 p 2 +Bm2 u)，其中p 1 及p 2 表示該同位資訊之該等部分，Cm2表示一矩陣之該第一部分中之該第一子矩陣，T-1表示該三角形子矩陣之一倒轉，且Am2、Bm2及Dm2表示該矩陣之其他子矩陣，該矩陣具有一方塊結構
    [42] 如請求項40之設備，其中該模組經組態以儲存該三角形子矩陣之該倒轉之諸元素，以及一矩陣之該第一部分中之該第一子矩陣之該倒轉之諸元素。
    [43] 如請求項40之設備，其中該模組經組態以儲存一低密度同位校驗碼之一同位校驗矩陣之諸元素，且其中該矩陣係自該同位校驗矩陣產生。
    [44] 如請求項43之設備，其中該模組經組態以儲存一記錄，該記錄連結該矩陣之行編號之至少一部分與該同位校驗矩陣之行編號之至少一部分。
    [45] 如請求項40之設備，其中該模組包括具有用以儲存該等碼字之諸記憶體胞之一記憶體裝置。
    [46] 一種電腦可讀儲存媒體，其包括當由一或多個處理器實施時執行以下操作之諸指令：自一低密度同位校驗碼之一同位校驗矩陣產生一第一矩陣，該第一矩陣具有在該第一矩陣之一第一部分中之一個三角形子矩陣；若該三角形子矩陣之列之一總數目係等於該同位校驗矩陣之秩，則至少部分地基於該第一矩陣產生用以編碼訊息資訊之同位資訊；及若該三角形子矩陣之列之該總數目係小於該同位校驗矩陣之該秩，則對該第一矩陣之一第二部分中之一第二子矩陣執行一個三角化運算以產生一第二矩陣，且至少部分地基於該第二矩陣產生用以編碼該訊息資訊之同位資訊。
    [47] 如請求項46之電腦可讀儲存媒體，其中用以產生該第一矩陣之該操作包含在該同位校驗矩陣之複數個行當中隨機選擇若干行以產生該三角形子矩陣。
    [48] 如請求項46之電腦可讀儲存媒體，其中用以對該第二子矩陣執行一個三角化運算之該操作包含對該第一矩陣之至少該第二部分之至少一個列執行一算術運算。
    [49] 如請求項48之電腦可讀儲存媒體，其中該等操作進一步包括：用以產生一記錄之一操作，該記錄相對於該同位校驗矩陣之至少一個行之一位置編號追蹤該三角形子矩陣之至少一個行之一位置編號。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI568197B|2017-01-21|使用低密度同位校驗碼之編碼與解碼技術
    KR101668972B1|2016-10-24|오류 검출 및 정정 장치 및 방법
    KR101753498B1|2017-07-03|신뢰도 데이터 업데이트
    US9710327B2|2017-07-18|Flash memory system and operating method thereof
    US9069692B2|2015-06-30|Fully parallel encoding method and fully parallel decoding method of memory system
    US10498364B2|2019-12-03|Error correction circuits and memory controllers including the same
    KR20120125891A|2012-11-19|메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
    US9960788B2|2018-05-01|Memory controller, semiconductor memory device, and control method for semiconductor memory device
    US20170214415A1|2017-07-27|Memory system using integrated parallel interleaved concatenation
    US10243588B2|2019-03-26|Error correction code | decoders sharing logic operations, memory controllers including the error correction code decoders, and methods of decoding error correction codes
    TWI702801B|2020-08-21|用於不規則代碼的高效能ｌｄｐｃ編碼器
    JP2006100941A|2006-04-13|信号処理装置、低密度パリティ検査符号の符号化方法および復号方法
    US10741212B2|2020-08-11|Error correction code | encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders
    US10291258B2|2019-05-14|Error correcting code for correcting single symbol errors and detecting double bit errors
    Yang et al.2014|An MPCN-based BCH codec architecture with arbitrary error correcting capability
    RU2743784C1|2021-02-26|Способ кодирования данных на основе LDPC кода
    US10936408B2|2021-03-02|Error correction of multiple bit errors per codeword
    US10942805B2|2021-03-09|Error correcting circuit performing error correction on user data and error correcting method using the error correcting circuit
    US20200401475A1|2020-12-24|Detection and correction of data bit errors using error correction codes
    US20190056988A1|2019-02-21|H matrix generating circuit, operating method thereof and error correction circuit using h matrix generated by the same
    KR102021560B1|2019-09-16|오류 위치 탐색 회로, 그리고 그것을 포함하는 오류 검출 정정 회로 및 메모리 장치
    CN110971240A|2020-04-07|解码器设计方法与存储控制器
    Kim et al.2012|Parallel BCH Encoder for NAND flash memories
    同族专利:
    公开号 | 公开日
    CN103534952B|2017-10-10|
    CN107659382B|2020-10-16|
    EP2695300A2|2014-02-12|
    JP5913560B2|2016-04-27|
    JP2014510505A|2014-04-24|
    CN107659382A|2018-02-02|
    CN103534952A|2014-01-22|
    US8839069B2|2014-09-16|
    WO2012138662A3|2013-01-03|
    US20150039960A1|2015-02-05|
    EP2695300A4|2014-10-22|
    KR20140031895A|2014-03-13|
    KR101892319B1|2018-08-27|
    US20120260144A1|2012-10-11|
    WO2012138662A2|2012-10-11|
    TWI568197B|2017-01-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6895547B2|2001-07-11|2005-05-17|International Business Machines Corporation|Method and apparatus for low density parity check encoding of data|
    JP3836859B2|2002-07-03|2006-10-25|ヒューズ・エレクトロニクス・コーポレーション|構成されたパリティチェックマトリックスを使用する低密度パリティチェック（ｌｄｐｃ）コードの符号化|
    KR100906474B1|2003-01-29|2009-07-08|삼성전자주식회사|저밀도 부가정보 발생용 매트릭스를 이용한 에러 정정방법 및그 장치|
    KR100922956B1|2003-10-14|2009-10-22|삼성전자주식회사|저밀도 패리티 검사 코드의 부호화 방법|
    KR20050118056A|2004-05-12|2005-12-15|삼성전자주식회사|다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치|
    US7581157B2|2004-06-24|2009-08-25|Lg Electronics Inc.|Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system|
    US7543212B2|2004-09-13|2009-06-02|Idaho Research Foundation, Inc.|Low-density parity-check encoder|
    FR2888061A1|2005-07-01|2007-01-05|France Telecom|Procede et systeme d'encodage d'une sequence de donnees|
    US7657816B2|2005-07-13|2010-02-02|Leanics Corporation|Low-complexity hybrid LDPC code encoder|
    CN100561878C|2005-11-24|2009-11-18|上海交通大学|基于优化搜索矩阵lu分解的ldpc码编码方法|
    KR101191196B1|2006-06-07|2012-10-15|엘지전자 주식회사|패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법|
    US8261155B2|2007-03-09|2012-09-04|Qualcomm Incorporated|Methods and apparatus for encoding and decoding low density parity check codes|
    US7966548B2|2007-06-29|2011-06-21|Alcatel-Lucent Usa Inc.|Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting|
    US8196010B1|2007-08-17|2012-06-05|Marvell International, Ltd.|Generic encoder for low-density parity-check codes|
    AU2009216008B2|2008-02-18|2013-07-25|Postech Academy Industry Foundation|Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes|
    PL2093887T3|2008-02-18|2014-01-31|Samsung Electronics Co Ltd|Urządzenie do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości|
    US20090282316A1|2008-05-07|2009-11-12|Texas Instruments Incorporated|Memory Access in Low-Density Parity Check Decoders|
    KR20090131230A|2008-06-17|2009-12-28|삼성전자주식회사|적어도 두 개의 주파수 대역들을 이용하는 저 밀도 패리티코드 인코딩 장치 및 디코딩 장치|
    US8612823B2|2008-10-17|2013-12-17|Intel Corporation|Encoding of LDPC codes using sub-matrices of a low density parity check matrix|
    KR20100058260A|2008-11-24|2010-06-03|삼성전자주식회사|저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법|
    KR101481431B1|2008-12-08|2015-01-12|삼성전자주식회사|저밀도 패리티 검사 행렬 재배열 방법 및 이를 이용하는 장치|
    EP2202894B1|2008-12-23|2011-11-02|Ntt Docomo, Inc.|Relay station for a mobile communication system|
    EP2503698B1|2009-11-17|2018-02-14|Mitsubishi Electric Corporation|Error correction method and device, and communication system using the same|
    US8839069B2|2011-04-08|2014-09-16|Micron Technology, Inc.|Encoding and decoding techniques using low-density parity check codes|JP5269936B2|2011-03-17|2013-08-21|株式会社東芝|符号化器及び記憶装置|
    US8839069B2|2011-04-08|2014-09-16|Micron Technology, Inc.|Encoding and decoding techniques using low-density parity check codes|
    US9785350B2|2013-02-21|2017-10-10|Seagate Technology Llc|Data storage device having a virtual machine|
    CN103151078B|2013-03-19|2015-08-12|中国科学院微电子研究所|一种存储器检错纠错码生成方法|
    TWI536749B|2013-12-09|2016-06-01|群聯電子股份有限公司|解碼方法、記憶體儲存裝置與記憶體控制電路單元|
    CN104733051B|2013-12-19|2018-01-05|群联电子股份有限公司|奇偶校验码的解码方法、存储器储存装置及控制电路单元|
    RU2014104573A|2014-02-10|2015-08-20|ЭлЭсАй Корпорейшн|Системы и способы для кодирования неполного ранга|
    KR102233371B1|2014-06-24|2021-03-29|삼성전자주식회사|멀티캐스트 네트워크에서의 릴레이 방법 및 장치|
    US10268539B2|2015-12-28|2019-04-23|Intel Corporation|Apparatus and method for multi-bit error detection and correction|
    US11037330B2|2017-04-08|2021-06-15|Intel Corporation|Low rank matrix compression|
    US20200081778A1|2018-09-11|2020-03-12|Goke Us Research Laboratory|Distributed storage system, method and apparatus|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/083,341|US8839069B2|2011-04-08|2011-04-08|Encoding and decoding techniques using low-density parity check codes|
    [返回顶部]