• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭露一種具二極體整流能力的電阻式記憶體結構，係包括一第一電極、一第二電極與一電阻轉換層。電阻轉換層設置於第一電極與第二電極之間，且電阻轉換層包括鄰接於第一電極的一第一氧化絕緣層，鄰接於第二電極的一第二氧化絕緣層，與設置於第一氧化絕緣層與第二氧化絕緣層之間的一能障調控層。能障調控層與第一氧化絕緣層之間，可由電壓調控能障大小，進而改變電阻值，第二氧化絕緣層與能障調控層間，形成固定能障，使電阻式記憶體元件兼具二極體整流功能。
    公开号:TW201304150A
    申请号:TW100124192
    申请日:2011-07-08
    公开日:2013-01-16
    发明作者:Ting-Chang Chang；Yong-En Syu；Fu-Yen Jian；Ming-Jinn Tsai
    申请人:Ind Tech Res Inst；
    IPC主号:H01L45-00
    专利说明:
    具二極體整流能力的電阻式記憶體
    本發明係有關於一種電阻式記憶體，特別是有關於藉由電壓調控能障而兼具可變電阻特性與二極體整流特性的電阻式記憶體。
    請參照圖1A繪示先前技術的電阻式記憶體使用於交點式記憶體陣列示意圖，圖1B繪示先前技術的電阻式記憶體之1T1R結構示意圖，圖1C繪示先前技術的電阻式記憶體之1D1R結構示意圖。
    一般記憶體常被製作形成記憶體陣列結構。如圖1A，當電阻式記憶體應用於交點式陣列結構時，在讀取一選取記憶胞(selected cell)11的為off狀態時，會因為目標記憶胞周邊的未選取記憶胞(unselected cell)12處與導通狀態的(圖1A繪示的虛線)影響，導致誤判選取記憶胞11實際狀態的情形，使得電阻式記憶體無法被單獨使用於讀取記憶胞的作業。
    因此，電阻式記憶體一般會將一電阻元件10搭配一電晶體(Transistor)13而形成圖1B繪示的1T1R結構，或是將電阻元件10搭配一二極體(Diode)14而形成圖1C繪示的1D1R結構，並將此類結構(1T1R或1D1R)結合於記憶體陣列中。
    本發明係揭露一種具二極體整流能力的電阻式記憶體結構，係包括一第一電極、一第二電極與一電阻轉換層。電阻轉換層設置於第一電極與第二電極之間，且電阻轉換層包括鄰接於第一電極的一第一氧化絕緣層，鄰接於第二電極的一第二氧化絕緣層，與設置於第一氧化絕緣層與第二氧化絕緣層之間的一能障調控層。能障調控層與第一氧化絕緣層之間形成一能障。能障調控層與第一氧化絕緣層之間，可由電壓調控能障大小，進而改變電阻值，第二氧化絕緣層與能障調控層間，形成固定能障，使電阻式記憶體元件兼具因此具整流功能。
    茲配合圖式將本發明較佳實施例詳細說明如下。
    首先請參照圖2繪示本發明實施例之電阻式記憶體結構示意圖。
    此電阻式記憶體的記憶胞結構包括一第一電極21、一電阻轉換層30與一第二電極22，電阻轉換層30設置於第一電極21與第二電極22之間。電阻轉換層30包括一第一氧化絕緣層31、一能障調控層與一第二氧化絕緣層32，能障調控層33設置於第一氧化絕緣層31與第二氧化絕緣層32之間。此例中，第一氧化絕緣層31被設置以鄰接第一電極21，第二氧化絕緣層32被設置以鄰接第二電極22。
    其中，第一電極21可為任意導體或是半導體，其包括如鉑(Pt)、金(Au)、鋁(Al)、鈦(Ti)、鎢(W)、鎢(W)、釕(Ru)、鉭(Ta)、氮化鈦(TiN)或矽(Si)等導電材質。第二電極22為具砷(As)離子的矽基材(N+Si)，或是為任意導體或是半導體，其包括如鉑(Pt)、金(Au)、鋁(Al)、鈦(Ti)、鎢(W)、鎢(W)、釕(Ru)、鉭(Ta)、氮化鈦(TiN)或矽(Si)等導電材質。
    第一氧化絕緣層31包括的氧化物材質包括矽(Si)、鉿(Hf)、鋁(Al)、鋯(Zr)、鈮(Nb)、鈦(Ti)、鉭(Ta)與鑭(La)的氧化物，例如SiO2、HfO2、Al2O3、ZrO、NbO、TiO、NiO、TaO、LaO等為化學計量比之氧化物，或其它相似的氧化物，並不以上述氧化物為限。而第二氧化絕緣層32可採用與第一氧化絕緣層31相同元素的氧化物，或是依據設計人員之需求而使用相異元素之氧化物。
    能障調控層33採用符合化學計量比的氮矽化合物層，其具有能隙且可藉由氧的比例增加而增加能隙，此氮矽化合物層更包括矽(Si)、鍺(Ge)、氮鍺化合物GeN(GeN氮鍺化合物)等，或金屬過量的金屬氧化物。此例以氮化矽(Si3N4)為例，但不以此為限，乃依設計人員之設計需求而定。
    依據前述的電阻轉換層30結構，能障調控層33會與第一氧化絕緣層31之間形成一能障而與第二氧化絕緣層32形成固定的能障。
    在此說明，文中的能障所指的是對於電子傳輸時所看到能障，並非是指分子間結合的能障不同。其中，一工作偏壓(Vb)跨接於第一電極21與第二電極22時，電阻轉換層30會依據電壓的極性而呈現一可變電阻特性或一二極體特性。當電阻轉換層30呈現可變電阻特性時，可經由能障調控層33與第一氧化絕緣層31相互反應來調節前述的能障，進而調整整個電阻式記憶體的電阻值。以下各別說明電阻式記憶體的進行生成過程(Forming Process)的活化，及可變電阻特性及二極體特性的運作情形。
    請參照圖3繪示本發明實施例之電阻式記憶體的進行生成過程的局部導通路徑成形示意圖。
    一生成電壓(Vf)跨接於第一電極21與第二電極22，如第二電極22接地，第一電極21施加負30伏特(-30V)。造成第一氧化絕緣層的軟崩潰，形成一局部導通路徑34，其中第一氧化絕緣層31的氧離子鍵結(O-2)35會被打斷，可與能障調控層33的元素(Si及N)進行反應，形成局部能障調控層(SiONx)36。
    請參照圖4繪示本發明實施例之電阻式記憶體之可變電阻特性運作示意圖，請同時參閱圖3、以及圖5繪示本發明實施例之電阻式記憶體之可變電阻特性曲線圖以利於了解。
    當一工作偏壓Vb跨接於第一電極21與第二電極22時，在此工作偏壓Vb以負電壓為例。第一氧化絕緣層31的氧離子35，在適當的電場條件與局部導通路徑34的協助下，可於第一氧化絕緣層31與能障調控層33兩者的局部界面上，與能障調控層33的元素進行結合反應(即(SiONx)的形成)，而局部能障調控層36中，Si3N4形成SiONx中氧的含量，會影響能障的大小，進而造成第一氧化絕緣層31與能障調控層33之間於受電前後的能障差異。但第二氧化絕緣層32與能障調控層33之間的能障會固定不變。
    也就是說，能障的大小是受控於第一氧化絕緣層31之氧離子與能障調控層33之元素的結合/脫離反應強度，然而結合/脫離反應強度受控於負/正電壓之電壓值。如此，藉由能障的改變即可調整電阻式記憶體的電阻值，進而使用於資料記憶作業。
    請參照圖6繪示本發明實施例之電阻式記憶體之二極體特性示意圖，請同時參閱圖7繪示本發明實施例之電阻式記憶體之二極體特性曲線圖以利於了解。
    當一工作偏壓Vb跨接於第一電極21與第二電極22時，在此工作偏壓Vb以正電壓為例。電子e的流動方向依序為第二電極22、第二氧化絕緣層32、能障調控層33、第一氧化絕緣層31與第一電極21。
    然而，電子e移動所需要克服的能量問題有二，一為第二氧化絕緣層32與第二電極22之間的能障，一為能障調控層33與第二電極22之間的導電帶能量差。也就是說，工作偏壓Vb雖帶給電子e更多的能量，但電子e帶有的能量必須等於或高於上述導電帶能量差，才有機會能穿遂過第二氧化絕緣層32，以達到第一電極21。換句話說，一旦電子e帶有的能量小於上述導電帶能量差時，電阻式記憶體內的電流流量將受到限制。此種工作模式即為二極體的整流機制，而能使電子之能量到達導電帶能量差以上的工作偏壓，即為二電阻式記憶體呈現二極體特性時的切入電壓(圖7與圖8繪示的Vcut-in)。
    請參閱圖8繪示本發明實施例之電阻式記憶體之I-V曲線與電壓對反轉次數曲線圖，與圖9繪示本發明實施例之電阻式記憶體結合於記憶體陣列示意圖。請同時配合圖2至圖7以利於了解。
    如圖8得知，寫入資料與抹除資料用的工作偏壓分別集中於>10V及<-10V，讀取記憶資料範圍0~-5V而整流用的工作偏壓集中於0V~8V之間。
    假設依據圖9繪示的工作偏壓供給方式，當目標記憶胞41為off狀態，目標記憶胞41周邊的未選取記憶胞42為on狀態時，會引發誤判的電流(圖9繪示的虛線)，其會被狀態為on且呈現二極體特性的某一個未選取記憶胞42所整流，藉以消除反向電流，故不會影響讀取選取記憶胞41實際狀態的作業。
    綜上所述，乃僅記載本發明為呈現解決問題所採用的技術手段之實施方式或實施例而已，並非用來限定本發明專利實施之範圍。即凡與本發明專利申請範圍文義相符，或依本發明專利範圍所做的均等變化與修飾，皆為本發明專利範圍所涵蓋。
    [先前技術]
    10．．．電阻元件
    11．．．選取記憶胞
    12．．．未選取記憶胞
    13．．．電晶體
    14．．．二極體
    [本發明]
    21．．．第一電極
    22．．．第二電極
    30．．．電阻轉換層
    31．．．第一氧化絕緣層
    32．．．第二氧化絕緣層
    33．．．能障調控層
    34．．．局部導通路徑
    35．．．第一氧化絕緣層的氧離子
    36．．．局部能障調控層
    41．．．選取記憶胞
    42．．．未選取記憶胞
    e．．．電子
    Vb．．．工作偏壓
    Vcut-in．．．切入電壓
    Vf．．．生成電壓
    圖1A繪示先前技術的電阻式記憶體使用於交點式記憶體陣列示意圖；
    圖1B繪示先前技術的電阻式記憶體之1T1R結構示意圖；
    圖1C繪示先前技術的電阻式記憶體之1D1R結構示意圖；
    圖2繪示本發明實施例之電阻式記憶體之記憶胞結構示意圖；
    圖3繪示本發明實施例之電阻式記憶體的局部導通路徑成形示意圖；
    圖4繪示本發明實施例之電阻式記憶體之可變電阻特性示意圖；
    圖5繪示本發明實施例之電阻式記憶體之可變電阻特性曲線圖；
    圖6繪示本發明實施例之電阻式記憶體之二極體特性示意圖；
    圖7繪示本發明實施例之電阻式記憶體之二極體特性曲線圖；
    圖8繪示本發明實施例之電阻式記憶體之I-V曲線與電壓對反轉次數曲線圖；以及
    圖9繪示本發明實施例之電阻式記憶體結合於記憶體陣列示意圖。
    21．．．第一電極
    22．．．第二電極
    30．．．電阻轉換層
    31．．．第一氧化絕緣層
    32．．．第二氧化絕緣層
    33．．．能障調控層
    权利要求:
    Claims (13)
    [1] 一種具二極體整流能力的電阻式記憶體結構，包括：一第一電極；一第二電極；以及一電阻轉換層，設置於該第一電極與該第二電極之間，該電阻轉換層包括：一第一氧化絕緣層，係鄰接於該第一電極；一第二氧化絕緣層，係鄰接於該第二電極；及一能障調控層，設置於該第一氧化絕緣層與該第二氧化絕緣層之間，並與該第一氧化絕緣層之間形成一能障，與該第二氧化絕緣層之間形成一固定能障，其中，一工作偏壓自該第一電極跨接至該第二電極時，該電阻轉換層係呈現一經由該能障調控層與該第一氧化絕緣層相互反應以調節該能障之可變電阻特性，與由該固定能障調節電流之一二極體特性。
    [2] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該工作偏壓為一負/正電壓時，該該第一氧化絕緣層與該能障調控層之間的該能障係受控變化而呈現該可變電阻特性。
    [3] 如申請專利範圍第2項所述具二極體整流能力的電阻式記憶體結構，其中該能障受控於該第一氧化絕緣層之氧離子與該能障調控層之元素的結合反應，該結合/脫離反應之強度受控於該負/正電壓之電壓值。
    [4] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該工作偏壓為一正電壓時，該第二氧化絕緣層與該能障調控層之間的該固定能障係用以調節電流而呈現該二極體特性。
    [5] 如申請專利範圍第4項所述具二極體整流能力的電阻式記憶體結構，其中當一電子之能量大於該能障調控層與該第二電極之間的導電帶能量差時，該電子得以自該第二電極穿隧過該第二氧化絕緣層，經由該電阻轉換層以移動至該第一電極。
    [6] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該第一電極包括鉑(Pt)、金(Au)、鋁(Al)、鈦(Ti)、鎢(W)、鎢(W)、釕(Ru)、鉭(Ta)、氮化鈦(TiN)或矽(Si)
    [7] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該第二電極為具砷(As)離子之矽基材(N+Si)，或是包括鉑(Pt)、金(Au)、鋁(Al)、鈦(Ti)、鎢(W)、鎢(W)、釕(Ru)、鉭(Ta)、氮化鈦(TiN)或矽(Si)。
    [8] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該第一氧化絕緣層與該第二氧化絕緣層為化學計量比之氧化物層。
    [9] 如申請專利範圍第8項所述具二極體整流能力的電阻式記憶體結構，其中該第一氧化絕緣層係選自矽(Si)、鉿(Hf)、鋁(Al)、鋯(Zr)、鈮(Nb)、鈦(Ti)、鉭(Ta)與鑭(La)之氧化物所組成之群組。
    [10] 如申請專利範圍第8項所述具二極體整流能力的電阻式記憶體結構，其中該第二氧化絕緣層與該第一氧化絕緣層係採用相同元素之氧化物。
    [11] 如申請專利範圍第8項所述具二極體整流能力的電阻式記憶體結構，其中該第二氧化絕緣層與該第一氧化絕緣層係採用相異元素之氧化物。
    [12] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該能障調控層為化學計量比之氮矽化合物層，其具有能隙且藉由氧的比例增加而增加該能隙，該氮矽化合物層更包括矽(Si)、鍺(Ge)、氮鍺化合物(GeN)或金屬過量的金屬氧化物。
    [13] 如申請專利範圍第1項所述具二極體整流能力的電阻式記憶體結構，其中該能障調控層包括氮化矽(Si3N4)。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5154138B2|2013-02-27|ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
    JP5213370B2|2013-06-19|可変抵抗物質を含む不揮発性メモリ素子
    JP4588734B2|2010-12-01|不揮発性メモリ素子及びそれを備えるメモリアレイ
    US8847188B2|2014-09-30|Switching device and memory device including the same
    KR100718155B1|2007-05-14|두 개의 산화층을 이용한 비휘발성 메모리 소자
    KR101783086B1|2017-09-28|저항-전환층들을 가진 메모리 셀의 구성
    JP5491941B2|2014-05-14|不揮発性記憶装置
    KR20130097139A|2013-09-02|저항-스위칭 층들을 구비한 메모리 셀의 구성
    JP2007300100A|2007-11-15|可変抵抗物質を含む不揮発性メモリ素子
    JPWO2006101152A1|2008-09-04|不揮発性メモリ素子
    US20130126818A1|2013-05-23|Resistive random access memory | using stacked dielectrics and method for manufacturing the same
    TWI625874B|2018-06-01|導電橋接式隨機存取記憶體
    US20150028279A1|2015-01-29|Resistive random access memory devices with extremely reactive contacts
    TWI501405B|2015-09-21|具二極體整流能力的電阻式記憶體
    WO2013108593A1|2013-07-25|抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
    US10217797B2|2019-02-26|Switching device, and resistive random access memory including the same as a selection device
    US8207519B2|2012-06-26|Ionic-modulated dopant profile control in nanoscale switching devices
    US20170062522A1|2017-03-02|Combining Materials in Different Components of Selector Elements of Integrated Circuits
    KR20170089726A|2017-08-04|스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
    JP5583738B2|2014-09-03|抵抗変化型メモリ
    TW201427125A|2014-07-01|非揮發性記憶體
    KR101445568B1|2014-09-30|비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
    JP2014086692A|2014-05-12|不揮発性記憶素子及び不揮発性記憶素子の駆動方法
    JP2011054766A|2011-03-17|抵抗変化型メモリとその製造方法
    Jin et al.2015|An investigation of CeO2 based ReRAM with p+ and n+-Si bottom electrodes
    同族专利:
    公开号 | 公开日
    US20130009124A1|2013-01-10|
    CN102867912A|2013-01-09|
    TWI501405B|2015-09-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9231208B2|2014-04-08|2016-01-05|Winbond Electronics Corp.|Method for forming memory device|US6069825A|1998-09-16|2000-05-30|Turbo Ic, Inc.|Charge pump for word lines in programmable semiconductor memory array|
    TWI244166B|2004-03-11|2005-11-21|Ememory Technology Inc|A non-volatile memory cell and fabricating method thereof|
    WO2007013174A1|2005-07-29|2007-02-01|Fujitsu Limited|抵抗記憶素子及び不揮発性半導体記憶装置|
    US8441060B2|2008-10-01|2013-05-14|Panasonic Corporation|Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element|
    US8031509B2|2008-12-19|2011-10-04|Unity Semiconductor Corporation|Conductive metal oxide structures in non-volatile re-writable memory devices|
    CN101783388A|2009-01-21|2010-07-21|中国科学院微电子研究所|带有自整流效应的非易失电阻转变型存储器|
    US8045364B2|2009-12-18|2011-10-25|Unity Semiconductor Corporation|Non-volatile memory device ion barrier|
    KR20110072920A|2009-12-23|2011-06-29|삼성전자주식회사|저항성 메모리 소자|US8779407B2|2012-02-07|2014-07-15|Intermolecular, Inc.|Multifunctional electrode|
    US20140129618A1|2012-11-08|2014-05-08|General Instrument Corporation|Method of streaming multimedia data over a network|
    US10128313B2|2016-02-05|2018-11-13|Taiwan Semiconductor Manufacturing Company Ltd.|Non-volatile memory device and structure thereof|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100124192A|TWI501405B|2011-07-08|2011-07-08|具二極體整流能力的電阻式記憶體|TW100124192A| TWI501405B|2011-07-08|2011-07-08|具二極體整流能力的電阻式記憶體|
    CN2011102523363A| CN102867912A|2011-07-08|2011-08-30|具有二极管整流能力的电阻式存储器|
    US13/237,368| US20130009124A1|2011-07-08|2011-09-20|Resistive ram having the function of diode rectification|
    [返回顶部]