台湾专利TW201304141A 包角電晶體及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種包角電晶體的製造方法，包括在基底中形成隔離結構，定義出主動區。之後，進行處理製程，使主動區的基底兩邊具有尖角。接著，於主動區的基底的表面上覆蓋閘介電層。然後，於閘介電層上形成閘極導體層。於閘極導體層兩側的基底中形成源極區以及汲極區。
公开号:TW201304141A
申请号:TW100124444
申请日:2011-07-11
公开日:2013-01-16
发明作者:Tieh-Chiang Wu；Yu-Teh Chiang；Yu-Wei Ting
申请人:Nanya Technology Corp；
IPC主号:H01L29-00

专利说明:
包角電晶體及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種包角電晶體及其製造方法。
積體電路為因應電子產品小型化之需求，其各元件的尺寸以及元件之間的距離不斷縮小。然而，元件並不能無止境的縮減，其在縮減的過程中也會因為衍生的問題而受到限制。
以積體電路中最基本的電晶體來說，其通常是透過閘極的長度(gate length)的縮減來達到縮小其尺寸大小的目的。但是，有一些元件在進行操作時必須提供足夠的電壓(voltage level)。因此，元件所能縮減尺寸(閘極的長度)的能力受到相當大的限制。
本發明提供一種包角電晶體，其可以縮減元件的尺寸，而且可以提升元件效能。
本發明提供一種包角電晶體的製造方法，其可以透過簡單的製程，來縮減元件的尺寸，並可以提升元件效能。
本發明提出一種包角電晶體的製造方法，包括在基底中形成兩個隔離結構，定義出主動區。之後，進行處理製程，使主動區的基底兩邊具有尖角。接著，於主動區的基底的表面上覆蓋閘介電層。然後，於閘介電層上形成閘極導體層。於閘極導體層兩側的基底中形成源極區以及汲極區。
依照本發明一實施例所述，上述處理製程使主動區的基底的表面呈弧狀。
依照本發明一實施例所述，上述處理製程包括進行熱氧化製程，使主動區的基底表面氧化，形成圓弧狀的氧化層，接著，移除圓弧狀的氧化層以及部分的隔離結構，使主動區的基底的表面以及尖角凸出於隔離結構的表面。
依照本發明一實施例所述，上述閘介電層更覆蓋上述尖角。
依照本發明一實施例所述，上述處理製程除了進行上述熱氧化製程以及移除圓弧狀的氧化層以及部分的隔離結構之外，還包括進行第一蝕刻製程，移除主動區的部分基底，至主動區的基底表面低於隔離結構的表面，而形成一溝渠。第一蝕刻製程包括非等向性蝕刻製程。
依照本發明一實施例所述，上述處理製程除了進行上述熱氧化製程及移除圓弧狀的氧化層以及部分的隔離結構以及上述第一蝕刻製程之外，還包括進行第二蝕刻製程，以移除溝渠側壁周圍的隔離結構，使主動區的基底表面以及尖角凸出於溝渠底部表面。第二蝕刻製程包括等向性蝕刻製程。此外，上述閘介電層更覆蓋尖角。
依照本發明一實施例所述，上述處理製程包括進行第一蝕刻製程，移除上述主動區的部分上述基底，使上述主動區的上述基底表面低於上述隔離結構的表面。第一蝕刻製程包括非等向性蝕刻製程。
依照本發明一實施例所述，上述處理製程除了上述第一蝕刻製程之外更包括進行第二蝕刻製程，移除上述溝渠側壁周圍的上述隔離結構，使上述主動區的上述基底表面以及上述尖角凸出於上述溝渠底部。第二蝕刻製程包括等向性蝕刻製程。
依照本發明一實施例所述，上述閘介電層更覆蓋上述尖角。
本發明還提出一種包角電晶體，包括基底、閘介電層、閘極導體層、源極區以及汲極區。基底中具有兩個隔離結構，定義出主動區。主動區的基底兩邊具有尖角。閘介電層覆蓋於主動區的基底的表面上。閘極導體層位於閘介電層上。源極區以及汲極區分別位於閘極導體層兩側的基底中。
依照本發明一實施例所述，上述主動區的基底表面以及上述尖角凸出於上述隔離結構的表面。
依照本發明一實施例所述，上述主動區的基底表面低於上述隔離結構的表面，形成一溝渠，裸露出主動區的基底表面。
依照本發明一實施例所述，上述主動區的上述基底表面低於上述隔離結構的表面，構成一溝渠，使上述主動區的上述基底表面以及上述尖角凸出於上述溝渠底部。
依照本發明一實施例所述，上述閘介電層更覆蓋上述尖角。
依照本發明一實施例所述，上述主動區的基底的表面呈弧狀。
基於上述，本發明之包角電晶體的閘極為溝渠式，可以縮減元件的尺寸，而且在源極區與汲極區之間的基底具有尖角，使得所形成的閘極可以包覆此尖角，藉以提升元件效能。
本發明之包角電晶體的製造方法可以透過簡單的製程，製造溝渠式閘極，以縮減元件的尺寸，而且在源極區與汲極區之間的基底的兩邊形成尖角，俾使所形成的閘極可以包覆此尖角，藉以提升元件效能。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1係依照本發明實施例所繪示之一種包角電晶體的上示圖。
圖1A至1D為沿著圖1的I-I剖面所繪示之本發明第一實施例之一種包角電晶體的製造方法的剖面示意圖。圖1D-1為沿著圖1的II-II剖面所繪示之本發明第一實施例之包角電晶體的另一個剖面示意圖。
請參照圖1A，在基底10中形成兩個隔離結構12，定義出主動區14。隔離結構12可以以任何已知的淺溝渠隔離結構的製造方法來製作。隔離結構12的材質為絕緣材料，例如是氧化矽。
在以罩幕層覆蓋預定形成源極區24及汲極區26(未繪示)的基底區域之後，請參照圖1B與1C，進行處理製程，使主動區14的基底10在與隔離結構12相鄰的兩邊具有尖角16。在此實施例中，處理製程包括兩階段。處理製程的第一階段係先進行熱氧化製程。熱氧化製程使主動區14的基底10表面10a氧化，形成圓弧狀的氧化層18。
接著，請參照圖1C，處理製程的第二階段係移除圓弧狀的氧化層18以及部分的隔離結構12，使主動區14的基底10的表面10b以及尖角16凸出於隔離結構12的表面12a。尖角16係指主動區14的基底10的表面10b與側壁10c所夾的角度為銳角。尖角16係向基底10的上表面延伸。尖角16凸出於隔離結構12的表面12a。移除圓弧狀的氧化層18以及部分的隔離結構12的方法可以採用非等向性蝕刻製程，例如是乾式蝕刻製程。在此實施例中，圓弧狀的氧化層18移除之後，所裸露的主動區14的基底10的表面10b呈弧狀，然而，本發明並不以此為限，只要能使得主動區14的基底10形成尖角16的各種移除製程都是本發明涵蓋的範圍。
之後，請參照圖1、1D與圖1D-1，於基底10上形成閘介電層20，覆蓋主動區14之基底10所裸露的表面，包括表面10b以及尖角16。然後，於閘介電層20以及隔離結構12上形成圖案化的閘極導體層22。之後，於圖案化的閘極導體層22兩側的基底10中形成源極區24以及汲極區26。閘介電層20的材質例如是氧化矽、氮氧化矽或金屬氧化物。閘介電層20的之形成方法例如是熱氧化法或沉積法。閘極導體層22例如是摻雜多晶矽。閘極導體層22之形成方法例如是利用化學氣相沈積法形成未摻雜多晶矽層後，進行離子植入步驟以形成之。閘極導體層22之形成方法也可以是利用化學氣相沈積法形成摻雜多晶矽層並在臨場進行摻雜。閘極導體層22的圖案化的方法可以透過微影與蝕刻製程。
上述實施例所形成的包角電晶體100A，包括基底10、閘介電層20、閘極導體層22、源極區24以及汲極區26。基底10中具有兩個隔離結構12，定義出主動區14。閘介電層20、閘極導體層22、源極區24以及汲極區26皆位於主動區14上。在主動區14中，源極區24以及汲極區26之間的基底10表面10b，其低於源極區24以及汲極區26的基底10表面10e，因此，源極區24、汲極區26及其之間的基底10形成溝渠28，其中基底10的表面10b為溝渠28的底部。但，另一方面，源極區24以及汲極區26之間的基底10表面10b又高於隔離結構12的上表面12a而且表面10b的兩邊具有尖角16。亦即源極區24以及汲極區26之間的基底10表面10b以及上述尖角16均會凸出於上述隔離結構12的表面12a。閘介電層20覆蓋於主動區14的基底10的表面10b以及尖角16上。閘極導體層22位於閘介電層20以及隔離結構12上，而包覆尖角16。源極區24以及汲極區26分別位於閘極導體層22兩側的基底10中，源極區24以及汲極區26之間，沿著溝渠28的側壁與底部為通道區。
另外，在上述處理製程進行之前不以罩幕層覆蓋預定形成源極區24及汲極區26的基底區域亦可，如此則在上述處理製程中，預定形成源極區24及汲極區26的基底區域也會與其間的基底區域一起被氧化，使後續形成之包角電晶體100A’中源極區24與汲極區26的表面10e’和兩者間基底10的表面10b’齊平，如圖1D-2所示。
圖2A至2C為沿著圖1的I-I剖面所繪示之本發明第二實施例之另一種包角電晶體的製造方法的剖面示意圖。圖2C-1為沿著圖1的II-II剖面所繪示之本發明第二實施例之包角電晶體的另一個剖面示意圖。
請參照圖2A至2B，依照上述實施例之方法，在基底10中形成兩個隔離結構12，定義出主動區14(圖2A)之後，以罩幕層覆蓋預定形成源極區24及汲極區26的基底區域(未繪示)，再進行處理製程。處理製程係用來形成尖角，其僅包括一個階段。此單一階段的處理製程係一第一蝕刻製程(圖2B)，其將主動區14的部分基底10移除，至主動區14的基底10表面低於隔離結構12的表面，而形成溝渠30。第一蝕刻製程包括非等向性蝕刻製程。非等向性蝕刻製程例如是乾式蝕刻製程。
請參照圖1、2C、2C-1，依照上述實施例的方法於溝渠30底部的基底10上形成閘介電層20。然後，於閘介電層20以及隔離結構12上形成圖案化的閘極導體層22。之後，於圖案化的閘極導體層22兩側的基底10中形成源極區24以及汲極區26。
上述實施例所形成的包角電晶體100B，同樣包括基底10、閘介電層20、閘極導體層22、源極區24以及汲極區26。但是，源極區24以及汲極區26之間的基底10表面10d不僅低於源極區24以及汲極區26的基底10表面10e，且低於隔離結構12的表面12a，形成溝渠30，裸露出主動區14的基底10表面10d。
在另一個實施例中，處理製程係包括三個階段。更詳細地說，先依照上述第一實施例對應圖1A至1C所述的方法，在基底10中形成兩個隔離結構12，定義出主動區14之後，先進行處理製程的第一階段以及第二階段，使主動區14的基底10的表面10b以及尖角16凸出於隔離結構12的表面。接著，再進行處理製程的第三階段。第三階段的製程則是上述的第一蝕刻製程，於此不再贅述。
圖3A至3D為沿著圖1的I-I剖面所繪示之本發明第二實施例又一種包角電晶體的製造方法的剖面示意圖。圖3D-1為沿著圖1的II-II剖面所繪示之本發明第二實施例之包角電晶體另一個剖面示意圖。
請參照圖3A與3B，依照上述實施例的方法在基底10中形成兩個隔離結構12，定義出主動區14(圖3A)，再以罩幕層覆蓋預定形成源極區24及汲極區26的基底區域(未繪示)，然後進行上述處理製程的第一蝕刻製程，將兩個隔離結構12之間的基底10部分移除，形成上述的溝渠30。
請參照圖3C，進行處理製程的第二蝕刻製程，移除上述溝渠30側壁周圍的隔離結構12，形成尺寸較大的溝渠40，使主動區14的基底10上表面10d以及尖角16凸出於溝渠40底部40a。第二蝕刻製程包括等向性蝕刻製程。等向性蝕刻製程例如是濕式蝕刻製程。
請參照圖1、3D、3D-1，依照上述實施例的方法形成閘介電層20，覆蓋溝渠40底部所裸露的基底10表面10d以及尖角16。然後，於閘介電層20以及隔離結構12上形成圖案化的閘極導體層22。之後，於圖案化的閘極導體層22兩側的基底10中形成源極區24以及汲極區26。
上述實施例所形成的包角電晶體100C，同樣包括基底10、閘介電層20、閘極導體層22、源極區24以及汲極區26，且源極區24以及汲極區26之間的基底10表面10b不僅低於源極區24以及汲極區26的的基底10表面10e，且也低於隔離結構12的上表面12a，但是，所形成的溝渠40，使得主動區14的基底10表面10d以及尖角16凸出於溝渠40底部。
綜上所述，本發明可以利用簡單的製造方法來製造包角電晶體。包角電晶體的閘極為溝渠式，可以縮減元件的尺寸，而且在源極區與汲極區之間的基底具有尖角，使得所形成的閘極可以包覆此尖角，藉以提升元件效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．基底
10a、10b、10d、10e、12a．．．表面
10c．．．側壁
12．．．隔離結構
14．．．主動區
16．．．尖角
18．．．氧化層
20．．．閘介電層
22．．．閘極導體層
24．．．源極區
26．．．汲極區
28、30、40．．．溝渠
40a．．．底部
100A、100B、100C．．．包角電晶體
圖1係依照本發明實施例所繪示之一種包角電晶體的上視圖。
圖1A至1D為沿著圖1的I-I剖面所繪示之本發明第一實施例之一種包角電晶體的製造方法的剖面示意圖。
圖1D-1為沿著圖1的II-II剖面所繪示之本發明第一實施例之包角電晶體的另一個剖面示意圖。
圖1D-2為本發明第一實施例之另一例之包角電晶體沿著圖1的II-II剖面線的剖面示意圖。
圖2A至2C為沿著圖1的I-I剖面所繪示之本發明第二實施例之包角電晶體的製造方法的剖面示意圖。
圖2C-1為沿著圖1的II-II剖面所繪示之本發明第二實施例之包角電晶體的另一個剖面示意圖。
圖3A至3D為沿著圖1的I-I剖面所繪示之本發明第二實施例又一種包角電晶體的製造方法的剖面示意圖。
圖3D-1為沿著圖1的II-II剖面所繪示之本發明第二實施例之又一種包角電晶體另一個剖面示意圖。
10．．．基底
10b、12a．．．表面
10c．．．側壁
12．．．隔離結構
14．．．主動區
16．．．尖角
20．．．閘介電層
22．．．閘極導體層
100A．．．包角電晶體

权利要求:
Claims (20)
[1] 一種包角電晶體的製造方法，包括：在一基底中形成一隔離結構，以定義出一主動區；進行一處理製程，使該主動區的該基底兩邊具有尖角；於該主動區的該基底的表面覆蓋一閘介電層；於該閘介電層上形成一閘極導體層；以及。於該閘極導體層兩側的該基底中形成一源極區以及一汲極區。
[2] 如申請專利範圍第1項所述之包角電晶體的製造方法，其中該處理製程使該主動區的該基底的表面呈弧狀。
[3] 如申請專利範圍第1項所述之包角電晶體的製造方法，其中該處理製程包括：進行一熱氧化製程，使該主動區的該基底表面氧化，形成一圓弧狀的氧化層；以及移除該圓弧狀的氧化層以及部分的該隔離結構，使該主動區的該基底的表面以及該些尖角凸出於該隔離結構的表面。
[4] 如申請專利範圍第3項所述之包角電晶體的製造方法，其中該閘介電層更覆蓋該尖角。
[5] 如申請專利範圍第3項所述之包角電晶體的製造方法，其中該處理製程更包括：進行一第一蝕刻製程，移除該主動區的部分該基底，至該主動區的該基底表面低於該隔離結構的表面，而形成一溝渠。
[6] 如申請專利範圍第5項所述之包角電晶體的製造方法，其中該第一蝕刻製程包括非等向性蝕刻製程。
[7] 如申請專利範圍第5項所述之包角電晶體的製造方法，其中該處理製程更包括：進行一第二蝕刻製程，移除該溝渠側壁周圍的該隔離結構，使該主動區的該基底表面以及該些尖角凸出於該溝渠底部表面。
[8] 如申請專利範圍第7項所述之包角電晶體的製造方法，其中該第二蝕刻製程包括等向性蝕刻製程。
[9] 如申請專利範圍第7項所述之包角電晶體的製造方法，其中該閘介電層更覆蓋該些尖角。
[10] 如申請專利範圍第1項所述之包角電晶體的製造方法，其中該處理製程包括：進行一第一蝕刻製程，移除該主動區的部分該基底，使該主動區的該基底表面低於該隔離結構的表面，而形成一溝渠。
[11] 如申請專利範圍第10項所述之包角電晶體的製造方法，其中該第一蝕刻製程包括非等向性蝕刻製程。
[12] 如申請專利範圍第10項所述之包角電晶體的製造方法，其中該處理製程更包括：進行一第二蝕刻製程，以移除該溝渠側壁周圍的該隔離結構，使該主動區的該基底表面以及該些尖角凸出於該溝渠底部。
[13] 如申請專利範圍第12項所述之包角電晶體的製造方法，其中該第二蝕刻製程包括等向性蝕刻製程。
[14] 如申請專利範圍第12項所述之包角電晶體的製造方法，其中該閘介電層更覆蓋該些尖角。
[15] 一種包角電晶體，包括：一基底，該基底中具有兩個隔離結構，定義出一主動區，該主動區的該基底兩邊具有尖角；一閘介電層，覆蓋於該主動區的該基底的表面上；一閘極導體層，位於該閘介電層上；以及。一源極區以及一汲極區，分別位於該閘極導體層兩側的該基底中。
[16] 如申請專利範圍第15項所述之包角電晶體，其中該主動區的該基底表面以及該些尖角凸出於該隔離結構的表面。
[17] 如申請專利範圍第15項所述之包角電晶體，其中該主動區的該基底表面低於該隔離結構的表面，形成一溝渠，裸露出該主動區的該基底表面。
[18] 如申請專利範圍第15項所述之包角電晶體，其中該主動區的該基底表面低於該隔離結構的表面，構成一溝渠，使該主動區的該基底表面以及該些尖角凸出於該溝渠底部。
[19] 如申請專利範圍第18項所述之包角電晶體，其中該閘介電層更覆蓋該些尖角。
[20] 如申請專利範圍第15項所述之包角電晶體，其中該主動區的該基底的表面呈弧狀。

类似技术:

公开号 | 公开日 | 专利标题

JP2006019661A|2006-01-19|半導体装置及びその製造方法

KR100825796B1|2008-04-28|매몰 게이트를 구비한 반도체 소자의 제조 방법

JP2008085341A|2008-04-10|半導体素子のリセスゲートの製造方法

CN107180869B|2021-02-19|半导体器件及其形成方法

JP2011138947A|2011-07-14|半導体装置、および、その製造方法

US9263321B2|2016-02-16|Semiconductor device and manufacturing method thereof

JP4551795B2|2010-09-29|半導体装置の製造方法

TWI609457B|2017-12-21|形成接觸洞的方法與具有接觸插塞的半導體結構

JP2002231821A|2002-08-16|半導体装置の製造方法及び半導体装置

WO2012046365A1|2012-04-12|半導体装置及びその製造方法

TWI626712B|2018-06-11|半導體裝置及半導體裝置之隔離結構的製造方法

US11121038B2|2021-09-14|Spacer structure and manufacturing method thereof

US20180108528A1|2018-04-19|Gate oxide structure and method for fabricating the same

CN101350307A|2009-01-21|高压晶体管的以及整合低压与高压晶体管的制造方法

TWI443833B|2014-07-01|包角電晶體及其製造方法

CN109285876B|2021-08-06|半导体结构及其形成方法

KR101231251B1|2013-02-08|모스 트랜지스터 제조방법

CN110047741B|2021-07-13|半导体结构及其形成方法

CN108807267B|2020-12-08|半导体装置及其制造方法

JP2007081230A|2007-03-29|半導体装置及びその製造方法

CN109216193B|2021-08-20|半导体器件及其制备方法

TWI639211B|2018-10-21|間隔件結構及其製造方法

CN107492501B|2020-03-10|鳍式场效应管的形成方法

CN107039274B|2020-03-10|鳍式场效应晶体管及其形成方法

TW200903654A|2009-01-16|Method of forming a gate oxide layer

同族专利:

公开号 | 公开日

DE102011106922A1|2013-01-03|

TWI443833B|2014-07-01|

CN102856378A|2013-01-02|

DE102011106922B4|2014-12-24|

JP5392636B2|2014-01-22|

US8552478B2|2013-10-08|

JP2013016775A|2013-01-24|

US20130001658A1|2013-01-03|

CN102856378B|2016-01-13|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US4863562A|1988-02-11|1989-09-05|Sgs-Thomson Microelectronics, Inc.|Method for forming a non-planar structure on the surface of a semiconductor substrate|

JP3311070B2|1993-03-15|2002-08-05|株式会社東芝|半導体装置|

US5858866A|1996-11-22|1999-01-12|International Business Machines Corportation|Geometrical control of device corner threshold|

US6465842B2|1998-06-25|2002-10-15|Kabushiki Kaisha Toshiba|MIS semiconductor device and method of fabricating the same|

US6617226B1|1999-06-30|2003-09-09|Kabushiki Kaisha Toshiba|Semiconductor device and method for manufacturing the same|

KR100421046B1|2001-07-13|2004-03-04|삼성전자주식회사|반도체 장치 및 그 제조방법|

US20050167777A1|2004-01-30|2005-08-04|Taiwan Semiconductor Manufacturing Company, Ltd.|Microelectronic device with active layer bumper|

US7238564B2|2005-03-10|2007-07-03|Taiwan Semiconductor Manufacturing Company|Method of forming a shallow trench isolation structure|

KR100720232B1|2005-12-30|2007-05-23|주식회사 하이닉스반도체|핀 구조의 반도체 소자의 형성방법|

KR100720238B1|2006-01-23|2007-05-23|주식회사 하이닉스반도체|반도체 소자 및 그의 제조 방법|

US7355262B2|2006-03-17|2008-04-08|Taiwan Semiconductor Manufacturing Company, Ltd.|Diffusion topography engineering for high performance CMOS fabrication|

US7879659B2|2007-07-17|2011-02-01|Micron Technology, Inc.|Methods of fabricating semiconductor devices including dual fin structures|

JP2010050133A|2008-08-19|2010-03-04|Elpida Memory Inc|半導体装置及び半導体装置の製造方法|

WO2014199412A1|2013-06-12|2014-12-18|株式会社ソニー・コンピュータエンタテインメント|出力データ提供サーバおよび出力データ提供方法|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US13/174,800|US8552478B2|2011-07-01|2011-07-01|Corner transistor and method of fabricating the same|

[返回顶部]