• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)；一頂電極(top electrode)置於上述磁性隧道接面之上；一底電極置於上述磁性隧道接面之下；以及一感應線路(induction line)置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場。本發明亦提供製造上述磁阻隨機存取記憶體單元的方法。
    公开号:TW201304131A
    申请号:TW100137467
    申请日:2011-10-17
    公开日:2013-01-16
    发明作者:Ming-Te Liu；Tien-Wei Chiang；Ya-Chen Kao；Wen-Cheng Chen
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L43-00
    专利说明:
    磁阻隨機存取記憶體單元及其製造方法
    本發明係關於一種積體電路，特別是關於一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)。
    磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)將資料儲存於磁性儲存單元中，例如：磁性隧道接面(magnetic tunnel junctions，MTJs)。磁阻隨機存取記憶體單元的讀取是藉由量測磁阻隨機存取記憶體單元的電阻達成，其隨著在磁阻隨機存取記憶體單元中之磁性隧道接面的磁場極性而改變。利用電流(閾值/臨界電流，threshold/critical current)將磁場極性儲存於磁性隧道接面中，可將資料寫入磁阻隨機存取記憶體單元。上述閾值電流會影響磁阻隨機存取記憶體單元之功率消耗。
    本發明提供一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)；一頂電極(top electrode)置於上述磁性隧道接面之上；一底電極置於上述磁性隧道接面之下；以及一感應線路(induction line)置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場。
    本發明另提供一種磁阻隨機存取記憶體單元的製造方法，包括：形成一底電極於一基板之上；形成一磁性隧道接面(magnetic tunnel junction，MTJ)於上述底電極之上；形成一定電極於上述磁性隧道接面之上；以及形成一感應線路置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場。
    本發明尚提供一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)，包括：一自由層、一固定層、以及一位於上述自由層與上述固定層之間的絕緣層；一頂電極(top electrode)置於上述磁性隧道接面之上；一底電極置於上述磁性隧道接面之下；以及一感應線路(induction line)置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場，以及上述磁性隧道接面為卵形或橢圓形。
    為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
    本發明接下來將會提供許多不同的實施例以實施本發明中不同的特徵。值得注意的是，這些實施例提供許多可行之發明概念並可實施於各種特定情況。然而，在此所討論之這些特定實施例僅用於舉例說明本發明之製造及使用方法，但非用於現定本發明之範圍。
    第1圖係為依據本發明的一些實施例之磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)的透視圖。磁阻隨機存取記憶體單元100具有一磁性隧道接面(magnetic tunnel junction，MTJ)102、一頂電極104、一底電極106、以及一(磁場)感應線路108。磁性隧道接面102包括一自由層110、一絕緣層(間隔物(spacer)，或隧道障壁(tunnel barrier))112、以及一固定層114。上述感應線路108位於磁性隧道接面(magnetic tunnel junction，MTJ)102的一側。
    自由層110以及固定層114形成兩個鐵磁板(ferromagnetic plates)，其中每一個鐵磁板可擁有一磁場，兩磁場間被一薄層絕緣體112分開。固定層114具有一固定的磁極性，而自由層110具有一可變動的磁極性以配合外部場域來儲存資料。由於磁場隧道效應(magnetic tunnel effect)，磁性隧道接面102的電阻會依據磁場在兩個鐵磁板，亦即自由層110與固定層114，上的磁場方向而改變。在一些實施例中，如果上述兩鐵磁板具有相同的磁極性則磁性隧道接面102具有較低的電阻；如果上述兩鐵磁板具有相反的磁極性則磁性隧道接面102具有較高的電阻。
    利用薄膜技術，例如磁控濺鍍沈積(magnetron sputter deposition)、分子束磊晶生長法(molecular beam epitaxy)、雷射濺鍍(pulsed laser deposition)、電子束物理氣相沉積(electron beam physical vapor deposition)，或任何其他適合的方法，可製造磁性隧道接面102。磁性隧道接面102可呈現卵形或橢圓形，在其他的實施例中亦可以其他的形狀呈現。
    利用微影製程(photolithography processes)可製造磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)100，如下列第2A至2I圖中所述。在一些實施例中，自由層110包括例如CoFeB、NiFe的磁性材料，其厚度約為15~25；而固定層114包括例如CoFe、CoFeB的磁性材料，其厚度約為40~60(比自由層110厚)。絕緣層112包括MgO、Al2O3，或任何其他適合的材料。
    頂電極104、底電極106、以及感應線路108可包括導電材料，像是銅、銅合金、鋁、鋁/矽/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽(polysilicon)、金屬矽化物、任何上述之結合、或任何其他適合的材料。可藉由包括物理氣相沉積(physical vapor deposition，PVD，例如利用濺鍍的物理氣相沉積)、化學氣相沉積(chemical vapor deposition，CVD)、電鍍(plating)、鑲嵌製程(damascene processes)、上述製程之結合、或任何其他適合的製程，來製造頂電極104、底電極106、以及感應線路108。在一些實施例中，感應線路108亦可形成自與磁性隧道接面102相同的膜層。
    磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)100顯示在感應線路108上之電流I以及自感應線路108的電流I之誘發磁場B的方向。上述誘發磁場B與磁性隧道接面102的磁場垂直。上述誘發的垂直磁場可降低閾值電流(開關電流、或臨界電流)，以配合磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)100的寫入，因此可降低電功率的消耗。
    相較於熱輔助(thermal assisted，TA)或焦耳熱(Joule heating)效應寫入法，磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)100不需要像前述那些方法一樣長時間的加熱。同樣地，相較於利用一垂直磁性層結構的寫入法，磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)100更符合經濟效益。
    在第1圖的實施例中，感應線路108配置於頂電極104之旁側，但是感應線路108亦可位於其他位置，以誘發在磁性隧道接面(magnetic tunnel junction，MTJ)102的垂直磁場，例如誘發在底電極106之旁側至磁性隧道接面102的一側，或誘發在頂電極104之上至磁性隧道接面102的一側等等。同樣地，亦可利用與頂電極104、磁性隧道接面102、底電極106、或在任何其他可誘發磁性隧道接面102之磁場垂直的導電層，其中任何一層相同的膜層來形成感應線路108。
    第2A至2I圖係為依據本發明的一些實施例之第1圖中的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)於各種製造階段的剖面圖。第2A圖為剖面圖，包括一介電層202(例如SiO2)沉積於一基板(未顯示)、一金屬接線204(例如介層洞)、以及一絕緣層206(例如SiC、SiO2等等)之上。在第2B圖中，藉由蝕刻一部分的絕緣層206來形成一開口208以用於電性連接。
    在第2C圖中，底電極層210沉積於絕緣層206之上，且上述電性連接形成於在底電極層210與金屬接線204之間的開口208。同樣地，磁性隧道接面(magnetic tunnel junction，MTJ)層210沉積於底電極層210之上，其中磁性隧道接面(magnetic tunnel junction，MTJ)層212包括一自由層210、一絕緣層216、以及一固定層218(薄層絕緣體216位於自由層214與固定層218之間)。硬罩幕層(hard mask layer)220沉積於磁性隧道接面層212之上。
    在第2D圖中，藉由蝕刻一部分的磁性隧道接面層212形成磁性隧道接面102於金屬接線204之上，其中該蝕刻固定了自由層110、絕緣層112、固定層114、以及底電極106的形狀。將硬罩幕層220圖案化，並且用作為將磁性隧道接面層212圖案化的遮罩，以及在磁性隧道接面102形成之後將硬罩幕層220移除。在第2E圖中，一側壁間隔層221(例如SiN)沉積於絕緣層206與磁性隧道接面102之上。在第2F圖中，藉由蝕刻部分的側壁間隔層221來形成一開口222於磁性隧道接面102之上。在第2G圖中，一頂電極層224沉積於絕緣體206與磁性隧道接面102之上，且硬罩幕層226沉積於頂電極層224之上。
    在第2H圖中，蝕刻頂電極層224以形成頂電極104以及感應線路108。在另一個實施例中，可蝕刻底電極層210(如第2C圖中所示)以形成一感應線路。在另一實施例中，頂電極層224以及底電極層210兩者皆可被蝕刻以形成感應線路。在另一實施例中，可蝕刻磁性隧道接面層212(如第2C圖中所示)以形成一感應線路。
    在第2I圖中，一保護膜(protection film)228(例如SiC)沉積於第2H圖中的結構之上。所屬技術領域中具有通常知識者可利用各種不同的方法來製造在不同的實施例中之磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)100以及感應線路108。一些實施例描述於第3圖至第4圖中。
    第3圖係為依據本發明的一些實施例之磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)結構的剖面圖。磁阻隨機存取記憶體單元結構300與第2H圖中的結構相似，除了底電極層210(其亦可用作為一感應線路)保留在感應線路108之下以外。可藉由選擇性地蝕刻第2C圖中的結構來製造磁阻隨機存取記憶體單元結構300以留下不同部分的底電極層210。
    上述自感應線路108誘發的磁場B係由方程式
    B=μ0I/(2πD)
    計算所得之概略值，其中μ0為一自由空間的磁性常數(magnetic constant)，以及D為磁性隧道接面102之介於感應線路108與頂電極104之間的距離。在一具有與磁阻隨機存取記憶體單元結構300相似結構之範例的自旋轉移力矩(spin transfer torque，STT)磁阻隨機存取記憶體單元中，D為50 nm且感應線路電流為0.8 mA，誘發的磁場B為約100 Oe。在此實施例中，與沒有感應線路108的自旋轉移力矩(spin transfer torque，STT)磁阻隨機存取記憶體單元相比，閾值電流可被降低約10~20%。
    第4圖係為依據本發明的一些實施例之另一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)結構的剖面圖。可藉由選擇性地蝕刻在第2C圖中的結構來形成在磁阻隨機存取記憶體單元結構400中的磁性隧道接面102。上述留在磁性隧道接面102左側的磁性隧道接面層210可用作為一感應線路。
    第5圖係為依據本發明的一些實施例之第1圖中的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)之2x2矩陣的俯視圖。一磁性隧道接面502為寬度d1長度d2的卵形或橢圓形。在一些實施例中，d2可約為2-3倍的d1、一單元寬度d3可約為3倍的d1、以及一單元長度d4可約為2倍的d2。介於磁性隧道接面502之間的距離d5可約為2倍的d2。
    感應線路504可約為0.5-1倍的d1。在一些實施例中，d1約為28-40 nm、以及介於磁性隧道接面502與感應線路504之間的距離d6約為30-50 nm。雖然在第5圖中僅以2x2矩陣表示，但任何大小的矩陣皆可利用在第1圖中之範例的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)來製作。
    第6圖係為依據本發明的一些實施例之第1圖中的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)之製造方法的流程圖。在步驟602中，一底電極形成於一基板之上。上述底電極可包括像是銅、銅合金、鋁、鋁/矽/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽(polysilicon)、金屬矽化物、任何上述之結合、或任何其他適合的材料等的導電材料。可藉由包括物理氣相沉積(physical vapor deposition，PVD，例如利用濺鍍的物理氣相沉積)、化學氣相沉積(chemical vapor deposition，CVD)、電鍍(plating)、鑲嵌製程(damascene processes)、上述製程之結合、或任何其他適合的製程，來製造上述底電極。
    在步驟604中，一磁性隧道接面(magnetic tunnel junction，MTJ)形成於上述底電極之上。可利用薄膜技術，例如磁控濺鍍沈積(magnetron sputter deposition)、分子束磊晶生長法(molecular beam epitaxy)、雷射濺鍍(pulsed laser deposition)、電子束物理氣相沉積(electron beam physical vapor deposition)，或任何其他適合的方法，來形成上述磁性隧道接面(magnetic tunnel junction，MTJ)。上述磁性隧道接面的自由層包括CoFeB、NiFe、或任何其他適合的磁性材料，上述磁性隧道接面的固定層包括CoFe、CoFeB、或任何其他適合的磁性材料，上述磁性隧道接面的絕緣層包括MgO、Al2O3，或任何其他適合的材料。
    在步驟606中，一頂電極形成於上述磁性隧道接面(magnetic tunnel junction，MTJ)之上。上述頂電極可包括導電材料，像是銅、銅合金、鋁、鋁/矽/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽(polysilicon)、金屬矽化物、任何上述之結合、或任何其他適合的材料。可藉由與形成上述底電極的製程之相似的製程，來形成頂電極。
    在步驟608中，一感應線路形成於上述磁性隧道接面(magnetic tunnel junction，MTJ)的一側。上述感應線路可誘發一在上述磁性隧道接面(magnetic tunnel junction，MTJ)的垂直磁場。在一些實施例中，利用蝕刻技術，可由與上述底電極、頂電極、及/或在一些實施例中的上述磁性隧道接面之相同的膜層，形成上述感應線路。上述感應線路可包括導電材料，像是銅、銅合金、鋁、鋁/矽/銅合金、鈦、氮化鈦、鉭、氮化鉭、鎢、多晶矽(polysilicon)、金屬矽化物、任何上述之結合、或任何其他適合的材料。
    在各種不同的實施例中，上述感應線路可形成於與上述頂電極、底電極、或磁性隧道接面之相同的膜層。形成上述磁性隧道接面的方法包括：形成一固定層於上述底電極之上，其中上述固定層具有一固定的磁極性；形成一絕緣層於上述固定層之上；以及形成一自由層於上述絕緣層之上，其中上述自由層具有一可變動的磁極性。上述自由層包括CoFeB、或NiFe。上述固定層包括CoFe、或CoFeB。上述絕緣層包括MgO、或Al2O3。
    根據一些實施例，磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)；一頂電極(top electrode)置於上述磁性隧道接面之上；一底電極置於上述磁性隧道接面之下；以及一感應線路(induction line)置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場。
    根據一些實施例，磁阻隨機存取記憶體單元的製造方法包括：形成一底電極於一基板之上；形成一磁性隧道接面(magnetic tunnel junction，MTJ)於上述底電極之上；形成一定電極於上述磁性隧道接面之上；以及形成一感應線路置於上述磁性隧道接面的一側，其中上述感應線路係用來誘發一位於上述磁性隧道接面的垂直磁場。
    雖然本發明已詳細描述並參照其具體實施例，然可瞭解的是，以上描述係為性質上的示範與說明，其旨在說明本發明與其最佳實施例。透過常規的試驗，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種不同之更動與潤飾。因此本發明之保護範圍並不限於以上描述，當視後附之申請專利範圍所界定者為準。
    100．．．磁阻隨機存取記憶體單元
    102．．．磁性隧道接面
    104．．．頂電極
    106．．．底電極
    108．．．感應線路
    110．．．自由層
    112．．．絕緣層
    114．．．固定層
    202．．．介電層
    204．．．金屬接線
    206．．．絕緣層
    208．．．開口
    210．．．底電極層
    212．．．磁性隧道接面層
    214．．．自由層
    216．．．絕緣層
    218．．．固定層
    220．．．硬罩幕層
    221．．．側壁間隔層
    222．．．開口
    224．．．頂電極層
    226．．．硬罩幕層
    228．．．保護膜
    300．．．磁阻隨機存取記憶體單元結構
    400．．．磁阻隨機存取記憶體單元結構
    500．．．磁阻隨機存取記憶體單元結構
    502．．．磁性隧道接面
    504．．．感應線路
    B．．．誘發磁場
    D．．．感應線路與頂電極之間的距離
    第1圖係為依據本發明的一些實施例之磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)的透視圖。
    第2A至2I圖係為依據本發明的一些實施例之第1圖中的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)於各種製造階段的剖面圖。
    第3圖係為依據本發明的一些實施例之磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)結構的剖面圖。
    第4圖係為依據本發明的一些實施例之另一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)結構的剖面圖。
    第5圖係為依據本發明的一些實施例之第1圖中的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)之2x2矩陣的俯視圖。
    第6圖係為依據本發明的一些實施例之第1圖中的磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)之製造方法的流程圖。
    102．．．磁性隧道接面
    104．．．頂電極
    106．．．底電極
    108．．．感應線路
    110．．．自由層
    112．．．絕緣層
    114．．．固定層
    202．．．介電層
    204．．．金屬接線
    206．．．絕緣層
    210．．．底電極層
    221．．．側壁間隔層
    300．．．磁阻隨機存取記憶體單元結構
    D．．．感應線路與頂電極之間的距離
    权利要求:
    Claims (10)
    [1] 一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)；一頂電極(top electrode)置於該磁性隧道接面之上；一底電極置於該磁性隧道接面之下；以及一感應線路(induction line)置於該磁性隧道接面的一側，其中該感應線路係用來誘發一位於該磁性隧道接面的垂直磁場。
    [2] 如申請專利範圍第1項所述之磁阻隨機存取記憶體單元，其中該感應線路形成於與該頂電極、該底電極、或該磁性隧道接面相同之膜層。
    [3] 如申請專利範圍第1項所述之磁阻隨機存取記憶體單元，其中該磁性隧道接面包括一自由層、一固定層、以及一位於該自由層與該固定層之間的絕緣層，其中該固定層具有一固定的磁極性，以及該自由層具有一可變動的磁極性。
    [4] 如申請專利範圍第3項所述之磁阻隨機存取記憶體單元，其中該自由層包括CoFeB或NiFe，該固定層包括CoFe或CoFeB，以及該絕緣層包括MgO或Al2O3。
    [5] 如申請專利範圍第1項所述之磁阻隨機存取記憶體單元，其中該磁阻隨機存取記憶體單元為一自旋轉移力矩(spin transfer torque，STT)磁阻隨機存取記憶體單元。
    [6] 一種磁阻隨機存取記憶體單元的製造方法，包括：形成一底電極於一基板之上；形成一磁性隧道接面(magnetic tunnel junction，MTJ)於該底電極之上；形成一定電極於該磁性隧道接面之上；以及形成一感應線路置於該磁性隧道接面的一側，其中該感應線路係用來誘發一位於該磁性隧道接面的垂直磁場。
    [7] 如申請專利範圍第6項所述之磁阻隨機存取記憶體單元的製造方法，其中該感應線路形成於與該頂電極、該底電極、或該磁性隧道接面相同之膜層。
    [8] 如申請專利範圍第6項所述之磁阻隨機存取記憶體單元的製造方法，其中形成該磁性隧道接面的方法包括：形成一固定層於該底電極之上，其中該固定層具有一固定的磁極性；形成一絕緣層於該固定層之上；以及形成一自由層於該絕緣層之上，其中該自由層具有一可變動的磁極性。
    [9] 如申請專利範圍第8項所述之磁阻隨機存取記憶體單元的製造方法，其中該自由層包括CoFeB或NiFe，該固定層包括CoFe或CoFeB，以及該絕緣層包括MgO或Al2O3。
    [10] 一種磁阻隨機存取記憶體單元(magnetoresistive random access memory，MRAM)，包括：一磁性隧道接面(magnetic tunnel junction，MTJ)，包括：一自由層、一固定層、以及一位於該自由層與該固定層之間的絕緣層；一頂電極(top electrode)置於該磁性隧道接面之上；一底電極置於該磁性隧道接面之下；以及一感應線路(induction line)置於該磁性隧道接面的一側，其中該感應線路係用來誘發一位於該磁性隧道接面的垂直磁場，以及該磁性隧道接面為卵形或橢圓形。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI434406B|2014-04-11|磁阻隨機存取記憶體單元及其製造方法
    US11139429B2|2021-10-05|Magnetoresistive structure having two dielectric layers, and method of manufacturing same
    US20210280778A1|2021-09-09|Method of integration of a magnetoresistive structure
    US7688615B2|2010-03-30|Magnetic random access memory, manufacturing method and programming method thereof
    CN104425706A|2015-03-18|反转的mtj堆叠件
    CN110010757A|2019-07-12|磁阻式随机存取存储器结构及其形成方法
    US8877522B2|2014-11-04|Method of manufacturing a magnetoresistive-based device with via integration
    US9324937B1|2016-04-26|Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity
    US9917247B2|2018-03-13|Structure for thermally assisted MRAM
    US10361359B1|2019-07-23|Magnetic random access memory with reduced internal operating temperature range
    KR20170051603A|2017-05-12|막 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
    US20210367142A1|2021-11-25|Magnetic memory device
    EP3073514B1|2017-10-04|Method for protecting a top surface of a layer in a semiconductor structure
    同族专利:
    公开号 | 公开日
    TWI434406B|2014-04-11|
    KR101378566B1|2014-03-24|
    CN102881820B|2016-07-27|
    US20130015538A1|2013-01-17|
    CN102881820A|2013-01-16|
    US8450722B2|2013-05-28|
    KR20130009570A|2013-01-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI562140B|2014-01-28|2016-12-11|Qualcomm Inc|High density low power gshe-stt mram|EP1134743A3|2000-03-13|2002-04-10|Matsushita Electric Industrial Co., Ltd.|Magneto-resistive device and magneto-resistive effect type storage device|
    US7020009B2|2003-05-14|2006-03-28|Macronix International Co., Ltd.|Bistable magnetic device using soft magnetic intermediary material|
    KR100615598B1|2004-07-19|2006-08-25|삼성전자주식회사|평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들|
    TWI320929B|2006-04-18|2010-02-21|Ind Tech Res Inst|Structure and access method for magnetic memory cell structure and circuit of magnetic memory|
    EP1852873A1|2006-05-04|2007-11-07|Hitachi Ltd.|Magnetic memory device|
    JP5003109B2|2006-11-14|2012-08-15|富士通株式会社|強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ|
    KR20090005877A|2007-07-10|2009-01-14|삼성전자주식회사|자속 가이드 구조체를 갖는 자기 메모리 장치|
    JP4694543B2|2007-08-29|2011-06-08|株式会社コベルコ科研|Ａｇ基合金スパッタリングターゲット、およびその製造方法|
    KR100990143B1|2008-07-03|2010-10-29|주식회사 하이닉스반도체|자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법|
    US8416600B2|2009-11-25|2013-04-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Reverse connection MTJ cell for STT MRAM|
    US8379350B2|2010-06-30|2013-02-19|Tdk Corporation|CPP-type magnetoresistive element including spacer layer|US8570792B2|2012-01-24|2013-10-29|Taiwan Semiconductor Manufacturing Co., Ltd.|Magnetoresistive random access memory|
    US8884386B2|2012-02-02|2014-11-11|Taiwan Semiconductor Manufacturing Company, Ltd.|MRAM device and fabrication method thereof|
    KR102154026B1|2013-08-29|2020-09-09|삼성전자주식회사|자기 메모리 장치의 동작 방법|
    KR101712725B1|2015-04-09|2017-03-07|한양대학교 산학협력단|단일 MTJ를 이용한 2-input 프로그래머블 논리 소자|
    US9853210B2|2015-11-17|2017-12-26|International Business Machines Corporation|Reduced process degradation of spin torque magnetoresistive random access memory|
    KR102234786B1|2016-09-01|2021-04-01|삼성전자주식회사|디스플레이 장치|
    US11165012B2|2018-10-29|2021-11-02|Taiwan Semiconductor Manufacturing Co., Ltd.|Magnetic device and magnetic random access memory|
    US10790001B2|2019-01-04|2020-09-29|International Business Machines Corporation|Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/183,968|US8450722B2|2011-07-15|2011-07-15|Magnetoresistive random access memory and method of making the same|
    [返回顶部]