• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係揭露一微電子總成及製造方法，該微電子總成係包括一第一微電子元件(其包括一具有第一及第二相對表面之基材，一半導體裝置，及電性耦合至半導體裝置之位於第一表面的傳導墊)及一第二微電子元件(其包括一具有第一及第二相對表面之處置器，一第二半導體裝置，及電性耦合至第二半導體裝置之位於處置器第一表面的傳導墊)。第一及第二微電子元件係被積造使得第二表面面對彼此。第一微電子元件包括傳導元件，各傳導元件從其傳導墊的一者延伸，經過基材至第二表面。第二微電子元件係包括傳導元件，各傳導元件延伸於處置器第一及第二表面之間。第一微電子元件的傳導元件電性耦合至第二微電子元件的傳導元件。
    公开号:TW201304102A
    申请号:TW101118947
    申请日:2012-05-28
    公开日:2013-01-16
    发明作者:Vage Oganesian
    申请人:Optiz Inc；
    IPC主号:H01L25-00
    专利说明:
    具有應力減低互連體之3D積體微電子總成及其製造方法 發明領域
    本發明係有關半導體封裝，且更特別有關一其中將一半導體裝置封裝體安裝在另一半導體裝置封裝體上之3D積體封裝體。 發明背景
    半導體裝置趨勢係在於被封裝在更小封裝體(其保護晶片同時提供晶片外信號連接性)中之更小的積體電路(IC)裝置(亦稱為晶片)。對於相關的晶片裝置(譬如一影像感測器及其處理器)而言，一種達成尺寸減小的方式係將兩裝置形成為相同IC晶片的部份(亦即將其積造在單一積體電路裝置內)。然而，如此將造成眾多複雜的製造議題，這會不利地影響操作、成本及良率。另一種用以組合相關晶片裝置之技術係為3D IC封裝，其藉由將分離的晶片堆積在單一封裝體內或將一晶片包裝件堆積在另一晶片封裝體上來節省空間。
    3D封裝可導致增高的密度及較小的形狀因數(form factor)、較好的電性效能(因為較短的互連體長度容許具有增高的裝置速度及較低的功率消耗)、較好的異質積造(亦即積造諸如一影像感測器及其處理器等不同的功能層)、及較低的成本。
    然而，用於微電子封裝之3D積造亦面臨到挑戰，諸如3D處理基礎建設及可存續供應鏈的高成本。包括先鑽孔(Via-First)、後鑽孔(Via-Last)及中鑽孔(Via-middle)製程等用以形成貫通矽導孔(TSV)之既有3D IC封裝技術係利用先天即複雜且昂貴的半導體微影製程。結果，世上少有公司能負擔每年數十億美元計的CMOS研發費用以求跟上腳步。並且，IC封裝體之間的互連體會由於製造及安裝期間所受的應力、暨操作期間所受的熱或振動應力而失效。需要一種具互補性、合乎成本效益的TSV解決方案以能夠使用一能令影像感測器上的像素陣列區域達到最大化之分離但密切耦合的影像處理器，且能夠藉由將多重的晶片堆積及垂直互連而具有直接記憶體存取。 發明概要
    本發明係為一微電子總成，其提供一用於封裝/包封IC裝置之新穎的3D積體封裝體，並能夠3D積造諸如一影像感測器與其處理器等多重相關但不同的IC裝置。
    該微電子總成係包含第一及第二微電子元件。第一微電子元件係包括一具有第一及第二相對表面之基材，一半導體裝置，及電性耦合至半導體裝置之位於第一表面的傳導墊。第二微電子元件係包括一具有第一及第二相對表面之處置器，一第二半導體裝置，及電性耦合至第二半導體裝置之位於處置器第一表面的傳導墊。第一及第二微電子元件係被積造至彼此使得第二表面面對彼此。第一微電子元件包括傳導元件，各傳導元件從傳導墊的一者延伸且經過基材至第一微電子元件的第二表面。第二微電子元件係包括傳導元件，各傳導元件延伸於處置器的第一及第二表面之間。第一微電子元件之傳導元件的各者係電性耦合至第二微電子元件的傳導元件的至少一者。
    形成微電子總成之方法係包含提供第一及第二微電子元件。第一微電子元件係包含一具有第一及第二相對表面之基材，一半導體裝置，及電性耦合至半導體裝置之位於第一表面的傳導墊。第二微電子元件係包含一具有第一及第二相對表面之處置器，一第二半導體裝置，及電性耦合至第二半導體裝置之位於處置器第一表面的傳導墊。該方法進一步包含形成傳導元件，各傳導元件從傳導墊的一者延伸且經過基材至第一微電子元件的第二表面，形成傳導元件，各傳導元件延伸於處置器的第一及第二表面之間，及將第一及第二微電子元件積造至彼此使得第二表面面對彼此且使得第一微電子元件之傳導元件的各者電性耦合至第二微電子元件之傳導元件的至少一者。
    將經由檢閱說明書、申請專利範圍及附圖得知本發明的其他目的及特徵構造。 圖式簡單說明
    第1至10圖是一半導體封裝結構之橫剖側視圖，其依順序顯示在形成第一封裝結構中之封裝結構的處理中之步驟；第11至17圖是一半導體封裝結構之橫剖側視圖，其依順序顯示在形成第二封裝結構中之封裝結構的處理中之步驟；第18圖是被安裝至第一封裝結構之第二封裝結構的橫剖側視圖。 發明詳細描述
    本發明係為可理想用於封裝/包封IC裝置、並能夠3D積造諸如影像感測器及其處理器等多重相關的IC裝置之晶圓層級3DIC積體封裝體解決方案。3D積體封裝體的形成係描述於下文，首先是形成用於一第一IC裝置之一第一封裝體、然後是用於一第二IC封裝體之一第二封裝體，然後是積造兩封裝體以形成一用於積造兩IC裝置之微電子總成。
    第1至10圖顯示第一封裝體1的形成。第一封裝體形成製程開始係為如第1圖所示的一晶系處置器10。一非限制性範例可包括具有約600μm厚度之晶系的一處置器。一腔穴12形成於處置器中，如第2圖所示。腔穴12可利用一雷射、一電漿蝕刻製程、一噴砂製程、一機械銑製製程、或任何其他類似方法形成。較佳地，腔穴12藉由光微影術電漿蝕刻形成，其包括形成一層光阻於處置器10上，將光阻層圖案化以曝露處置器10的一選擇部分，且然後進行一電漿蝕刻製程(譬如使用一SF6電漿)以移除處置器10的經曝露部分以形成腔穴12。較佳地，腔穴延伸不超過晶系厚度的3/4，或至少在腔穴底部留下約50μm的最小厚度。電漿蝕刻可為異向性、推拔狀、等向性、或其組合。
    通孔(導孔)14隨後與腔穴12相鄰但連接地形成經過處置器10的厚度，如第3圖所示。孔14可利用一雷射、一電漿蝕刻製程、一噴砂製程、一機械銑製製程、或任何類似方法形成。較佳地，通孔14利用與形成腔穴12類似的方式藉由電漿蝕刻形成(差異在於孔14一路延伸經過晶系處置器10的厚度)。電漿矽蝕刻(譬如異向性、推拔狀、等向性、或其組合)係容許具有不同形狀的導孔輪廓。較佳地，孔14的輪廓為推拔狀，其中一較大維度係位於可供經過其形成腔穴12之表面上。較佳地，最小孔直徑為約25μm，且壁的角度相對於與可供經過其形成孔14之晶系處置器表面呈正交的方向位於5°至35°之間，俾使孔在晶系處置器10的一表面上具有比另一表面更小的橫剖面尺寸。
    通孔14隨後利用一旋塗製程、一噴灑製程、一配送製程、一電化沉積製程、一層疊製程、或任何其他的類似方法充填一順應性介電材料16，如第4圖所示。一順應性介電質係為在三正交方向皆展現順應性且可容納矽(~2.6ppm/℃)與Cu(~17ppm/℃)互連體之間的熱膨脹係數(CTE)不匹配之一種相對軟材料(譬如銲罩)。順應性介電材料16較佳係為一聚合物，諸如BCB(苯環丁烯)、銲罩、銲阻、或BT環氧樹脂。
    通孔18隨後形成經過介電材料16。可利用對於較大尺寸孔18的一CO2雷射(譬如約70μm的斑點尺寸)、或對於較小尺寸孔18(譬如小於50μm直徑)的一UV雷射(譬如在355nm波長之約20μm的斑點尺寸)來形成孔18。可使用小於140ns脈衝長度位於10及50kHz之間的雷射脈衝頻率。通孔18的側壁可隨後被金屬化(亦即塗覆有一金屬化層20)。金屬化製程較佳開始係為用於移除通孔18內部壁上髒污(由鑽過諸如環氧樹脂、聚醯亞胺、氰酸鹽酯樹脂等介電材料所造成)的任何樹脂之去污製程。該製程係涉及使樹脂髒污與γ丁內酯與水的一混合物作接觸以軟化樹脂髒污，接著以一鹼性過錳酸鹽溶液作處理以移除軟化的樹脂，並以一水性酸性中和劑作處理以中和並移除過錳酸鹽殘留物。在去污處理之後，初始傳導金屬化層20係由無電極銅鍍覆形成，接著係為一光微影術回蝕使得金屬化層在孔18的兩端以一段短距離(譬如25μm或以上)沿著介電質16延伸遠離孔18(但未遠到與晶系10產生電性接觸)。藉由來自表面粗度的一錨固效應在經鍍覆介面獲得黏著。所產生的結構顯示於第5圖。
    一介電層22隨後形成於不含通往腔穴12的開口之處置器的表面上。較佳地，利用一旋塗製程或一噴灑製程將一可光成像性介電質施加於處置器表面上來達成此作用。然後使用一光微影性製程(亦即UV曝光、選擇性材料移除)來選擇性移除通孔18上方(且因此使其曝露)之介電層22的部分及金屬化層20的水平部分。一金屬層隨後被濺鍍於介電層22上方。使用一光微影性製程(亦即阻劑層沉積、經過一罩幕的UV曝光、阻劑的選定部分之移除以曝露金屬層的選定部分、金屬蝕刻、及光阻移除)來選擇性移除金屬層的部分，而留下配置於通孔18上方且與金屬化層20電性接觸之金屬墊24。所產生的結構顯示於第6圖。雖然未圖示，金屬墊24的中心可穿設有一與通孔18對準之小孔。
    一IC晶片26被插入腔穴12內，如第7圖所示。IC晶片26係包括一積體電路(亦即半導體裝置)27。IC晶片26藉由一介電絕緣層28而與處置器10絕緣。IC晶片26的插入及絕緣層28的形成可以數種方式進行。一種方式係在裸IC晶片26插入之前(譬如藉由噴塗環氧樹脂、藉由電化沉積等)將絕緣層28形成於腔穴12的壁上。第二種方式係在被插入腔穴12內之前將絕緣層28形成於IC晶片26的背表面上。第三種方式係在晶片插入之前將絕緣層形成於腔穴壁上及IC晶片背表面上，其中兩絕緣層在晶片插入時被結合在一起，以形成絕緣層28。IC晶片26包括在其底表面上曝露之結合墊30。
    一包封絕緣層32隨後形成於結構上，其將IC晶片26包封在腔穴12內。較佳地，利用一可光成像性介電質(譬如一銲罩)形成層32。該層被預固化以部份地移除溶劑使得表面不黏。然後進行一光微影術步驟(亦即經過罩幕的UV曝光)，其後移除絕緣層32的選擇部分以曝露IC晶片結合墊30及延伸出通孔18外的金屬化層20。然後可進行後固化以增大層32的表面硬度。一金屬層隨後沉積在絕緣層32上方(譬如藉由金屬濺鍍，接著是一可光成像性阻劑層之沉積)。然後進行一光微影術步驟(亦即，經過罩幕的UV曝光以及選擇性阻劑層移除)，接著是藉由光阻移除所曝露的部分之選擇性金屬蝕刻，而留下與IC晶片結合墊30電性接觸之金屬扇出及扇入結合墊34，且留下與延伸出通孔18外的金屬化層20電性接觸之互連體結合墊36。此處亦可發生結合墊34/36的金屬鍍覆。所產生的結構顯示於第8圖(在光阻移除之後)。
    一包封絕緣層38隨後形成於絕緣層32及結合墊34/36上方，接著是一選擇性回蝕以曝露結合墊34/36。選擇性回蝕可藉由一光微影製程進行以選擇性移除結合墊34/36上方之層38的部分。BGA互連體40隨後利用一銲料合金的一絲網印刷製程、或藉由一球置放製程、或藉由一鍍覆製程而形成於結合墊34/36上方。BGA(球柵陣列)互連體係為用於與對偶導體產生物理及電性接觸之圓弧形導體，通常藉由將金屬球銲接或部份地融化在結合墊上所形成。所產生的結構顯示於第9圖。
    一金屬層隨後沉積在絕緣層22上方(譬如藉由金屬濺鍍，接著是一可光成像性阻劑層之沉積)。然後進行一光微影術步驟(亦即，經過罩幕的UV曝光以及選擇性阻劑層移除)，接著是藉由光阻移除所曝露的那些部分之選擇性金屬蝕刻，而留下與金屬墊24電性接觸之金屬扇出及扇入結合墊52。此處亦可發生結合墊52的金屬鍍覆。一絕緣層54隨後形成於絕緣層22及結合墊52上方，接著係為一選擇性回蝕以曝露結合墊52的選擇部分。選擇性回蝕可由一光微影製程進行以選擇性移除結合墊52的選擇部分上方之層54的那些部分。所產生的結構係為第10圖所示的微電子裝置(在光阻移除之後)。
    第11至17圖顯示第二封裝體的形成。第二封裝體形成製程開始係為一順應性支撐性結構，譬如一聚合物片60，如第11圖所示。一非限制性範例可包括具有約100μm厚度之一片聚合物。一孔62係形成經過聚合物片支撐結構60，如第12圖所示。孔62可利用一雷射、一電漿蝕刻製程、一噴砂製程、一機械銑製製程、或任何其他的類似方法形成。較佳地，孔62由一雷射形成。一諸如透明玻璃晶圓等透明保護性層64係附接至順應性聚合物片60，其在該處覆蓋住孔62，如第13圖所示。較佳地，保護性層64至少為100μm厚。
    順應性片及保護性層60/64隨後附接至一第二IC晶片66，如第14圖所示。在第14圖的示範性實施例中，IC晶片66係為一影像感測器，其包括一基材68、一陣列的像素感測器70、像素感測器70上方之一色濾器及微透鏡陣列72、及被電性耦合至像素感測器70以從像素感測器供應輸出電信號之結合墊74。可在基材/覆蓋件60/64附接之後進行矽基材68的一選用性薄化，較佳留下具有至少50μm厚度之基材68。
    以類似於上文對於經過處置器10所形成的電性互連描述之方式，在矽68中形成電性互連。確切來說，孔76形成於基材68的底表面內，直到其抵達且曝露結合墊74為止，如第15圖所示。孔76可利用一雷射、一電漿蝕刻製程、一噴砂製程、一機械銑製製程、或任何類似方法形成。較佳地，孔76藉由電漿蝕刻(譬如異向性、推拔狀、等向性、或其組合)形成，其容許具有不同形狀的孔輪廓。較佳地，孔76的輪廓為推拔狀，其中一較大維度係位於可供經過其製作孔76之表面上，且一較小維度位於結合墊74上。較佳地，結合墊74的最小孔直徑為約10μm，且壁的角度相對於與可供經過其形成孔76之矽68表面呈正交的方向位於5°至35°之間。
    利用一旋塗製程、一噴灑製程、一配送製程、一電化沉積製程、一層疊製程、或任何其他的類似方法形成一層的順應性介電材料78，該層順應性介電材料78係覆蓋住基材68的底表面且充填孔76，如第16圖所示。順應性介電材料78較佳係為一聚合物，諸如BCB(苯環丁烯)、銲罩、銲阻、BT環氧樹脂或環氧樹脂丙烯酸酯。孔80隨後形成經過介電材料78，如第16圖所示。可利用對於較大尺寸孔80的一CO2雷射(譬如約70μm的斑點尺寸)、或對於較小尺寸孔80(譬如小於50μm直徑)的一UV雷射(譬如在355nm波長之約20μm的斑點尺寸)來形成孔80。可使用小於140ns脈衝長度位於10及50kHz之間的雷射脈衝頻率。孔80的側壁隨後被金屬化(亦即塗覆有一金屬化層82)，與結合墊74產生電性接觸。金屬化製程較佳開始係為用於移除孔80內部壁上髒污(由鑽過諸如環氧樹脂、聚醯亞胺、氰酸鹽酯樹脂等介電材料所造成)的任何樹脂之去污製程。該製程係涉及使樹脂髒污與γ丁內酯與水的一混合物作接觸以軟化樹脂髒污，接著以一鹼性過錳酸鹽溶液作處理以移除軟化的樹脂，並以一水性酸性中和劑作處理以中和並移除過錳酸鹽殘留物。在去污處理之後，初始傳導金屬化層82係由無電極銅鍍覆形成，接著係為一光微影術回蝕使得金屬化層以一段短距離沿著介電質78延伸遠離孔80。藉由來自表面粗度的一錨固效應在經鍍覆介面獲得黏著。所產生的結構顯示於第16圖。
    一金屬層隨後形成在絕緣層78上方(譬如藉由金屬濺鍍，接著是一可光成像性阻劑層之沉積)。然後進行一光微影術步驟(亦即，經過罩幕的UV曝光以及選擇性阻劑層移除)，接著是藉由光阻移除所曝露的那些部分之選擇性金屬蝕刻，而留下與從孔80延伸的金屬化層82電性接觸之金屬結合墊84。此處亦可發生結合墊84的金屬鍍覆。一絕緣層86隨後形成於絕緣層78及結合墊84上方，接著是一選擇性回蝕以曝露結合墊84。選擇性回蝕可藉由一光微影製程進行以選擇性移除結合墊84上方之層86的那些部分。BGA互連體88隨後利用一銲料合金的一絲網印刷製程、或藉由一球置放製程、或藉由一鍍覆製程而形成於結合墊84上。BGA(球柵陣列)互連體係為用於與對偶導體產生物理及電性接觸之圓弧形導體，通常藉由將金屬球銲接或部份地融化在結合墊上所形成。所產生的結構是第17圖所示的微電子裝置。
    第二封裝體2隨後積造(亦即機械性附接或安裝)至第一封裝體1，如第18圖所示，其中第二封裝體2的BGA互連體88係與第一封裝體1的結合墊52接觸且產生電性連接。可利用習見的揀放或晶粒附接設備進行積造。較佳地，這係在一加熱環境中進行，故BGA互連體88係結合於封裝體1及2(且在其間產生一穩固電性連接)。所產生的結構是附接在一起的一對微電子裝置，在其背離彼此的各別表面(面向外的表面)上具有結合墊。微電子裝置的一者之結合墊係(經由延伸經過第一微電子裝置之電性傳導元件以及延伸經過第二微電子裝置之電性傳導元件)耦合至另一微電子裝置的面向外表面上之結合墊，故另一微電子裝置的該面向外表面上之結合墊係提供來自兩微電子裝置的信號。
    上述及圖示的IC封裝技術及其製造方法具有數項優點。第一，以矽為基礎的IC晶片26被容置在處置器10內，其提供IC晶片26的機械性及環境性保護。第二，利用一用於將IC晶片26固接在處置器10內的順應性介電材料28係降低了會負面影響兩者之熱及機械應力。第三，利用一具有用於封裝IC晶片26的扇出及扇入墊(其可在插入封裝件10之前被分離地測試及驗證)之處置器結構係增強了可靠度與良率。第四，用於兩晶片的電性連接係設置於處置器10的一共同表面上，以供有效率的信號耦合及連接。第五，利用用於層32的一晶圓層級介電疊層係提供橫越一很寬頻率範圍的很低阻抗。此阻抗可比既有的噴灑及旋塗介電質更低達到一個數量級或以上。這些超薄介電疊層亦提供將功率及接地平面上的雜訊予以減振之優點，並對於達成未來高速數位設計中的可接受電性效能而言很重要。
    經過孔18形成之貫通聚合物互連體亦具有數項優點。第一，這些互連體係為傳導元件，其從封裝體2可靠地重新繞佈電信號、經過處置器結構10、來到含有用於IC晶片26的電接觸部之處置器結構10的同側。第二，藉由將通孔14的壁形成有一傾斜，其降低了可由於90度角所導致之晶系上潛在具損害性的誘發應力。第三，孔14的傾斜狀側壁亦代表不具有會導致介電材料16形成間隙之負角區域。第四，藉由先形成絕緣材料16、然後在其上形成金屬化層20，可避免金屬擴散至處置器10的晶系結構內。第五，利用一鍍覆製程形成金屬層20係優於諸如濺鍍沉積等其他金屬化技術，原因在於鍍覆製程較不易損害絕緣材料16。第六，利用一順應性絕緣材料16來形成孔18的側壁係較為可靠。最後，利用雷射鑽製經過聚合物、去污、及金屬鍍覆來生成貫通聚合物互連體係比利用半導體濺鍍及金屬沉積工具更為便宜。
    經過孔80形成的貫通聚合物互連體係提供與上述經過孔18形成者相同之優點(亦即，自結合墊74繞佈電信號、經過基材68、以經由結合墊84電性耦合至結合墊52之傳導元件)。此外，在已知使用順應性材料16及78下，經過孔18及80形成的貫通聚合物互連體係吸收原本會損害周遭結構之應力。藉由使孔80中的互連體終止於結合墊74、藉由在結合墊80上設有一順應性基材、且藉由對於絕緣層86使用一順應性材料，來吸收額外的應力。
    上述封裝組態係可理想使用於並IC晶片66身為影像感測器且IC晶片26身為用於處理來自影像感測器的信號之處理器並就此脈絡作描述(但不在此限)。影像感測器是一互補性金屬氧化物半導體(CMOS)裝置，其包括一含有一陣列的像素感測器之積體電路，各像素含有一光偵測器且較佳含有其自身的主動放大器。各像素感測器將光能轉換成一電壓信號。晶片上可包括有額外電路以將電壓轉換成數位資料。影像處理晶片係包含硬體處理器及軟體演算法的一組合。影像處理器從個別像素感測器收集亮度及色度資訊並利用其運算/內插對於各像素的正確色彩及明度值。影像處理器評估一給定像素的色彩及明度資料，將其與來自鄰近像素的資料作比較且然後利用一去馬賽克演算法從不完全的色彩樣本重新建構一全色彩影像，並產生對於該像素的一適當明度值。影像處理器亦存取整體圖像並矯正銳利度且降低影像的雜訊。
    影像感測器的演進係導致影像感測器中益加更高的像素數，以及諸如自動聚焦、紅眼消除、臉部追蹤等額外的攝影機功能，其需要可以更高速運作之更強力的影像感測器處理器。攝影者不想在可繼續進行拍攝之前等待攝影機的影像處理器完成其工作-其甚至不想注意到攝影機內部正在進行一些處理。因此，影像感測器必須被最適化以在相同或甚至更短時間期間中應付更多的資料。
    請瞭解本發明不限於上述及顯示的實施例，而是涵蓋落在申請專利範圍的範疇內之任一及全部變異。譬如，本文對於本發明的指涉並無意限制任一申請專利範圍或申請專利範圍條件的範疇，而是僅指涉可被申請專利範圍的一或多者所涵蓋的一或多個特徵構造。上述材料、製程及數值範例僅為範例，且不應視為限制申請專利範圍。並且，如同申請專利範圍及說明書所得知，不需以所顯示或主張的確切次序進行全部的方法步驟，而是以可容許妥當形成本發明的IC封裝之任何次序分離地或同時地進行即可。單層的材料可形成為多層的如是或類似材料，且反之亦然。雖然就IC晶片26身為一影像感測器處理器且IC晶片66身為一影像感測器之脈絡來揭露創新的封裝組態，本發明不限於這些IC晶片。
    應注意如本文的“上方”及“上”用語皆包含性包括“直接位於~上”(不具有配置其間之中間材料、元件或空間)以及“間接位於~上”(具有配置其間之中間材料、元件或空間)。同理，“相鄰”用語係包括“直接相鄰”(不具有配置其間之中間材料、元件或空間)以及“間接相鄰”(具有配置其間之中間材料、元件或空間)，“安裝至”係包括“直接安裝至”(不具有配置其間之中間材料、元件或空間)以及“間接安裝至”(具有配置其間之中間材料、元件或空間)，且“電性耦合”係包括“直接電性耦合至”(不具有用於將元件電性連接在一起之位於其間的中間材料或元件)以及“間接電性耦合至”(具有用於將元件電性連接在一起之位於其間的中間材料或元件)。譬如，形成一元件“於一基材上方”可包括直接形成該元件於基材上方而其間不具有中間材料/元件、以及間接形成該元件於基材上方而其間具有一或多個中間材料/元件。
    1‧‧‧第一封裝體
    2‧‧‧第二封裝體
    10‧‧‧晶系處置器
    12‧‧‧腔穴
    14‧‧‧通孔(導孔)
    16,78‧‧‧順應性介電材料
    18‧‧‧較大尺寸孔
    20,82‧‧‧金屬化層
    22‧‧‧介電層
    24‧‧‧金屬墊
    26‧‧‧IC晶片
    27‧‧‧積體電路(半導體裝置)
    28‧‧‧介電絕緣層
    30,74,84‧‧‧結合墊
    32,38‧‧‧包封絕緣層
    34,52‧‧‧金屬扇出及扇入結合墊
    36‧‧‧互連體結合墊
    40,88‧‧‧BGA互連體
    54,86‧‧‧絕緣層
    60‧‧‧聚合物片
    62,76,80‧‧‧孔
    64‧‧‧透明保護性層
    66‧‧‧第二IC晶片
    68‧‧‧基材
    70‧‧‧像素感測器
    72‧‧‧色濾器及微透鏡陣列
    第1至10圖是一半導體封裝結構之橫剖側視圖，其依順序顯示在形成第一封裝結構中之封裝結構的處理中之步驟；第11至17圖是一半導體封裝結構之橫剖側視圖，其依順序顯示在形成第二封裝結構中之封裝結構的處理中之步驟；第18圖是被安裝至第一封裝結構之第二封裝結構的橫剖側視圖。
    1‧‧‧第一封裝體
    10‧‧‧晶系處置器
    16‧‧‧順應性介電材料
    18‧‧‧較大尺寸孔
    20‧‧‧金屬化層
    22‧‧‧介電層
    24‧‧‧金屬墊
    26‧‧‧IC晶片
    27‧‧‧積體電路(半導體裝置)
    28‧‧‧介電絕緣層
    30‧‧‧結合墊
    32,38‧‧‧包封絕緣層
    34,52‧‧‧金屬扇出及扇入結合墊
    36‧‧‧互連體結合墊
    40‧‧‧BGA互連體
    54‧‧‧絕緣層
    权利要求:
    Claims (30)
    [1] 一種微電子總成，包含：一第一微電子元件，其包含：一基材，其具有第一及第二相對表面，一半導體裝置，及位於該第一表面的傳導墊，其電性耦合至該半導體裝置；一第二微電子元件，其包含：一處置器，其具有第一及第二相對表面，一第二半導體裝置，及位於該處置器第一表面的傳導墊，其電性耦合至該第二半導體裝置；該第一及第二微電子元件係被積造至彼此使得該等第二表面面對彼此；該第一微電子元件包括傳導元件，各該傳導元件從該等傳導墊的一者延伸且經過該基材至該第一微電子元件的第二表面；該第二微電子元件係包括傳導元件，各該傳導元件延伸於該處置器的第一及第二表面之間；及該第一微電子元件之傳導元件的各者係電性耦合至該第二微電子元件之傳導元件的至少一者。
    [2] 如申請專利範圍第1項之微電子總成，其中該第一微電子元件的半導體裝置形成於該基材上。
    [3] 如申請專利範圍第1項之微電子總成，其中該第一微電子元件之傳導元件的各者係包含：一形成於該基材中之孔，其具有從該基材的第二表面延伸至該第一微電子元件的傳導墊的一者之一側壁；一順應性介電材料，其沿著該側壁配置；及一傳導材料，其沿著該順應性介電材料配置且延伸於該基材的第二表面與該第一微電子元件的一傳導墊之間。
    [4] 如申請專利範圍第3項之微電子總成，其中該順應性介電材料包括一聚合物。
    [5] 如申請專利範圍第3項之微電子總成，其中對於該第一微電子元件之傳導元件的各者，該孔係為推拔狀使得該孔在該一傳導墊比起在該基材的第二表面具有一更小的橫剖面維度。
    [6] 如申請專利範圍第3項之微電子總成，其中對於該第一微電子元件之傳導元件的各者，該側壁係延伸於相對於與該基材的第一及第二表面正交的一方向呈5°至35°之間的一方向。
    [7] 如申請專利範圍第1項之微電子總成，其中該第二微電子元件進一步包含：一形成於該處置器中之腔穴，其中該第二微電子元件的半導體裝置配置於該腔穴中。
    [8] 如申請專利範圍第1項之微電子總成，其中該第二微電子元件的半導體裝置係形成在一配置於該腔穴中的基材上。
    [9] 如申請專利範圍第1項之微電子總成，其中該第二微電子元件之傳導元件的各者係包含：一形成於該處置器中之孔，其具有延伸於該處置器的第一及第二表面之間的一側壁；一順應性介電材料，其沿著該側壁配置；及一傳導材料，其沿著該順應性介電材料配置且延伸於該處置器的第一及第二表面之間。
    [10] 如申請專利範圍第9項之微電子總成，其中該順應性介電材料包括一聚合物。
    [11] 如申請專利範圍第9項之微電子總成，其中對於該第二微電子元件之傳導元件的各者，該孔係為推拔狀使得該孔在該第二表面比起在該處置器的第一表面具有一更小的橫剖面維度。
    [12] 如申請專利範圍第9項之微電子總成，其中對於該第二微電子元件之傳導元件的各者，該側壁係延伸於相對於與該處置器的第一及第二表面正交的一方向呈5°至35°之間的一方向。
    [13] 如申請專利範圍第1項之微電子總成，其中該第一微電子總成的半導體裝置係為一影像感測器且該第二微電子總成的半導體裝置係為一用於處理來自該影像感測器的信號之處理器。
    [14] 如申請專利範圍第13項之微電子總成，其中該影像感測器係包含一陣列的像素感測器，該陣列的像素感測器各包括一用於將光能轉換成一電壓信號之光偵測器，且其中該處理器係組構為接收該等電壓信號並對於來自該等像素感測器之該等電壓信號的各者運算或內插色彩及明度值。
    [15] 如申請專利範圍第1項之微電子總成，其中該第一及第二微電子元件的積造係包含複數個BGA互連體，該等複數個BGA互連體係各電性耦合於該等第一微電子元件之傳導墊的一者與該等第二微電子元件之傳導墊的一者之間。
    [16] 一種形成一微電子總成之方法，包含下列步驟：提供一第一微電子元件，其包含：一基材，其具有第一及第二相對表面，一半導體裝置，及位於該第一表面的傳導墊，其電性耦合至該半導體裝置；提供一第二微電子元件，其包含：一處置器，其具有第一及第二相對表面，一第二半導體裝置，及位於該處置器第一表面的傳導墊，其電性耦合至該第二半導體裝置；形成傳導元件，各該傳導元件從該等傳導墊的一者延伸且經過該基材至該第一微電子元件的第二表面；形成傳導元件，各該傳導元件延伸於該處置器的第一及第二表面之間；將該第一及第二微電子元件積造至彼此使得該等第二表面面對彼此且使得該第一微電子元件之傳導元件的各者電性耦合至該第二微電子元件之傳導元件的至少一者。
    [17] 如申請專利範圍第16項之方法，其中該第一微電子元件的半導體裝置形成於該基材上。
    [18] 如申請專利範圍第16項之方法，其中形成該第一微電子元件之傳導元件的各者之步驟係包含：形成一孔於該基材中，其具有從該基材的第二表面延伸至該第一微電子元件的傳導墊的一者之一側壁；形成一沿著該側壁配置之順應性介電材料；及形成一傳導材料，其沿著該順應性介電材料配置且延伸於該基材的第二表面與該第一微電子元件的一傳導墊之間。
    [19] 如申請專利範圍第18項之方法，其中該順應性介電材料包括一聚合物。
    [20] 如申請專利範圍第18項之方法，其中對於該第一微電子元件之傳導元件的各者，該孔係為推拔狀使得該孔在該一傳導墊比起在該基材的第二表面具有一更小的橫剖面維度。
    [21] 如申請專利範圍第18項之方法，其中對於該第一微電子元件之傳導元件的各者，該側壁係延伸於相對於與該基材的第一及第二表面正交的一方向呈5°至35°之間的一方向。
    [22] 如申請專利範圍第16項之方法，進一步包含下列步驟：形成一腔穴於該處置器中；及將該第二微電子元件的半導體裝置配置於該腔穴中。
    [23] 如申請專利範圍第16項之方法，其中該第二微電子元件的半導體裝置係形成在一配置於該腔穴中的基材上。
    [24] 如申請專利範圍第16項之方法，其中形成該第二微電子元件之傳導元件的各者之步驟係包含：形成一孔於該處置器中，其具有延伸於該處置器的第一及第二表面之間的一側壁；形成一沿著該側壁配置之順應性介電材料；及形成一傳導材料，其沿著該順應性介電材料配置且延伸於該處置器的第一及第二表面之間。
    [25] 如申請專利範圍第24項之方法，其中該順應性介電材料包括一聚合物。
    [26] 如申請專利範圍第24項之方法，其中對於該第二微電子元件之傳導元件的各者，該孔係為推拔狀使得該孔在該第二表面比起在該處置器的第一表面具有一更小的橫剖面維度。
    [27] 如申請專利範圍第24項之方法，其中對於該第二微電子元件之傳導元件的各者，該側壁係延伸於相對於與該處置器的第一及第二表面正交的一方向呈5°至35°之間的一方向。
    [28] 如申請專利範圍第16項之方法，其中該第一微電子總成的半導體裝置係為一影像感測器且該第二微電子總成的半導體裝置係為一用於處理來自該影像感測器的信號之處理器。
    [29] 如申請專利範圍第28項之方法，其中該影像感測器係包含一陣列的像素感測器，該陣列的像素感測器各包括一用於將光能轉換成一電壓信號之光偵測器，且其中該處理器係組構為接收該等電壓信號並對於來自該等像素感測器之該等電壓信號的各者運算或內插色彩及明度值。
    [30] 如申請專利範圍第16項之方法，其中該積造步驟係包含：形成複數個BGA互連體，該等複數個BGA互連體係各電性耦合於該等第一微電子元件之傳導墊的一者與該等第二微電子元件之傳導墊的一者之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI545710B|2016-08-11|具有應力減低互連體之３ｄ積體微電子總成及其製造方法
    TWI475649B|2015-03-01|用於積體電路裝置之３ｄ積體微電子總成及其製造方法（一）
    KR101409664B1|2014-06-18|후방 조명 이미지 센서를 위한 저 스트레스 캐비티 패키지와 그 제조 방법
    US9373653B2|2016-06-21|Stepped package for image sensor
    TWI533413B|2016-05-11|用於積體電路裝置之３ｄ積體微電子總成及其製造方法（二）
    US9520322B2|2016-12-13|Semiconductor device and method for manufacturing same
    KR20150137970A|2015-12-09|반도체 디바이스 및 반도체 디바이스 제조 방법
    TW202006923A|2020-02-01|半導體封裝及其製造方法
    US20200395308A1|2020-12-17|Semiconductor Package and Methods of Forming the Same
    同族专利:
    公开号 | 公开日
    TWI545710B|2016-08-11|
    KR20120137255A|2012-12-20|
    US9230947B2|2016-01-05|
    US20140004647A1|2014-01-02|
    CN102820274A|2012-12-12|
    US8552518B2|2013-10-08|
    US20120313209A1|2012-12-13|
    CN102820274B|2015-10-28|
    KR101360697B1|2014-02-07|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI574365B|2015-02-12|2017-03-11|台灣積體電路製造股份有限公司|積體電路結構及其製造方法|IL123207D0|1998-02-06|1998-09-24|Shellcase Ltd|Integrated circuit device|
    JP2001007468A|1999-06-24|2001-01-12|Nec Kansai Ltd|配線基板，多層配線基板およびその製造方法|
    IL133453D0|1999-12-10|2001-04-30|Shellcase Ltd|Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby|
    US7033664B2|2002-10-22|2006-04-25|Tessera Technologies Hungary Kft|Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby|
    SG114585A1|2002-11-22|2005-09-28|Micron Technology Inc|Packaged microelectronic component assemblies|
    US7030481B2|2002-12-09|2006-04-18|Internation Business Machines Corporation|High density chip carrier with integrated passive devices|
    US6972480B2|2003-06-16|2005-12-06|Shellcase Ltd.|Methods and apparatus for packaging integrated circuit devices|
    US7145226B2|2003-06-30|2006-12-05|Intel Corporation|Scalable microelectronic package using conductive risers|
    WO2005004195A2|2003-07-03|2005-01-13|Shellcase Ltd.|Method and apparatus for packaging integrated circuit devices|
    US7335972B2|2003-11-13|2008-02-26|Sandia Corporation|Heterogeneously integrated microsystem-on-a-chip|
    US7294897B2|2004-06-29|2007-11-13|Micron Technology, Inc.|Packaged microelectronic imagers and methods of packaging microelectronic imagers|
    US7394148B2|2005-06-20|2008-07-01|Stats Chippac Ltd.|Module having stacked chip scale semiconductor packages|
    US7498240B2|2005-08-31|2009-03-03|Micron Technology, Inc.|Microfeature workpieces, carriers, and associated methods|
    JP4512545B2|2005-10-27|2010-07-28|パナソニック株式会社|積層型半導体モジュール|
    US7936062B2|2006-01-23|2011-05-03|Tessera Technologies Ireland Limited|Wafer level chip packaging|
    US20070190747A1|2006-01-23|2007-08-16|Tessera Technologies Hungary Kft.|Wafer level packaging to lidded chips|
    US8513789B2|2006-10-10|2013-08-20|Tessera, Inc.|Edge connect wafer level stacking with leads extending along edges|
    US7901989B2|2006-10-10|2011-03-08|Tessera, Inc.|Reconstituted wafer level stacking|
    US7829438B2|2006-10-10|2010-11-09|Tessera, Inc.|Edge connect wafer level stacking|
    US7807508B2|2006-10-31|2010-10-05|Tessera Technologies Hungary Kft.|Wafer-level fabrication of lidded chips with electrodeposited dielectric coating|
    US7935568B2|2006-10-31|2011-05-03|Tessera Technologies Ireland Limited|Wafer-level fabrication of lidded chips with electrodeposited dielectric coating|
    US7791199B2|2006-11-22|2010-09-07|Tessera, Inc.|Packaged semiconductor chips|
    US8569876B2|2006-11-22|2013-10-29|Tessera, Inc.|Packaged semiconductor chips with array|
    US7749886B2|2006-12-20|2010-07-06|Tessera, Inc.|Microelectronic assemblies having compliancy and methods therefor|
    US7538413B2|2006-12-28|2009-05-26|Micron Technology, Inc.|Semiconductor components having through interconnects|
    US20080173792A1|2007-01-23|2008-07-24|Advanced Chip Engineering Technology Inc.|Image sensor module and the method of the same|
    US7446303B2|2007-01-31|2008-11-04|Avago Technologies Ecbu Ip Pte. Ltd|Ambient light sensing using a color sensor|
    EP2575166A3|2007-03-05|2014-04-09|Invensas Corporation|Chips having rear contacts connected by through vias to front contacts|
    KR101572600B1|2007-10-10|2015-11-27|테세라, 인코포레이티드|다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리|
    US20100053407A1|2008-02-26|2010-03-04|Tessera, Inc.|Wafer level compliant packages for rear-face illuminated solid state image sensors|
    US20090212381A1|2008-02-26|2009-08-27|Tessera, Inc.|Wafer level packages for rear-face illuminated solid state image sensors|
    US8253230B2|2008-05-15|2012-08-28|Micron Technology, Inc.|Disabling electrical connections using pass-through 3D interconnects and associated systems and methods|
    JP2010021219A|2008-07-09|2010-01-28|Nec Schott Components Corp|パッケージングデバイス装置およびパッケージ用ベース部材|
    TWI460844B|2009-04-06|2014-11-11|King Dragon Internat Inc|具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法|
    KR20100046760A|2008-10-28|2010-05-07|삼성전자주식회사|반도체 패키지|
    KR101461630B1|2008-11-06|2014-11-20|삼성전자주식회사|실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법|
    US20110024899A1|2009-07-28|2011-02-03|Kenji Masumoto|Substrate structure for cavity package|
    JP2011040602A|2009-08-12|2011-02-24|Renesas Electronics Corp|電子装置およびその製造方法|
    US8399987B2|2009-12-04|2013-03-19|Samsung Electronics Co., Ltd.|Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers|
    US8519537B2|2010-02-26|2013-08-27|Taiwan Semiconductor Manufacturing Company, Ltd.|3D semiconductor package interposer with die cavity|
    KR101710178B1|2010-06-29|2017-02-24|삼성전자 주식회사|임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지|
    US8847376B2|2010-07-23|2014-09-30|Tessera, Inc.|Microelectronic elements with post-assembly planarization|
    US9640437B2|2010-07-23|2017-05-02|Tessera, Inc.|Methods of forming semiconductor elements using micro-abrasive particle stream|
    US8791575B2|2010-07-23|2014-07-29|Tessera, Inc.|Microelectronic elements having metallic pads overlying vias|
    US8697569B2|2010-07-23|2014-04-15|Tessera, Inc.|Non-lithographic formation of three-dimensional conductive elements|
    US8796135B2|2010-07-23|2014-08-05|Tessera, Inc.|Microelectronic elements with rear contacts connected with via first or via middle structures|
    US8598695B2|2010-07-23|2013-12-03|Tessera, Inc.|Active chip on carrier or laminated chip having microelectronic element embedded therein|
    US8685793B2|2010-09-16|2014-04-01|Tessera, Inc.|Chip assembly having via interconnects joined by plating|
    US8686565B2|2010-09-16|2014-04-01|Tessera, Inc.|Stacked chip assembly having vertical vias|
    US8610259B2|2010-09-17|2013-12-17|Tessera, Inc.|Multi-function and shielded 3D interconnects|
    US8847380B2|2010-09-17|2014-09-30|Tessera, Inc.|Staged via formation from both sides of chip|
    US8351221B2|2011-01-14|2013-01-08|Rf Micro Devices, Inc.|Stacked shield compartments for electronic components|
    US20120194719A1|2011-02-01|2012-08-02|Scott Churchwell|Image sensor units with stacked image sensors and image processors|US8970044B2|2011-06-23|2015-03-03|Stats Chippac Ltd.|Integrated circuit packaging system with vertical interconnects and method of manufacture thereof|
    US8604576B2|2011-07-19|2013-12-10|Opitz, Inc.|Low stress cavity package for back side illuminated image sensor, and method of making same|
    US9064977B2|2012-08-22|2015-06-23|Freescale Semiconductor Inc.|Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof|
    US9190390B2|2012-08-22|2015-11-17|Freescale Semiconductor Inc.|Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof|
    EP2731129A1|2012-11-07|2014-05-14|ams AG|Molded semiconductor sensor device and method of producing the same at a wafer-level|
    KR20140065282A|2012-11-21|2014-05-29|삼성전자주식회사|Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지|
    CN104051489B|2013-03-12|2017-09-08|奥普蒂兹公司|小轮廓图像传感器|
    US9299670B2|2013-03-14|2016-03-29|Freescale Semiconductor, Inc.|Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof|
    US9524950B2|2013-05-31|2016-12-20|Freescale Semiconductor, Inc.|Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof|
    US9496247B2|2013-08-26|2016-11-15|Optiz, Inc.|Integrated camera module and method of making same|
    US9461190B2|2013-09-24|2016-10-04|Optiz, Inc.|Low profile sensor package with cooling feature and method of making same|
    US9496297B2|2013-12-05|2016-11-15|Optiz, Inc.|Sensor package with cooling feature and method of making same|
    US9305911B2|2013-12-05|2016-04-05|Freescale Semiconductor, Inc.|Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication|
    US9263420B2|2013-12-05|2016-02-16|Freescale Semiconductor, Inc.|Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication|
    US9667900B2|2013-12-09|2017-05-30|Optiz, Inc.|Three dimensional system-on-chip image sensor package|
    WO2015129061A1|2014-02-27|2015-09-03|京セラ株式会社|圧電アクチュエータおよびこれを備えた圧電振動装置、携帯端末、音響発生器、音響発生装置、電子機器|
    US9666730B2|2014-08-18|2017-05-30|Optiz, Inc.|Wire bond sensor package|
    US10388607B2|2014-12-17|2019-08-20|Nxp Usa, Inc.|Microelectronic devices with multi-layer package surface conductors and methods of their fabrication|
    US9543347B2|2015-02-24|2017-01-10|Optiz, Inc.|Stress released image sensor package structure and method|
    US10090241B2|2015-05-29|2018-10-02|Taiwan Semiconductor Manufacturing Co., Ltd.|Device, package structure and method of forming the same|
    EP3267484B1|2016-07-04|2021-09-01|ams International AG|Sensor chip stack and method of producing a sensor chip stack|
    US9996725B2|2016-11-03|2018-06-12|Optiz, Inc.|Under screen sensor assembly|
    US10103191B2|2017-01-16|2018-10-16|Semiconductor Components Industries, Llc|Semiconductor die and method of packaging multi-die with image sensor|
    US10644046B2|2017-04-07|2020-05-05|Samsung Electronics Co., Ltd.|Fan-out sensor package and optical fingerprint sensor module including the same|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/157,202|US8552518B2|2011-06-09|2011-06-09|3D integrated microelectronic assembly with stress reducing interconnects|
    [返回顶部]