台湾专利TW201304100A 使用導電粒子之低應力矽穿孔設計

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明揭示一種組件，該組件可包括：一基板，該基板具有一第一表面及遠離該第一表面之一第二表面；一開口，該開口在該第一表面與該第二表面之間沿一方向延伸；及一導電通孔，該導電通孔在該開口內延伸。該基板可具有小於10 ppm/℃之一熱膨脹係數(CTE)。該導電通孔可包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一區實質上由不同於該第一金屬之一第二金屬之一層所覆蓋。該等基礎粒子可冶金結合在一起且該等粒子之該等第二金屬層可至少部分地擴散至該等第一區中。該導電通孔可包括散佈於該等經結合基礎粒子之間的孔隙。該等孔隙可佔據該導電通孔之一體積的10%或以上。
公开号:TW201304100A
申请号:TW101120858
申请日:2012-06-08
公开日:2013-01-16
发明作者:Charles G Woychik；Kishor DESAI；Ilyas Mohammed；Terrence Caskey
申请人:Tessera Inc；
IPC主号:H05K3-00

专利说明:
使用導電粒子之低應力矽穿孔設計
本發明係關於微電子裝置之封裝，且尤其係關於半導體裝置之封裝。
微電子元件通常包括通常稱作一晶粒或一半導體晶片之一半導體材料(諸如矽或砷化鎵)之一薄板。通常將半導體晶片提供作為個別經預封裝單元。在某些單元設計中，將半導體晶片安裝至一基板或晶片載體，又將該基板或晶片載體安裝於一電路面板(諸如一印刷電路板)上。
主動電路係製作於半導體晶片之一第一面(例如，一前表面)中。為促進至主動電路的電連接，晶片在同一面上具備接合墊。接合墊通常在晶粒之邊緣周圍或對於諸多記憶體裝置而言在晶粒中心處放置成一規則陣列。接合墊通常係由大約0.5 μm厚之一導電金屬(諸如銅或鋁)製成。接合墊可包含一單個金屬層或多個金屬層。接合墊之大小將隨裝置類型而變化但通常將在一側上量測為數十至數百微米。
使用矽穿孔(TSV)來連接接合墊與半導體晶片之與該第一面相對之一第二面(例如，一後表面)。一習用通孔包含穿透半導體晶片之一孔及自該第一面延伸穿過該孔至該第二面之一導電材料。接合墊可電連接至通孔以允許接合墊與半導體晶片之該第二面上之導電元件之間的通信。
習用TSV孔可減小可用以含納主動電路之該第一面之部分。可用於主動電路之該第一面上之可用空間之此一減小可增加生產每一半導體晶片所需之矽量，藉此潛在地增加每一晶片之成本。
習用通孔可因通孔內部之一非最佳應力分佈及(例如)一半導體晶片與該晶片接合至的結構之間的熱膨脹係數(CTE)之一不匹配而具有可靠性挑戰。舉例而言，當一半導體晶片內之導電通孔係由一相對薄且硬的介電材料絕緣時，通孔內可存在大量應力。另外，當半導體晶片接合至一聚合基板之導電元件時，晶片與基板之較高CTE結構之間的電連接將因CTE不匹配而處於應力下。
大小在任何晶片實體配置中皆係一重要考量。對於更緊湊實體晶片配置的需求已隨著可攜式電子裝置之迅速發展而變得甚至更加強烈。僅以舉例方式，通常稱作「智慧型電話」之裝置將一蜂巢式電話之功能與強大的資料處理器、記憶體及輔助裝置(諸如全球定位系統接收器、電子攝影機及局域網路連接)以及高解析度顯示器及相關聯影像處理晶片整合在一起。此等裝置可將諸如全網際網路連接性、包含全解析度視訊之娛樂、導航、電子銀行業務等等能力全部提供於一袖珍型裝置中。複雜的可攜式裝置需要將眾多晶片封裝至一小的空間中。此外，該等晶片中之某些晶片具有通常稱作「I/O」之諸多輸入及輸出連接。此等I/O須與其他晶片之I/O互連。該等互連件應較短且應具有低阻抗以使信號傳播延遲最小化。形成該等互連件之組件不應大大增加總成之大小。類似需要出現於其他應用中，如(例如)資料伺服器，諸如用於網際網路搜索引擎中之彼等資料伺服器。舉例而言，在複雜晶片之間提供眾多短的低阻抗互連件之結構可增加搜索引擎之頻寬並減小其電力消耗。
雖然在半導體通孔形成及互連方面已取得進步，但仍需要改良以使半導體晶片之大小最小化，同時增強電互連可靠性。本發明之此等屬性可藉由如下文中所闡述之微電子封裝之構造達成。
根據本發明之一態樣，一組件可包括：一基板，該基板具有一第一表面及遠離該第一表面之一第二表面；一開口，該開口沿該第一表面與該第二表面之間的一方向延伸；及一導電通孔，該導電通孔在該開口內延伸。該基板可具有小於10 ppm/℃之一CTE。該導電通孔可包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一區實質上由不同於該第一金屬之一第二金屬之一層所覆蓋。該等基礎粒子可冶金結合在一起且該等粒子之該第二金屬層可至少部分地擴散至該第一區中。該導電通孔可包括散佈於經結合之基礎粒子之間的孔隙。該等孔隙可佔據該導電通孔之一體積的10%或以上。
在一特定實施例中，該組件亦可包括散佈於經結合之基礎粒子之間且在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度之一聚合物介質。在一項實施例中，該組件亦可包括散佈於經結合之基礎粒子之間且在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度之焊料。
根據本發明之另一態樣，一組件可包括：一基板，該基板具有一第一表面及遠離該第一表面之一第二表面；一開口，該開口在該第一表面與該第二表面之間沿一方向延伸；及一導電通孔，該導電通孔在該開口內延伸。該基板可具有小於10 ppm/℃之一CTE。該導電通孔可包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一區實質上由不同於該第一金屬之一第二金屬之一層所覆蓋。該等基礎粒子可冶金結合在一起且該等粒子之該第二金屬層可至少部分地擴散至該第一區中。該導電通孔可包括散佈於經結合之基礎粒子之間且在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度之焊料。
在一實例性實施例中，該滲透深度可等於該導電通孔之一高度。在一特定實施例中，該導電通孔亦可包括散佈於經結合之基礎粒子之間的孔隙。該等孔隙可佔據該導電通孔之一體積的10%或以上。在一項實施例中，該基板可包含毗鄰該第二表面之複數個主動半導體裝置，且該導電通孔可與該第二表面處之複數個導電元件中之至少一者電連接。在一實例性實施例中，該導電通孔可與基板內之一第二導電通孔連接，該第二導電通孔與導電墊電連接。在一特定實施例中，該第二通孔可包括一經摻雜之半導體材料。在一項實施例中，該開口可在該基板之第一表面與第二表面之間延伸。
在一特定實施例中，該基板可係選自由以下各項組成之群組之一材料：半導體材料、陶瓷及玻璃。在一實例性實施例中，每一第一金屬區可係選自由以下各項組成之群組之一金屬：銅及包括銅之一合金。在一項實施例中，每一第二金屬層可係包括選自由以下各項組成之群組之一金屬之一錫合金：銀、銅、銦、鋅及鉍。在一特定實施例中，該第二金屬層之至少部分可具有低於該第一金屬區之一熔化溫度。在一實例性實施例中，導電通孔之楊氏模量可係包括於該通孔中之金屬之楊氏模量之至多50%。在一項實施例中，該等基礎粒子之一平均長度可係該導電通孔之一平均直徑之至多一半。在一特定實施例中，每一基礎粒子之第二金屬層可具有該基礎粒子之一厚度之2%與25%之間的一厚度。
在一項實施例中，該開口可界定自該第一表面朝向該第二表面延伸之一內表面。該組件亦可包括塗覆該內表面之一絕緣介電層。該介電層可至少在該開口內分離且絕緣該導電通孔與該基板。在一實例性實施例中，該組件亦可包括上覆於該介電層上之一第三金屬層。在一特定實施例中，該等基礎粒子中之至少某些基礎粒子可係藉由該等第二金屬層冶金結合至該第三金屬層。
在一特定實施例中，該等基礎粒子中之至少某些基礎粒子亦可包括由該第一金屬區包圍之一非金屬核心區。在一實例性實施例中，每一非金屬核心區可係選自由以下各項組成之群組之一材料：二氧化矽、陶瓷、石墨及聚合物。在一特定實施例中，每一基礎粒子之第一金屬區可具有大於該基礎粒子之該第二金屬層之一厚度的一厚度。在一項實施例中，該非金屬核心區可係一固體無機介電材料。導電通孔之楊氏模量可係包括於該通孔中之金屬及固體無機介電材料之楊氏模量之至多50%。
根據本發明之又另一態樣，一組件可包括：一基板，該基板具有一第一表面及遠離該第一表面之一第二表面；一開口，該開口在該第一表面與該第二表面之間沿一方向延伸；及一導電通孔，該導電通孔在該開口內延伸。該基板可具有小於10 ppm/℃之一CTE。該導電通孔可包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一金區實質上由不同於該第一金屬之一第二金屬之一層所覆蓋。該等基礎粒子可冶金結合在一起。該等粒子之第二金屬層可至少部分擴散至第一區中。該導電通孔可包括佔據該導電通孔之一體積的至少10%之一體積之填隙粒子。
在一實例性實施例中，該等填隙粒子可具有小於10 ppm/℃之一CTE。在一項實施例中，導電通孔之楊氏模量可係包括於該通孔中之金屬及填隙粒子之材料之楊氏模量之至多50%。在一特定實施例中，該等填隙粒子中之至少某些填隙粒子係第三金屬粒子。在一實例性實施例中，該等填隙粒子中之至少某些填隙粒子可具有一非金屬核心區。該非金屬可係選自由以下各項組成之群組：二氧化矽、陶瓷、石墨及聚合物。在一項實施例中，每一非金屬核心區可係由一第三金屬層包圍。
本發明之另外態樣提供連同其他電子裝置一起併入根據本發明之前述態樣之微電子結構、根據本發明之前述態樣之複合晶片或兩者之系統。舉例而言，該系統可安置於可係一可攜式外殼之一單個外殼中。根據本發明之此態樣中之較佳實施例之系統可比相當的習用系統更緊湊。
根據本發明之又另一態樣，一種製作一組件之方法可包括提供具有一第一表面及遠離該第一表面之一第二表面之一基板，該基板具有小於10 ppm/℃之一CTE，該基板具有自該第一表面朝向該第二表面延伸之一開口。該方法亦可包括將複數個基礎粒子沈積至該開口中，每一基礎粒子包括一第一金屬區及覆蓋該第一金屬區之一第二金屬層，該第二金屬層具有低於400℃之一熔點，該第一金屬區具有500℃或以上之一熔點。該方法可進一步包括加熱該等基礎粒子以使得每一第二金屬層使該等基礎粒子彼此熔合以形成在該開口內延伸之一連續導電通孔，該導電通孔包括散佈於經結合之基礎粒子之間的孔隙，該等孔隙佔據該導電通孔之一體積的10%或以上。
在一項實施例中，該基板可包含毗鄰該第二表面之複數個主動半導體裝置。該導電通孔可與該第二表面處之複數個導電元件中之至少一者電連接。在一實例性實施例中，該方法亦可包括在加熱該等基礎粒子之步驟之後平坦化該第一表面。在一特定實施例中，該方法亦可包括將一聚合物介質沈積至散佈於經結合之基礎粒子之間的孔隙中之至少某些孔隙中。該聚合物介質可在該開口內自第一表面及第二表面中之至少一者至少延伸至一滲透深度。在一項實施例中，該方法亦可包括將焊料沈積至散佈於經結合之基礎粒子之間的孔隙中之至少某些孔隙中。該焊料可在該開口內自第一表面及第二表面中之至少一者至少延伸至一滲透深度。
在一特定實施例中，每一第一金屬區可係選自由以下各項組成之群組之一金屬：銅、鎳、鋁及鎢以及包括銅之一合金。在一實例性實施例中，每一第二金屬層可係選自由以下各項組成之群組之一金屬：錫、鉍、銦、鎘、硒、鋅及其合金。在一項實施例中，每一基礎粒子可包括該第一金屬區與該第二金屬層之間的一障壁層。在一特定實施例中，該等基礎粒子可提供於一液體載體材料中。在一實例性實施例中，可藉由滴塗、噴墨印刷、雷射印刷、絲網印刷或鏤版印刷執行將該等基礎粒子沈積至該開口中之步驟。在一項實施例中，該液體載體材料可由於該加熱步驟而蒸發。在一特定實施例中，該液體載體材料可包括一助熔組份。在一實例性實施例中，該方法亦可包括在該加熱步驟期間或之後執行一真空處理以移除該助熔組份。
在一實例性實施例中，該第二金屬層可係覆蓋該第一金屬區之一雙金屬層。該加熱步驟可將該等基礎粒子加熱至一瞬時液相反應溫度。每一第二雙金屬層可在該第一金屬區周圍形成一共熔低熔化物。在一項實施例中，該等基礎粒子中之至少某些毗鄰者之共熔低熔化物可擴散至毗鄰基礎粒子之第一金屬區中。在一特定實施例中，每一第二雙金屬層可包括一錫層及包括選自由以下各項組成之群組之一金屬之一合金之一層：銀、銅、銦、鋅及鉍。在一實例性實施例中，該開口可界定自該第一表面朝向該第二表面延伸之一內表面。該方法亦可在形成該導電通孔之前包括沈積塗覆該內表面之一絕緣介電層。
在一項實施例中，該方法亦可包括在形成導電通孔之前形成上覆於該介電層上且給該開口加襯之一第三金屬層。在一特定實施例中，形成導電通孔之步驟可將該等基礎粒子中之至少某些基礎粒子與該第三金屬層冶金結合。在一實例性實施例中，將該等基礎粒子沈積至該開口中之步驟可包括將基礎粒子與填隙粒子之一混合物沈積至該開口中。該等填隙粒子可併入至導電通孔之結構中。
在一特定實施例中，該等填隙粒子中之至少某些填隙粒子可係第三金屬粒子。在一項實施例中，填隙粒子包括選自由以下各項組成之群組之至少一種金屬：銀、金、鎢、鉬及鎳。在一實例性實施例中，該等填隙粒子中之至少某些填隙粒子可具有一非金屬核心區。該非金屬可係選自由以下各項組成之群組：二氧化矽、陶瓷、石墨及聚合物。在一特定實施例中，該等基礎粒子中之至少某些基礎粒子亦可包括由該第一金屬區包圍之一非金屬核心區。在一項實施例中，每一非金屬核心區可係選自由以下各項組成之群組之一材料：二氧化矽、陶瓷、石墨及聚合物。
如圖1A及圖1B中所圖解說明，一組件10可包括具有一後表面或第一表面21及遠離該後表面或第一表面之一前表面或第二表面22之一矽基板20以及在該第一表面與該第二表面之間的各別開口30內延伸穿過該第一表面及該第二表面之複數個導電通孔或矽穿孔40。微電子單元10亦可包括毗鄰第一表面21之一微電子元件14，微電子元件14透過該微電子元件之導電元件11與基板20電連接。組件10可與毗鄰第二表面22之一封裝基板或PCB 12電連接。
在某些實施例中，基板20可係一半導體晶片、一晶圓或諸如此類。基板20較佳地具有小於10*10^-6/℃(或ppm/℃)之一熱膨脹係數(「CTE」)。在一特定實施例中，基板20可具有小於7 ppm/℃之一CTE。基板20可基本上由一無機材料(諸如矽)組成。在其中基板20係由一半導體(諸如矽)製成之實施例中，複數個主動半導體裝置(例如，電晶體、二極體等)可包含於其毗鄰第一表面21或第二表面22而定位之一主動半導體區23中。第二表面22與第一表面21之間的基板20之厚度通常小於200 μm，且可明顯更小，例如130 μm、70 μm或甚至更小。在一特定實施例中，基板20可係由選自由以下各項組成之群組之一材料製成：半導體材料、陶瓷及玻璃。
在圖1A中，平行於第一表面21之方向在本文中稱作「水平」或「橫向」方向，而垂直於該第一表面之方向在本文中稱作向上或向下方向且在本文中亦稱作「垂直」方向。本文中所提及之方向在所提及結構之參考框架中。因此，此等方向可以任一定向位於正常或重力參考框架中。一個特徵安置於「一表面上方」比另一特徵大之一高度處的一陳述意指該一個特徵比該另一特徵在相同正交方向上遠離該表面一更大距離處。相反，一個特徵安置於「一表面上方」比另一特徵小之一高度處的一陳述意指該一個特徵比該另一特徵在相同正交方向上遠離該表面一更小距離處。
基板20亦可包括曝露於第二表面22處之複數個導電元件(諸如導電墊24)。儘管未在圖1A及圖1B中具體展示，但主動半導體區23中之主動半導體裝置(在存在時)通常導電連接至導電墊24。因此，可透過經併入以在基板20之一或多個介電層內或在其上方延伸之佈線導電接達該等主動半導體裝置。在某些實施例(未展示)中，導電墊24可不直接曝露於基板20之第二表面22處。而是，導電墊24可電連接至延伸至曝露於基板20之第二表面22處之端子之跡線。導電墊24及本文中所揭示之其他導電結構中之任一者可係由任一導電金屬(包括例如銅、鋁或金)製成。導電墊24及本文所揭示之導電墊中之任一者可具有任一俯視形狀，包括一圓形、橢圓形、三角形、正方形、矩形或任一其他形狀。
如本發明中所使用，一導電元件「曝露於」一基板之一表面「處」的一陳述指示該導電元件可用於與一理論點接觸，該理論點在垂直於該基板之該表面之一方向上自該基板外側朝向該基板之該表面移動。因此，曝露於一基板之一表面處之一端子或其他導電元件可自此表面突出；可與此表面齊平；或可相對於此表面凹入且透過該基板中之一孔或凹陷部曝露。
基板20可進一步包括位於第二表面22與導電墊24之間的一介電層(未展示)。此一介電層可將導電墊24與矽基板20電絕緣。此介電層可稱作基板20之一「鈍化層」。該介電層可包括一無機或有機介電材料或兩者。該介電層可包括一電沈積保形塗層或其他介電材料，例如一感光顯像聚合材料，例如，一焊料遮罩材料。基板20可進一步包括上覆於第一表面21上之另一介電層(未展示)。在一項實例中，此一介電層可將導電元件(在存在時)與基板20之第一表面21電絕緣。
在本文中所闡述之實施例中，上覆於第一表面21或第二表面22上之一介電層可具有實質上小於基板20之一厚度之一厚度，使得甚至在介電層之CTE實質上高於基板材料之CTE之情形下，該基板亦可具有約等於該基板之材料之CTE之一有效CTE。在一項實例中，基板20可具有小於10 ppm/℃之一有效CTE。
基板20可包括自第一表面21部分或完全穿過該基板之一厚度T朝向第二表面22延伸之複數個開口30。在所展示之實施例中，每一開口30自第一表面21延伸至導電墊24中之一對應者。開口30可配置成任一俯視幾何組態，包括(例如)一m x n陣列，m及n中之每一者大於1。
每一開口30包括自第一表面21朝向第二表面22延伸之一內表面31。內表面31可以0度與90度之間的一角度自導電墊24延伸穿過基板20至由第二表面22界定之水平平面。內表面31可具有一恆定傾斜或一變化傾斜。舉例而言，內表面31相對於由第二表面22界定之水平平面之角度或傾斜可隨著該內表面朝向第一表面21進一步穿透而在量值上降低(亦即，變成正性較小或負性較小)。在一特定實施例中，每一開口30可在自對應導電墊24朝向第一表面21之一方向上漸細。在某些實例中，每一開口30可具有任一種三維形狀，包括(例如)一截頭圓錐形狀、一圓柱體、一立方體或一棱柱以及其他。
複數個開口30可包括在開口30之各別者內延伸之複數個導電通孔40，每一導電通孔在一各別導電墊24與曝露於第二表面22處用於達成與另一元件(諸如微電子元件14)之互連的一導電接觸件(未展示)之間延伸。在一特定實施例中，第一導電通孔及第二導電通孔40可連接至各別第一電位及第二電位。在一項實例中，導電通孔40中之至少某些導電通孔可各自與基板20內之一第二導電通孔(未展示)電連接，該第二導電通孔與一各別導電墊24電連接。此一第二導電通孔可包括一經摻雜之半導體材料。
導電通孔40中之每一者(或本文所闡述之其他導電元件中之任一者)與基板20外部之組件之間的連接可穿過導電區或導電接合材料(諸如導電區28)。如圖1A中所展示，每一焊料球28可將基板20之一導電墊24與封裝基板12之一對應導電墊27電連接。此等導電區可包含具有一相對低熔化溫度之一可熔金屬(例如，焊料、錫)或包括複數種金屬之一共熔混合物。另一選擇為，此等導電區可包含一可潤濕金屬，例如銅或具有高於焊料或另一可熔金屬之熔化溫度之一熔化溫度之其他貴金屬或非貴金屬。此可潤濕金屬可伴隨有一對應特徵，例如一互連元件之一可熔金屬特徵。在一特定實施例中，此等導電區可包括散佈於一介質中之一導電材料，例如，一導電膏，例如填充有金屬之膏、填充有焊料之膏或各向同性導電黏合劑或各向異性導電黏合劑。
每一導電通孔40可包括可電連接至第二表面22處之一單個共同導電墊24及第一表面21處之一導電接觸件之複數個經結合之基礎粒子50。另一選擇為，每一導電通孔40可具有曝露於基板20之第一表面21及第二表面22中之至少一者處之接觸部分以達成與其他元件(諸如微電子元件14及封裝基板12)的電互連。在一項實施例中，每一導電通孔40可自一對應導電墊24之一底部表面25延伸穿過該對應導電墊至其一表面26。在一特定實施例中，每一導電通孔40可與第二表面22處之複數個導電墊24中之至少一者電連接。在一項實例中，基礎粒子50可具有係導電通孔40之一平均直徑D之至多一半的一平均長度L。
每一導電通孔40亦可包括散佈於經結合之基礎粒子50之間的孔隙60。可用空氣填充此等孔隙60(及本文中所闡述之全部其他孔隙)。在一項實例中，該等孔隙可佔據導電通孔40之一體積的10%或以上。
在實例性實施例中，此等孔隙60可給導電互連件40之基礎粒子50提供額外擴展空間而不在基板20內及/或相對於第二表面22處之導電墊24或第一表面21處之導電接觸件產生如此多應力，如同不存在該等孔隙一樣。在此等實施例中，特別係在基板20之材料之CTE與導電通孔40之材料之CTE之間存在一相對大的不匹配時，此等孔隙可改良微電子單元10之效能。
每一導電通孔40可包括毗鄰第一表面21及第二表面22中之至少一者而定位之一邊界區65。每一邊界區65可包括(例如)散佈於經結合之基礎粒子50之間且在開口30內自各別第一表面21或第二表面22延伸至一滲透深度D1或D2之焊料球或一聚合物介質。
在其中基板20在毗鄰第二表面22而定位之其一主動半導體區23中包括包含於其中之複數個主動半導體裝置之一特定實施例中，組件10可具有圖1A之一替代性組態。在組件10之此一替代性組態中，基板20之第二表面22可毗鄰微電子元件14而安置，且該基板之導電元件(例如，導電墊24)可(例如)使用導電區(諸如焊料)與微電子元件之導電元件11結合。在此一實施例中，基板20之第一表面21可毗鄰封裝基板12而安置，且基板20之第一表面21處之導電元件可透過導電區(諸如焊料球28)與封裝基板12之導電元件27結合。
在圖1C中所展示之替代性導電通孔實施例中，每一導電通孔40'可包括一焊料區66，在該焊料區中焊料散佈於經結合之基礎粒子50之間且延伸穿過可等於該導電通孔之一高度H之一滲透深度。
在圖1D中所展示之另一替代性導電通孔實施例中，每一導電通孔40"可包括延伸於基板20之第一表面21上方之基礎粒子50。在一項實例中，基礎粒子50可上覆於基板20之第一表面21上。導電通孔40"可包括一焊料區67，在該焊料區中焊料散佈於開口30內之經結合粒子50之間及基板20之第一表面21上方。在一特定實施例中，基礎粒子50可最初沈積至開口30內以使其延伸於基板20之第一表面21上方，且在該等基礎粒子彼此結合之前，導電通孔40"可平坦化至第一表面，從而造成圖1C中所展示之導電通孔40'。在一項實例(未展示)中，每一導電通孔可包括延伸至凹入於基板20之第一表面21及第二表面22中之任一者或兩者下方之位置之基礎粒子50。
如圖1E中所展示，每一基礎粒子50可包括實質上由一第二金屬之一層52覆蓋之一第一金屬之一第一區51。每一基礎粒子50可包括係由不同於構成各別第二金屬區52之一金屬之一金屬製成之一第一金屬區51，以使得該第二金屬層之至少部分具有低於該第一金屬區之一熔化溫度。毗鄰基礎粒子50可由其第二金屬層52冶金結合在一起。毗鄰的經結合粒子50之第二金屬層52可至少部分擴散至經結合粒子之第一區51中。在一特定實例中，每一基礎粒子50之第二金屬層52可具有該基礎粒子之一厚度之2%與25%之間的一厚度。
在一實例性實施例中，每一第一金屬區51可係選自由以下各項組成之群組之一金屬：銅及包括銅之一合金。在一項實例中，每一第二金屬層可係包括選自由以下各項組成之群組之一金屬之一錫合金：銀、銅、銦、鋅及鉍。在一項實例中，每一第二金屬層52可具有低於400℃之一熔點，且每一第一金屬區51可具有500℃或以上之一熔點。在一項實例中，導電通孔40之楊氏模量可係包括於該導電通孔中之金屬(例如，基礎粒子50及金屬層80)之楊氏模量之至多50%。
在一項實施例中，如圖1F中所展示，一特定開口30之內表面31可經曝露以與延伸穿過該開口之導電通孔40之粒子50接觸。
在另一實例中，如圖2A中所展示，一特定開口30之內表面31可塗覆有延伸於第一表面21與第二表面22之間的一絕緣介電材料70，以使得對應導電通孔40在絕緣介電層內延伸。此一絕緣介電層70可至少在該開口內分離且電絕緣導電通孔40與基板20之材料。在一項實例中，此一絕緣介電層70可保形地塗覆曝露於開口30內之內表面31。絕緣介電材料70可包括一無機介電材料或有機介電材料或兩者。在一特定實施例中，絕緣介電材料70可包括一依從介電材料，以使得該絕緣介電材料具有一充分低彈性模數及充分厚度以使得該模數與該厚度之乘積提供順從性。
在又另一實例中，如圖2B中所展示，一金屬層80可上覆於絕緣介電層70及一特定開口30之內表面31上。此一金屬層80可在開口30內在第一表面21與第二表面22之間延伸。在一項實例中，金屬層80可保形地塗覆曝露於開口30內之絕緣介電層70。在一特定實施例中，金屬層80可包括選自由以下各項組成之群組之至少一種金屬：銅、銀、金、鎢、鉬、鎳、銅與鎢之一合金及鈦與鎢之一合金。基礎粒子50中之至少某些基礎粒子可由其各別第二金屬層52冶金結合至金屬層80。在一特定實施例中，金屬層80可係可幫助防止基礎粒子50之金屬擴散至基板20中之一障壁材料。
在又另一實例中，金屬層80可係多個金屬層，包括毗鄰介電層70之一障壁層或黏附層及上覆於基礎粒子50可結合至的此障壁層或黏附層上之另一金屬層。
在一特定實例中，當基板20基本上係由介電材料組成時，可省略絕緣介電層70且金屬層80可直接接觸基板20中之開口30之內表面31。
現在將參考圖3中所展示之流程圖300來闡述製作微電子單元10(圖1A及圖1B)之一方法。在流程圖300之步驟310中，可提供一基板20。在流程圖300之步驟320中，為形成自第一表面21朝向第二表面22延伸之複數個開口30，可自基板20之第一表面移除材料。
舉例而言，可藉由在其中期望保存第一表面21之剩餘部分之處形成一遮罩層之後選擇性地蝕刻基板20來形成開口30。舉例而言，可沈積並圖案化一感光顯像層(例如，一光阻劑層)以僅覆蓋第一表面21之若干部分，之後可進行一計時蝕刻製程以形成開口30。
自第一表面21朝向第二表面32朝下延伸之每一開口30之內表面31可傾斜(亦即，可以除相對於該第一表面之一法向角(直角)之外的角度延伸)。可使用濕式蝕刻製程(例如，各向同性蝕刻製程)及使用一錐形葉片之鋸割以及其他來形成具有傾斜內表面31之開口30。亦可使用雷射切割、機械研磨以及其他來形成具有傾斜內表面31之開口30。
另一選擇為，替代傾斜，每一開口30之內表面31可實質上以相對於第一表面之直角自第一表面21沿一垂直或實質上垂直方向向下延伸(如圖1A中所展示)。可使用各向異性蝕刻製程、雷射切割、雷射鑽孔、機械移除製程(例如，鋸割、研磨、超聲波機械加工以及其他)來形成具有基本上垂直內表面31之開口30。
在一項實例(未展示)中，可自基板20之第二表面22上方將此一蝕刻製程應用於該基板以形成開口30。若自導電墊24上方執行蝕刻製程，則開口30可延伸穿過導電墊。
亦可在開口30之形成期間移除上覆於基板20之第一表面21及/或第二表面22上之一鈍化層之一部分，且可在基板20之蝕刻期間蝕刻穿過此部分或將其作為一單獨蝕刻步驟。可使用蝕刻、雷射鑽孔、機械研磨或其他適當技術來移除此一鈍化層之該部分。
在流程圖300之步驟330中，在一特定實施例(圖2A中所展示)中，在形成開口30之後，可將絕緣介電層70沈積成上覆於開口30之內表面31上，以使得導電通孔40將在絕緣介電層沈積於開口內時在絕緣介電層內延伸。在一項實例中，可沈積塗覆各別內表面31之絕緣介電層70。
在具有上覆於開口30之內表面31上之一絕緣介電層之一項實施例中，可將一遮罩施加至具有其中不期望形成此一介電層之開口的基板之第一表面21之部分。稍後可用具有直接接觸基板20(圖1F中所展示)之材料之部分之導電通孔40填充開口30中之此等未經塗覆者。舉例而言，可在延伸至導電墊24之一接地墊之一特定開口30中包括此一導電通孔40。
可使用各種方法來形成上覆於開口30之內表面31上之此一絕緣介電層70，且下文參考圖2A闡述此等方法。在特定實例中，可使用諸如化學汽相沈積(CVD)、電漿汽相沈積或原子層沈積(ALD)之汽相沈積製程來將一薄絕緣介電層沈積成上覆於開口30之內表面31上。在一項實例中，可在一低溫製程期間使用正矽酸四乙酯(TEOS)來沈積此一絕緣介電層。在實例性實施例中，可將一個二氧化矽層、硼磷矽酸玻璃(BPSG)、硼矽酸玻璃(BSG)或磷矽酸玻璃(PSG)沈積成上覆於開口30之內表面31上，且此玻璃可係經摻雜或未經摻雜的。
在一項實例中，可將一可流動介電材料施加至基板20之第一表面21，且然後可在一「旋塗」操作期間跨越開口30之內表面31更均勻地分佈該可流動材料，後續接著可包括加熱之一烘乾週期。在另一實例中，可將一介電材料熱塑性膜施加至第一表面21，之後將該總成加熱或在一真空環境中將其加熱，亦即，將其置於在低於周圍壓力之壓力下之一環境中。
在又另一實例中，可將包括基板20之總成浸入於一介電沈積浴液中以形成一保形介電塗層或絕緣介電材料70。如本文中所使用，一「保形塗層」係與被塗覆之表面之一輪廓一致的一特定材料之一塗層，諸如在絕緣介電材料70與開口30之內表面31之一輪廓一致時。可使用一電化學沈積方法來形成保形介電材料70，包含(例如)電泳沈積或電解沈積。
在一項實例中，可使用一電泳沈積技術來形成一保形介電塗層，以使得該保形介電塗層僅沈積至該總成之經曝露導電表面及半導電表面上。在沈積期間，將該半導體裝置晶圓保持在一所期望電位下並將一電極浸入至該浴液中以將該浴液保持在一不同所期望電位下。然後，在適當條件下將該總成保持於浴液中達一充分時間以在導電或半導電的基板之經曝露表面上(包含(但不限於)沿開口30之內表面31)形成一經電沈積之保形介電材料70。只要在欲藉此塗覆之表面與該浴液之間維持一充分強電場，便發生電泳沈積。由於電泳沈積之塗層係自我限制的，因此在其達到由其沈積之參數(例如，電壓、濃度等)控管之某一厚度之後，沈積即停止。
電泳沈積在基板20之導電及/或半導電表面上形成一連續且均勻厚的保形塗層。另外，該電泳塗層可經沈積使得其由於其介電(不導電)性質而不形成於上覆於基板20之第一表面21上之一剩餘鈍化層上。換言之，電泳沈積之一性質係其通常不形成於一介電材料層上，且其不形成於上覆於一導體上之一介電層上，限制條件為該介電材料層在給定介電性質之情形下具有充分厚度。通常，電泳沈積將不會發生在具有大於約10微米至幾十微米之厚度之介電層上。一保形介電材料70可係由一陰極環氧樹脂沈積前體形成。另一選擇為，可使用一聚胺基甲酸酯或丙烯酸沈積前體。各種電泳塗層前體組合物及貨源列於下表1中。

在另一實例中，可以電解方式形成介電材料70。此過程類似於電泳沈積，除了所沈積層之厚度不受與形成該所沈積層之導電或半導電表面之接近度限制。以此方式，一電解沈積之介電層可經形成達到基於要求選擇之一厚度，且處理時間係所達成厚度之一因數。
在流程圖300之步驟340中，在一特定實施例(圖2B中所展示)中，在沈積絕緣介電層70之後，可將一金屬層80形成為上覆於絕緣介電層及各別開口30之內表面31上。在一項實例中，可形成給各別開口30加襯之金屬層80。
為形成金屬層80，一實例性方法涉及藉由將一主要金屬層濺鍍至絕緣介電層70之曝露表面上、平鍍、化學汽相沈積、電漿汽相沈積或機械沈積中之一或多者沈積一金屬層。機械沈積可涉及以高速度將一經加熱金屬粒子流引導至欲塗覆之表面上。舉例而言，可藉由至絕緣介電層70上的毯覆式沈積來執行此步驟。
儘管基本上可使用可用於形成導電元件之任一技術來形成金屬層80或上覆於第一表面21及第二表面22上之其他金屬元件，但可採用如2010年7月23日提出申請的共同擁有之美國專利申請案序列號12/842,669中更詳細論述之特定技術，該申請案以引用方式併入本文中。舉例而言，此等技術可包含用一雷射或用諸如研磨或噴砂之機械過程來選擇性地處理一表面，以便與該表面之其他部分不同地處理該表面之沿著其中欲形成該導電元件之路徑之彼等部分。舉例而言，可使用一雷射或機械過程來僅沿著一特定路徑自該表面燒蝕或移除諸如一犧牲層之一材料且因此形成沿著該路徑延伸之一凹槽。然後，可在該凹槽中沈積諸如一觸媒之一材料，且可在該凹槽中沈積一或多個金屬層。
在流程圖300之步驟350中，在形成開口30之後(且若期望，則在形成介電層70及金屬層80之後)，可將基礎粒子沈積至該等開口中。在一特定實施例中，可將基礎粒子50提供於一液體載體材料中，稍後可在流程圖300之步驟360或步驟370中移除該液體載體材料。舉例而言，可藉由滴塗、噴墨印刷、雷射印刷、絲網印刷或鏤版印刷執行將基礎粒子50沈積至開口30中。在一項實施例中，該液體載體材料可包括一助熔組份。可藉由在一排空室中執行沈積來增強此一沈積步驟以幫助將基礎粒子50沈積至開口30中。另一選擇為，可在初始沈積期間或之後自基板20之一相對側施加真空以幫助將基礎粒子吸引至開口30中。
在一實例性實施例中，其中基礎粒子50遞送至開口30中之該液體載體材料可包括一導電基質材料。在一隨後燒結製程中，可將基板20加熱至一燒結溫度，該導電基質材料在該燒結溫度中經歷變化，該等變化然後使基礎粒子50永久性地以電方式及機械方式結合在一起。
在沈積時(亦即，在燒結之前)，導電基質材料可包括一高熔點材料(諸如銅或銀)之粒子或薄片及一低熔點材料(諸如錫、鉍或錫與鉍之一組合)之粒子或薄片。某些粒子可具有包括金屬或非金屬核心(例如，聚合物、二氧化矽或石墨核心)及其上之一不同金屬(諸如一低熔點金屬)之一結構。
在某些實例中，導電基質材料可包括一「反應性」或未固化聚合物。在沈積之後，隨後可將該結構加熱至用於燒結該導電基質材料之一溫度。在此燒結製程期間，高熔點金屬與低熔點金屬熔合在一起，從而通常在其間形成金屬間化合物，且從而形成可具有一開放孔格發泡體狀外觀之一固體金屬基質。經沈積之導電基質材料可包括一介質，該介質在燒結製程期間(諸如)藉由蒸發自其金屬組份逃逸以使得導電基質材料可在其中具有孔隙。另一選擇為，該導電基質材料可包括一反應性聚合物組份。通常，聚合物組份由於燒結製程而交聯並固化。該聚合物組份可由於燒結製程貫穿金屬基質而散佈，該聚合物材料通常在該金屬基質之開放孔格中連接在一起。該金屬基質及貫穿而散佈之聚合物然後可形成一固體導電結構。
在某些條件下，在燒結之後，導電基質材料可形成一固體結構，該固體結構隨後除了在實質上高於執行燒結製程之溫度之一溫度時皆不可回流。特別係在形成與導電材料之至少又一金屬組份(例如，銅)之金屬間化合物中實質上消耗一低熔點金屬(例如，錫或鉍)時，可藉由燒結獲得此結果。
依據該施加，燒結導電基質材料之溫度可實質上低於需要形成係由焊料製成之替代性連接之一回流溫度。可將諸如銅或銀之金屬添加至焊料以改良機械彈性且增加該焊料之熔化溫度。因此，已藉助一導電基質材料形成之導電通孔40之結構可在比對應焊料連接低之一結合溫度之情形下提供一更具機械魯棒性之系統。
在此情形中，此導電基質材料之使用可幫助避免與較高溫度結合製程相關聯之問題。舉例而言，使用一導電基質材料所達成之較低溫度結合製程可幫助避免基板中不期望之改變，該等基板包括其玻璃轉換溫度相對低之有機材料。而且，較低溫度結合製程可幫助解決在此等結合製程期間關於基板20相對於微電子元件14之差分熱膨脹之關注問題。在此情形中，一較低溫度結合製程可導致經改良之封裝可靠性，此乃因在結合製程期間減小之熱偏差可導致較少應力鎖閉至經組裝之微電子單元10中。
在一特定實例中，該導電基質材料可在沈積時包括一助熔組份。該助熔組份可在燒結製程期間輔助移除氧化副產物。在一項實施例中，可使用不具有一助熔組份之一導電基質材料來進行該結合製程。在此情形中，可在一低壓(例如，部分真空)環境或其中已排空氧氣或已用另一氣體替代氧氣之一環境中執行該結合製程。
在流程圖300之步驟360中，在將基礎粒子50沈積至開口30中之後，可將該等基礎粒子加熱以使得每一第二金屬層52使該等基礎粒子彼此熔合以形成在該開口內延伸之一連續導電通孔40。在一特定實例中，在加熱步驟360之後，導電通孔40可包括散佈於經結合之基礎粒子50之間的孔隙60。此等孔隙60可佔據導電通孔40之一體積之10%或以上。
在一項實例中，每一第二金屬層52可具有低於400℃之一熔點，且每一第一金屬區51可具有500℃或以上之一熔點，以便藉由將基礎粒子50加熱至400℃與500℃之間的一溫度而使該等基礎粒子可彼此冶金結合。在一項實施例中，開口30中之至少某些開口中之基礎粒子50中之至少某些基礎粒子亦可冶金結合至各別導電墊24之底部表面25。在一特定實施例中，流程圖300之加熱步驟360可使基礎粒子50中之至少某些基礎粒子與金屬層80冶金結合。在一項實例中，在加熱步驟360之後，可執行平坦化第一表面21之一步驟。
在流程圖300之步驟370中，可自開口30內移除載體材料。在一項實施例中，該液體載體材料可由於加熱基礎粒子50而蒸發。在一特定實施例中，在加熱步驟期間或之後，可執行一真空處理以自開口30移除助熔組份。
其後，可將邊界區65形成為在開口30中之每一者內延伸。在其中邊界區65係一聚合物之實施例中，可使用與上文關於絕緣介電層70所闡述之彼等方法類似之方法來形成該邊界區。在一項實例中，邊界區65可係沈積至在流程圖300之加熱步驟360及/或載體移除步驟370之後仍保留於導電通孔40內之孔隙60中之至少某些孔隙中之一聚合物介質。此一聚合物介質可在開口30內自第一表面21及第二表面22中之至少一者至少延伸至一滲透深度D1及/或D2。
在邊界區65係焊料之實施例中，可使用與上文關於導電區28所闡述之彼等方法類似之方法來形成該邊界區。在一特定實例中，邊界區65可係沈積至在流程圖300之加熱步驟360及/或載體移除步驟370之後仍保留於導電通孔40內之孔隙60中之至少某些孔隙中之焊料。此焊料可在開口30內自第一表面21及第二表面22中之至少一者至少延伸至一滲透深度D1及/或D2。
圖4A及圖4B圖解說明具有一替代性組態之圖1A及圖1B之導電通孔40之一變化形式。除了導電通孔40a包括填隙粒子90及90a之外，導電通孔40a與上文所闡述之導電通孔40相同。在一特定實施例中，實例性填隙粒子90及90a中之任一者或兩者可散佈於導電通孔40a之經結合之基礎粒子50之間。在一項實例中，填隙粒子90及/或90a可併入至導電通孔40a之結構中。在一項實施例中，填隙粒子90及/或90a可佔據導電通孔40a之一體積之至少10%之一體積。
填隙粒子90中之一或多者可包括一單個材料區，如圖4A中所展示。此一單材料填隙粒子90可包括諸如金屬、二氧化矽、陶瓷、石墨或聚合物之一材料。另一選擇為，如圖4B中可見，填隙粒子90a中之一或多者可包括一非金屬核心區91，該非金屬核心區可(例如)包括諸如二氧化矽、陶瓷、石墨或聚合物之一材料。此一非金屬核心區91可被諸如銅或鋁之一金屬之一第三金屬層92包圍。
在一特定實施例中，每一填隙粒子90及/或90a可具有小於10 ppm/℃之一CTE。在一項實例中，導電通孔40之楊氏模量可係包括於該通孔中之金屬(例如，基礎粒子50及金屬層80)及包括於該通孔中之填隙粒子之材料(例如，填隙粒子90及/或90a之材料)之楊氏模量之至多50%。
每一導電通孔40a可包括在經結合之基礎粒子50與填隙粒子90及/或90a之間延伸之一填隙區62。舉例而言，填隙區62可包括焊料或一聚合物介質。如圖4A中所展示，填隙區62可延伸穿過可等於導電通孔40a之一高度之一滲透深度(類似於圖1C中所展示之焊料區66)，或另一選擇為，該填隙區可毗鄰第一表面21及第二表面22中之至少一者而定位且可在開口30內自各別第一表面21或第二表面22延伸至一滲透深度D1或D2(類似於圖1B中所展示之邊界區65)。
除了將基礎粒子50沈積至開口30中之步驟350可包括將基礎粒子與填隙粒子90及/或90a之一混合物沈積至該等開口中之外，可使用上文參考圖3中所展示之流程圖300所闡述之相同方法來形成導電通孔40a。在加熱步驟360中，基礎粒子50以及填隙粒子90及/或90a可一起併入至導電通孔40a之結構中。
圖5圖解說明圖1E之基礎粒子50在圖3之流程圖300中所展示之加熱步驟360之前的一實施例。圖5中所展示之基礎粒子550係與上文所闡述之基礎粒子50相同，除了基礎粒子550包括具有一外層553及一內層554之一第二雙金屬層552。在一項實例中，外層553及內層554中之一者可係一錫層，且該外層及該內層中之另一者可係包括選自由以下各項組成之群組之一金屬之一合金之一層：銀、銅、銦、鋅及鉍。
基礎粒子550亦包括在第一金屬區551與第二雙金屬層552之間延伸之一障壁層555。此一障壁層555可包括諸如鎢之一障壁金屬，這可使第二雙金屬層552之金屬在流程圖300之加熱步驟360期間擴散至第一金屬區551中之速率降低。
除了在加熱步驟360中可將基礎粒子加熱至一瞬時液相反應溫度以使得每一第二雙金屬層552可在各別第一金屬區551周圍形成一共熔低熔化物，可使用上文參考圖3中所展示之流程圖300所闡述之相同方法使用基礎粒子550來形成導電通孔40、40'、40"及40a。在一項實施例中，基礎粒子550中之至少某些毗鄰基礎粒子之共熔低熔化物可擴散至毗鄰基礎粒子之第一金屬區551中。在流程圖300之加熱步驟360期間加熱基礎粒子550之後，基礎粒子550可轉化成圖1E中所展示之基礎粒子50。此等基礎粒子50可各自具有將毗鄰基礎粒子接合在一起之一第二金屬層52，該第二金屬層包括內層553及外層554之金屬。
圖6圖解說明圖5之基礎粒子550在圖3之流程圖300中所展示之加熱步驟360之前的一替代性變化形式。除了基礎粒子650包括被第一金屬區651包圍之一非金屬核心區657之外，圖6中所展示之基礎粒子650與上文所闡述之基礎粒子650相同。每一非金屬核心區657可係由選自由以下各項組成之群組之一或多個材料製成：二氧化矽、陶瓷、石墨及聚合物。
在一項實施例中，每一基礎粒子650之第一金屬區651可具有大於該基礎粒子之第二金屬層652之一厚度之一厚度。在一特定實例中，非金屬核心區657可係一固體無機介電材料，且包括此等基礎粒子650之一導電通孔40、40'、40"或40a之楊氏模量可係包括於該導電通孔中之金屬及固體無機介電材料之楊氏模量之至多50%。
在一項實例中，可使用基礎粒子50、550及650中之任一者或全部之一混合物來形成一特定導電通孔40、40'、40"或40a。在另一實例中，可使用填隙粒子90或90a與基礎粒子50、550及650中之任一者或全部之一混合物來形成一特定導電通孔40、40'、40"或40a。
可在如圖7中所展示之多種電子系統之構造中利用上文所闡述之微電子單元。舉例而言，根據本發明之一另外實施例之一系統700包括如上文結合其他電子組件708及710所闡述之一微電子總成706。在所繪示之實例中，組件708係一半導體晶片而組件710係一顯示器螢幕，但可使用任何其他組件。當然，儘管為清楚圖解說明起見圖7中僅繪示兩個額外組件，但該系統可包括任一數目個此類組件。微電子總成706可係上文所闡述之微電子單元中之任一者。在一另外變化形式中，可使用任一數目個此類微電子總成706。
微電子總成706以及組件708及710可安裝於以虛線示意性地繪示之一共同外殼701中，且可視需要彼此電互連以形成所期望之電路。在所展示之實例性系統中，該系統可包括一電路面板702(諸如一撓性印刷電路板)，且該電路面板可包括將該等組件彼此互連之眾多導體704(其中僅一者繪示於圖7中)。然而，此僅係實例性的；可使用任一適合結構來進行電連接。
外殼701係繪示為可用於(例如)一蜂巢式電話或個人數位助理中之類型之一可攜式外殼，且螢幕710可曝露於該外殼之表面處。在結構706包括一光敏元件(諸如一成像晶片)之情形下，亦可提供一透鏡711或其他光學裝置來將光路由至該結構。同樣，圖7中所展示之簡化系統僅係實例性的；可使用上文所論述之結構來製作其他系統，包括通常被視為固定結構之系統，諸如桌上型電腦、路由器及諸如此類。
本文中所揭示之腔、孔口及導電元件可藉由諸如在以下專利申請案中更詳細地揭示之彼等製程之製程來形成：2010年7月23日提出申請之第12/842,587號、第12/842,612號、第12/842,651號、第12/842,669號、第12/842,692號及第12/842,717號同在申請中的共同受讓之美國專利申請案及在第2008/0246136號公開之美國專利申請公開案，該等申請案之揭示內容以引用之方式併入本文中。
儘管本文中已參考特定實施例闡述了本發明，但應理解，此等實施例僅圖解說明本發明之原理及應用。因此，應理解，可對圖解說明性實施例作出眾多修改並可設想出其他配置，而此並不背離隨附申請專利範圍所界定之本發明之精神及範疇。
應瞭解，本文中所陳述之各個隨附請求項及特徵可以不同於初始請求項中所呈現之方式來加以組合。亦應瞭解，結合個別實施例所闡述之特徵可與所闡述實施例中之其他實施例共用。
10‧‧‧組件/微電子單元
11‧‧‧導電元件
12‧‧‧封裝基板/印刷電路板
14‧‧‧微電子元件
20‧‧‧矽基板/基板
21‧‧‧後表面/第一表面
22‧‧‧前表面/第二表面
23‧‧‧主動半導體區
24‧‧‧導電墊
25‧‧‧底部表面
26‧‧‧表面
27‧‧‧導電墊/導電元件
28‧‧‧導電區
30‧‧‧開口
31‧‧‧內表面
40‧‧‧導電通孔/矽穿孔
40'‧‧‧導電通孔
40"‧‧‧導電通孔
40a‧‧‧導電通孔
50‧‧‧基礎粒子
51‧‧‧第一金屬區
52‧‧‧第二金屬層
60‧‧‧孔隙
62‧‧‧填隙區
65‧‧‧邊界區
66‧‧‧焊料區
67‧‧‧焊料區
70‧‧‧絕緣介電材料/介電層
80‧‧‧金屬層
90‧‧‧填隙粒子
90a‧‧‧填隙粒子
91‧‧‧非金屬核心區
92‧‧‧第三金屬層
550‧‧‧基礎粒子
551‧‧‧第一金屬區
552‧‧‧第二雙金屬層
553‧‧‧內層
554‧‧‧外層
555‧‧‧障壁層
650‧‧‧基礎粒子
651‧‧‧第一金屬區
652‧‧‧第二金屬層
657‧‧‧非金屬核心區
700‧‧‧系統
701‧‧‧外殼
702‧‧‧電路面板
704‧‧‧導體
706‧‧‧微電子總成/結構
708‧‧‧電子組件/組件
710‧‧‧電子組件/組件/螢幕
711‧‧‧透鏡
D‧‧‧平均直徑
D1‧‧‧滲透深度
D2‧‧‧滲透深度
H‧‧‧高度
L‧‧‧平均長度
圖1A係根據本發明之一實施例之一堆疊式微電子總成之一圖解性剖面視圖。
圖1B係圖解說明根據本發明之一導電通孔之圖1A之一部分之一放大不連續剖面視圖。
圖1C係圖解說明根據本發明之一導電通孔之圖1A之一部分之一放大不連續剖面視圖。
圖1D係圖1C之一替代性實施例之一放大不連續剖面視圖。
圖1E係圖解說明毗鄰基礎粒子之間的一電連接之圖1B之一部分之一放大不連續剖面視圖。
圖1F係圖解說明一基礎粒子與一開口之一內表面之間的接觸之圖1B之一部分之一放大不連續剖面視圖。
圖2A及圖2B係圖1F之替代性實施例之放大不連續剖面視圖。
圖3係圖解說明製作圖1A之組件之一實例性方法中之製程之一流程圖。
圖4A係圖1B之一替代性實施例之一放大不連續剖面視圖。
圖4B係圖解說明塗覆有一金屬層之一填隙粒子之圖4A之一部分之一放大不連續剖面視圖。
圖5係圖1A之一基礎粒子之一替代性實施例之一放大不連續剖面視圖。
圖6係圖1A之一基礎粒子之另一替代性實施例之一放大不連續剖面視圖。
圖7係根據本發明之一項實施例之一系統之一示意性繪圖。
10‧‧‧組件/微電子單元
11‧‧‧導電元件
12‧‧‧封裝基板/印刷電路板
14‧‧‧微電子元件
20‧‧‧矽基板/基板
21‧‧‧後表面/第一表面
22‧‧‧前表面/第二表面
23‧‧‧主動半導體區
24‧‧‧導電墊
25‧‧‧底部表面
26‧‧‧表面
27‧‧‧導電墊/導電元件
28‧‧‧導電區
30‧‧‧開口
40‧‧‧導電通孔/矽穿孔

权利要求:
Claims (75)
[1] 一種組件，其包含：一基板，其具有一第一表面及遠離該第一表面之一第二表面，該基板具有小於10 ppm/℃之一熱膨脹係數(CTE)；一開口，其在該第一表面與該第二表面之間沿一方向延伸；及一導電通孔，其在該開口內延伸，該導電通孔包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一區實質上由不同於該第一金屬之一第二金屬之一層覆蓋，該等基礎粒子冶金結合在一起且該等粒子之該等第二金屬層至少部分地擴散至該等第一區中，該導電通孔包括散佈於該等經結合基礎粒子之間的孔隙，該等孔隙佔據該導電通孔之一體積的10%或以上。
[2] 如請求項1之組件，其進一步包含散佈於該等經結合基礎粒子之間且在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度之一聚合物介質。
[3] 如請求項1之組件，其進一步包含散佈於該等經結合基礎粒子之間且在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度之焊料。
[4] 如請求項1之組件，其中該基板包含毗鄰該第二表面之複數個主動半導體裝置，且該導電通孔與該第二表面處之複數個導電元件中之至少一者電連接。
[5] 如請求項1之組件，其中該導電通孔與該基板內之一第二導電通孔連接，該第二導電通孔與導電墊電連接。
[6] 如請求項5之組件，其中該第二通孔包括一經摻雜半導體材料。
[7] 如請求項1之組件，其中該開口在該基板之該第一表面與該第二表面之間延伸。
[8] 如請求項1之組件，其中該基板係選自由以下各項組成之群組之一材料：半導體材料、陶瓷及玻璃。
[9] 如請求項1之組件，其中每一第一金屬區係選自由以下各項組成之群組之一金屬：銅及包括銅之一合金。
[10] 如請求項1之組件，其中每一第二金屬層係包括選自由以下各項組成之群組之一金屬之一錫合金：銀、銅、銦、鋅及鉍。
[11] 如請求項1之組件，其中該第二金屬層之至少部分具有低於該第一金屬區之一熔化溫度。
[12] 如請求項1之組件，其中該導電通孔之楊氏模量係包括於該通孔中之金屬之楊氏模量之至多50%。
[13] 如請求項1之組件，其中該等基礎粒子之一平均長度係該導電通孔之一平均直徑之至多一半。
[14] 如請求項1之組件，其中每一基礎粒子之該第二金屬層具有介於該基礎粒子之一厚度之2%與25%之間的一厚度。
[15] 如請求項1之組件，其中該開口界定自該第一表面朝向該第二表面延伸之一內表面，該開口進一步包含塗覆該內表面之一絕緣介電層，該介電層至少在該開口內分離且絕緣該導電通孔與該基板。
[16] 如請求項15之組件，其進一步包含上覆於該介電層上之一第三金屬層。
[17] 如請求項16之組件，其中該等基礎粒子中之至少某些基礎粒子係藉由該等第二金屬層冶金結合至該第三金屬層。
[18] 如請求項1之組件，其中該等基礎粒子中之至少某些基礎粒子進一步包括由該第一金屬區包圍之一非金屬核心區。
[19] 如請求項18之組件，其中每一非金屬核心區係選自由以下各項組成之群組之一材料：二氧化矽、陶瓷、石墨及聚合物。
[20] 如請求項18之組件，其中每一基礎粒子之該第一金屬區具有大於該基礎粒子之該第二金屬層之一厚度之一厚度。
[21] 如請求項18之組件，其中該非金屬核心區係一固體無機介電材料，且該導電通孔之該楊氏模量係包括於該通孔中之該等金屬及該固體無機介電材料之楊氏模量之至多50%。
[22] 一種組件，其包含：一基板，其具有一第一表面及遠離該第一表面之一第二表面，該基板具有小於10 ppm/℃之一CTE；一開口，其在該第一表面與該第二表面之間沿一方向延伸；及一導電通孔，其在該開口內延伸，該導電通孔包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一區實質上由不同於該第一金屬之一第二金屬之一層覆蓋，該等基礎粒子冶金結合在一起且該等粒子之該等第二金屬層至少部分地擴散至該等第一區中，該導電通孔包括散佈於該等經結合基礎粒子之間且在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度之焊料。
[23] 如請求項22之組件，其中該滲透深度等於該導電通孔之一高度。
[24] 如請求項22之組件，其中該導電通孔進一步包括散佈於該等經結合基礎粒子之間的孔隙，該等孔隙佔據該導電通孔之一體積之10%或以上。
[25] 如請求項22之組件，其中該基板包含毗鄰該第二表面之複數個主動半導體裝置，且該導電通孔與該第二表面處之複數個導電元件中之至少一者電連接。
[26] 如請求項22之組件，其中該導電通孔與該基板內之一第二導電通孔連接，該第二導電通孔與導電墊電連接。
[27] 如請求項26之組件，其中該第二通孔包括一經摻雜半導體材料。
[28] 如請求項22之組件，其中該開口在該基板之該第一表面與該第二表面之間延伸。
[29] 如請求項22之組件，其中該基板係選自由以下各項組成之群組之一材料：半導體材料、陶瓷及玻璃。
[30] 如請求項22之組件，其中每一第一金屬區係選自由以下各項組成之群組之一金屬：銅及包括銅之一合金。
[31] 如請求項22之組件，其中每一第二金屬層係包括選自由以下各項組成之群組之一金屬之一錫合金：銀、銅、銦、鋅及鉍。
[32] 如請求項22之組件，其中該第二金屬層之至少部分具有低於該第一金屬區之一熔化溫度。
[33] 如請求項22之組件，其中該導電通孔之楊氏模量係包括於該通孔中之該等金屬之楊氏模量之至多50%。
[34] 如請求項22之組件，其中該等基礎粒子之一平均長度係該導電通孔之一平均直徑之至多一半。
[35] 如請求項22之組件，其中每一基礎粒子之該第二金屬層具有介於該基礎粒子之一厚度之2%與25%之間的一厚度。
[36] 如請求項22之組件，其中該開口界定自該第一表面朝向該第二表面延伸之一內表面，該開口進一步包含塗覆該內表面之一絕緣介電層，該介電層至少在該開口內分離且絕緣該導電通孔與該基板。
[37] 如請求項36之組件，其進一步包含上覆於該介電層上之一第三金屬層。
[38] 如請求項37之組件，其中該等基礎粒子中之至少某些基礎粒子係藉由該等第二金屬層冶金結合至該第三金屬層。
[39] 如請求項22之組件，其中該等基礎粒子中之至少某些基礎粒子進一步包括由該第一金屬區包圍之一非金屬核心區。
[40] 如請求項39之組件，其中每一非金屬核心區係選自由以下各項組成之群組之一材料：二氧化矽、陶瓷、石墨及聚合物。
[41] 如請求項39之組件，其中每一基礎粒子之該第一金屬區具有大於該基礎粒子之該第二金屬層之一厚度之一厚度。
[42] 如請求項39之組件，其中該非金屬核心區係一固體無機介電材料，且該導電通孔之該楊氏模量係包括於該通孔中之該等金屬及該固體無機介電材料之楊氏模量之至多50%。
[43] 一種組件，其包含：一基板，其具有一第一表面及遠離該第一表面之一第二表面，該基板具有小於10 ppm/℃之一CTE；一開口，其在該第一表面與該第二表面之間沿一方向延伸；及一導電通孔，其在該開口內延伸，該導電通孔包括複數個基礎粒子，每一基礎粒子包括一第一金屬之一第一區，該第一金屬之該第一區實質上由不同於該第一金屬之一第二金屬之一層覆蓋，該等基礎粒子冶金結合在一起且該等粒子之該等第二金屬層至少部分地擴散至該等第一區中，該導電通孔包括佔據該導電通孔之一體積之至少10%之一體積之填隙粒子。
[44] 如請求項43之組件，其中該等填隙粒子具有小於10 ppm/℃之一CTE。
[45] 如請求項44之組件，其中該導電通孔之楊氏模量係包括於該通孔中之該等金屬及該等填隙粒子之材料之楊氏模量之至多50%。
[46] 如請求項43之組件，其中該等填隙粒子中之至少某些填隙粒子係第三金屬粒子。
[47] 如請求項43之組件，其中該等填隙粒子中之至少某些填隙粒子具有一非金屬核心區，該非金屬係選自由以下各項組成之群組：二氧化矽、陶瓷、石墨及聚合物。
[48] 如請求項47之組件，其中每一非金屬核心區係由一第三金屬層包圍。
[49] 一種系統，其包含如請求項1、22或43中任一項之結構及電連接至該結構之一或多個其他電子組件。
[50] 如請求項49之系統，其進一步包含一外殼，該結構及該等其他電子組件係安裝至該外殼。
[51] 一種製作一組件之方法，其包含：提供一基板，該基板具有一第一表面及遠離該第一表面之一第二表面，該基板具有小於10 ppm/℃之一CTE，該基板具有自該第一表面朝向該第二表面延伸之一開口；將複數個基礎粒子沈積至該開口中，每一基礎粒子包括一第一金屬區及覆蓋該第一金屬區之一第二金屬層，該第二金屬層具有低於400℃之一熔點，該第一金屬區具有500℃或以上之一熔點；及加熱該等基礎粒子以使得每一第二金屬層使該等基礎粒子彼此熔合以形成在該開口內延伸之一連續導電通孔，該導電通孔包括散佈於經結合基礎粒子之間的孔隙，該等孔隙佔據該導電通孔之一體積的10%或以上。
[52] 如請求項51之方法，其中該基板包含毗鄰該第二表面之複數個主動半導體裝置，且該導電通孔與該第二表面處之複數個導電元件中之至少一者電連接。
[53] 如請求項51之方法，其進一步包含在加熱該等基礎粒子之步驟之後平坦化該第一表面。
[54] 如請求項51之方法，其進一步包含將一聚合物介質沈積至散佈於該等經結合基礎粒子之間的該等孔隙中之至少某些孔隙中，該聚合物介質在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度。
[55] 如請求項51之方法，其進一步包含將焊料沈積至散佈於該等經結合基礎粒子之間的該等孔隙中之至少某些孔隙中，該焊料在該開口內自該第一表面及該第二表面中之至少一者至少延伸至一滲透深度。
[56] 如請求項51之方法，其中每一第一金屬區係選自由以下各項組成之群組之一金屬：銅、鎳、鋁及鎢以及包括銅之一合金。
[57] 如請求項51之方法，其中每一第二金屬層係選自由以下各項組成之群組之一金屬：錫、鉍、銦、鎘、硒、鋅及其合金。
[58] 如請求項51之方法，其中每一基礎粒子包括該第一金屬區與該第二金屬層之間的一障壁層。
[59] 如請求項51之方法，其中該等基礎粒子係提供於一液體載體材料中。
[60] 如請求項59之方法，其中藉由滴塗、噴墨印刷、雷射印刷、絲網印刷或鏤版印刷執行將該等基礎粒子沈積至該開口中之步驟。
[61] 如請求項59之方法，其中該液體載體材料由於該加熱步驟而蒸發。
[62] 如請求項59之方法，其中該液體載體材料包括一助熔組份。
[63] 如請求項62之方法，其進一步包含在該加熱步驟期間或之後執行一真空處理以移除該助熔組份。
[64] 如請求項51之方法，其中該第二金屬層係覆蓋該第一金屬區之一雙金屬層，且該加熱步驟將該等基礎粒子加熱至一瞬時液相反應溫度，每一第二雙金屬層形成包圍該第一金屬區之一共熔低熔化物。
[65] 如請求項64之方法，其中該等基礎粒子中之至少某些毗鄰者之該共熔低熔化物擴散至該等毗鄰基礎粒子之該等第一金屬區中。
[66] 如請求項64之方法，其中每一第二雙金屬層包括一錫層及包括選自由以下各項組成之群組之一金屬之一合金之一層：銀、銅、銦、鋅及鉍。
[67] 如請求項51之方法，其中該開口界定自該第一表面朝向該第二表面延伸之一內表面，該方法進一步包含在形成該導電通孔之前沈積塗覆該內表面之一絕緣介電層。
[68] 如請求項67之方法，其進一步包含在形成導電通孔之前形成上覆於該介電層上且給該開口加襯之一第三金屬層。
[69] 如請求項68之方法，其中形成該導電通孔之該步驟冶金結合該等基礎粒子中之至少某些基礎粒子與該第三金屬層。
[70] 如請求項51之方法，其中將該等基礎粒子沈積至該開口中之該步驟包括：將該等基礎粒子與填隙粒子之一混合物沈積至該開口中，該等填隙粒子併入至該導電通孔之結構中。
[71] 如請求項70之方法，其中該等填隙粒子中之至少某些填隙粒子係第三金屬粒子。
[72] 如請求項71之方法，其中該等填隙粒子包括選自由以下各項組成之群組之至少一種金屬：銀、金、鎢、鉬及鎳。
[73] 如請求項70之方法，其中該等填隙粒子中之至少某些填隙粒子具有一非金屬核心區，該非金屬係選自由以下各項組成之群組：二氧化矽、陶瓷、石墨及聚合物。
[74] 如請求項51之方法，其中該等基礎粒子中之至少某些基礎粒子進一步包括由該第一金屬區包圍之一非金屬核心區。
[75] 如請求項74之方法，其中每一非金屬核心區係選自由以下各項組成之群組之一材料：二氧化矽、陶瓷、石墨及聚合物。

类似技术:

公开号 | 公开日 | 专利标题

TWI493670B|2015-07-21|使用導電粒子之低應力矽穿孔設計

TWI538147B|2016-06-11|低應力導通體

TWI511248B|2015-12-01|多孔基材中之通路

JP5986178B2|2016-09-06|超小型電子ユニット

TWI584432B|2017-05-21|應力降低之直通矽晶穿孔與中介體結構

TW201222685A|2012-06-01|Staged via formation from both sides of chip

TW201240040A|2012-10-01|Stacked microelectronic assembly with TSVs formed in stages with plural active chips

同族专利:

公开号 | 公开日

CN103718285A|2014-04-09|

TWI493670B|2015-07-21|

CN103718285B|2017-02-15|

US8723049B2|2014-05-13|

US20120314384A1|2012-12-13|

JP2014517537A|2014-07-17|

US9433100B2|2016-08-30|

US20140201994A1|2014-07-24|

KR20140053946A|2014-05-08|

WO2012170625A1|2012-12-13|

EP2718968A1|2014-04-16|

JP5941983B2|2016-06-29|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US5624741A|1990-05-31|1997-04-29|E. I. Du Pont De Nemours And Company|Interconnect structure having electrical conduction paths formable therein|

US5540379A|1994-05-02|1996-07-30|Motorola, Inc.|Soldering process|

JP3311899B2|1995-01-20|2002-08-05|松下電器産業株式会社|回路基板及びその製造方法|

US5573859A|1995-09-05|1996-11-12|Motorola, Inc.|Auto-regulating solder composition|

US6143116A|1996-09-26|2000-11-07|Kyocera Corporation|Process for producing a multi-layer wiring board|

US6286206B1|1997-02-25|2001-09-11|Chou H. Li|Heat-resistant electronic systems and circuit boards|

JP2000223836A|1999-01-28|2000-08-11|Kyocera Corp|多層配線基板およびその製造方法|

US6555762B2|1999-07-01|2003-04-29|International Business Machines Corporation|Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition|

TW498707B|1999-11-26|2002-08-11|Matsushita Electric Ind Co Ltd|Wiring substrate and production method thereof|

DE60143654D1|2000-06-20|2011-01-27|Asahi Glass Co Ltd|Schichtungsflüssigkeit zur herstellung einer transparenten folie und anzeigevorrichtung|

CN1196392C|2000-07-31|2005-04-06|日本特殊陶业株式会社|布线基板及其制造方法|

EP1213952A3|2000-12-05|2004-06-30|Matsushita Electric Industrial Co., Ltd.|Circuit substrate and manufacturing method thereof|

JP3473601B2|2000-12-26|2003-12-08|株式会社デンソー|プリント基板およびその製造方法|

US7276787B2|2003-12-05|2007-10-02|International Business Machines Corporation|Silicon chip carrier with conductive through-vias and method for fabricating same|

US7202154B2|2004-01-05|2007-04-10|International Business Machines Corporation|Suspension for filling via holes in silicon and method for making the same|

JP4377764B2|2004-07-12|2009-12-02|株式会社日立ハイテクノロジーズ|電気泳動装置及び分析方法|

JP4747707B2|2004-11-09|2011-08-17|ソニー株式会社|多層配線基板及び基板製造方法|

US7425507B2|2005-06-28|2008-09-16|Micron Technology, Inc.|Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures|

DE102005036824A1|2005-08-04|2007-03-29|Siemens Ag|Chipmodul zum Einbau in Sensorchipkarten für fluidische Anwendungen sowie Verfahren zur Herstellung eines derartigen Chipmoduls|

US7517798B2|2005-09-01|2009-04-14|Micron Technology, Inc.|Methods for forming through-wafer interconnects and structures resulting therefrom|

CN101356637B|2005-11-08|2012-06-06|Nxp股份有限公司|使用临时帽层产生受到覆盖的穿透衬底的通道|

JP5114858B2|2006-03-28|2013-01-09|富士通株式会社|多層配線基板およびその作製方法|

EP2575166A3|2007-03-05|2014-04-09|Invensas Corporation|Chips having rear contacts connected by through vias to front contacts|

JP5311609B2|2007-10-30|2013-10-09|新光電気工業株式会社|シリコンインターポーザの製造方法およびシリコンインターポーザと、これを用いた半導体装置用パッケージおよび半導体装置|

US7968975B2|2008-08-08|2011-06-28|International Business Machines Corporation|Metal wiring structure for integration with through substrate vias|

JP5624364B2|2010-05-24|2014-11-12|株式会社メムス・コア|配線構造物及びその製造方法|

US9640437B2|2010-07-23|2017-05-02|Tessera, Inc.|Methods of forming semiconductor elements using micro-abrasive particle stream|

US8847376B2|2010-07-23|2014-09-30|Tessera, Inc.|Microelectronic elements with post-assembly planarization|

US8796135B2|2010-07-23|2014-08-05|Tessera, Inc.|Microelectronic elements with rear contacts connected with via first or via middle structures|

US8697569B2|2010-07-23|2014-04-15|Tessera, Inc.|Non-lithographic formation of three-dimensional conductive elements|

US8598695B2|2010-07-23|2013-12-03|Tessera, Inc.|Active chip on carrier or laminated chip having microelectronic element embedded therein|

US8791575B2|2010-07-23|2014-07-29|Tessera, Inc.|Microelectronic elements having metallic pads overlying vias|US8816505B2|2011-07-29|2014-08-26|Tessera, Inc.|Low stress vias|

JP5099272B1|2011-12-26|2012-12-19|パナソニック株式会社|多層配線基板とその製造方法|

TW201340807A|2011-12-28|2013-10-01|Panasonic Corp|撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板|

JP5382270B1|2012-01-17|2014-01-08|パナソニック株式会社|配線基板とその製造方法|

EP2883430A4|2012-08-10|2016-05-11|Ericsson Telefon Ab L M|LADDER PLATE ASSEMBLY AND METHOD FOR PRODUCING AN ELECTRICAL CONNECTION TO A CONDUCTOR PLATE|

US8809181B2|2012-11-07|2014-08-19|Intel Corporation|Multi-solder techniques and configurations for integrated circuit package assembly|

US8933564B2|2012-12-21|2015-01-13|Intel Corporation|Landing structure for through-silicon via|

CN203707402U|2013-12-05|2014-07-09|番禺得意精密电子工业有限公司|电连接器|

KR20160046621A|2014-10-21|2016-04-29|삼성전자주식회사|반도체 칩 패키지 테스트용 테스트 소켓 및 이의 제조 방법|

US9731384B2|2014-11-18|2017-08-15|Baker Hughes Incorporated|Methods and compositions for brazing|

US9397048B1|2015-03-23|2016-07-19|Inotera Memories, Inc.|Semiconductor structure and manufacturing method thereof|

US10070533B2|2015-09-30|2018-09-04|3D Glass Solutions, Inc.|Photo-definable glass with integrated electronics and ground plane|

US20190326130A1|2016-11-18|2019-10-24|Samtec Inc.|Filling materials and methods of filling through holes of a substrate|

US10224301B2|2017-07-05|2019-03-05|Advanced Semiconductor Engineering, Inc.|Semiconductor package device and method of manufacturing the same|

WO2019032846A1|2017-08-10|2019-02-14|Molex, Llc|METHOD AND APPARATUS FOR FORMING AN ELECTRICAL CIRCUIT COMPRISING ALUMINUM AND ONE OR MORE DISSOLVABLE METALS|

KR20200001361A|2018-06-27|2020-01-06|삼성전자주식회사|반도체 장치 및 그 제조 방법|

CN109470699A|2018-10-15|2019-03-15|北京工业大学|一种tsv电镀铜填充效果的测试方法|

法律状态:
2021-04-21| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

US13/156,609|US8723049B2|2011-06-09|2011-06-09|Low-stress TSV design using conductive particles|

[返回顶部]