台湾专利TW201304078A 使用引線架體以形成用於半導體晶粒的垂直互連的通過密封物的開口之半導體裝置和方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明揭露一種具有引線架的半導體裝置，其係具有從該底板延伸的複數個體部。第一半導體晶粒係被安裝到在該體部之間之引線架的底板。一密封物會被沈積在第一半導體晶粒與底板上以及該引線架的體部周圍。在該引線架的體部上的一部份密封物會被移除，以形成第一開口於暴露該體部的密封物中。一互連結構會被形成在該密封物上並且延伸入第一開口內，而到該引線架的體部。該引線架與體部會被移除，以形成第二開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。以延伸入該密封物的第二開口的凸塊而將第二半導體晶粒係被安裝在第一半導體晶粒上，以電性連接到該互連結構。
公开号:TW201304078A
申请号:TW101117747
申请日:2012-05-18
公开日:2013-01-16
发明作者:Hee-Jo Chi；Nam-Ju Cho；Han-Gil Shin
申请人:Stats Chippac Ltd；
IPC主号:H01L24-00

专利说明:
使用引線架體以形成用於半導體晶粒的垂直互連的通過密封物的開口之半導體裝置和方法
本發明一般係關於半導體裝置，且更特別地係關於使用引線架的體部以形成用於半導體晶粒的垂直互連的通過蜂巢式排列中之密封物的開口之一種半導體裝置和方法。
半導體裝置一般可被發現於現代電子產品中。半導體裝置在電性元件的數目與密度中會改變。分開的半導體裝置一般包含一種電性元件，例如發光二極體(LED)、小訊號電晶體、電阻器、電容器、電感器以及功率金屬氧化物半導體場效電晶體(MOSFET)。積體半導體裝置基本上包含數百至數百萬個電性元件。積體半導體裝置的實例包括微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池、以及數位微鏡裝置(DMD)。
半導體裝置會進行廣範圍的功能，譬如訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將陽光轉換成電力、以及產生電視顯示器用的視覺投影。在娛樂、通訊、功率轉換、網路、電腦與消費性產品的領域中可發現半導體裝置。在軍事應用、航空、汽車、工業控制器與辦公室設備中亦可發現半導體裝置。
半導體裝置應用半導體材料的電特性。半導體材料的原子結構允許其導電性可藉由電場或基極電流的施加或者經由摻雜製程來操作。摻雜會將雜質引入於半導體材料內，以操作與控制半導體裝置的傳導性。
半導體裝置包含主動與被動電性結構。主動結構，包括雙極性與場效電晶體，其係控制電流的流動。藉由改變電場或基極電流的摻雜與施加程度，電晶體會促進或限制電流的流動。被動結構，包括電阻器、電容器與電感器，其係會產生進行許多電性功能所必要之電壓與電流之間的關係。被動與主動結構會被電性連接，以形成電路，其係會致使半導體裝置進行高速計算與其它有用功能。
半導體裝置一般會使用兩複雜的製造製程來製造，亦即前端製造與後端製造，每一個皆包含潛在數百個步驟。前端製造包含將複數個晶粒形成在半導體晶圓表面上。每一半導體晶粒基本上相同，其係並且包含藉由電性連接主動與被動元件所形成的電路。後端製造包含從被完工的晶圓將各別半導體晶粒切單，並且將該晶粒封裝，以提供結構性支撐與環境隔離。在此所使用的用詞〝半導體晶粒〞意指單數與複數兩形式的字，其係並且因此意指單一半導體裝置與複數個半導體裝置兩者。
半導體製造的其中一個目標係為生產更小的半導體裝置。更小的裝置基本上消耗更少的功率、具有更高的性能、並可更有效率地生產。此外，更小的半導體裝置具有更小的足跡，其係對更小的終端產品而言是令人希望的。更小的半導體晶粒尺寸可藉由在前端製程中的改善情形來得到，其係會造成具有更小、更高密度之主動與被動元件的半導體晶粒。後端製程可藉由電性互連與封裝材料的改善而造成具有較小足跡的半導體裝置封裝。
習知的扇出晶圓級晶片尺寸封裝(Fo-WLCSP)包含具有凸塊形成在該晶粒主動表面上之接觸襯墊上的半導體晶粒。該半導體晶粒係被安裝到基板並且覆蓋以密封物。傳導通道係被形成通過該基板周圍的密封物，以用於垂直電性互連。不過，傳導通道的形成包含耗時的電鍍製程，其係並且易受孔隙與其他缺陷的影響。該些缺陷會降低製造產量並且增加成本。
在另外的習知Fo-WLCSP中，引線架會被安裝在半導體與基板上。引線架具有被配置在基板上與半導體晶粒周圍的垂直導電體。一封裝物會被配置在半導體晶粒與導電體周圍。當引線架被切單時，該導電體會以用於垂直互連之該封裝物內的傳導通道來電性絕緣。扭曲係為對Fo-WLCSP的主要擔憂，以及來自電性短路的缺點。
關於對半導體晶粒之簡單與有效成本之垂直電性互連的需求係存在。相應地，在一種實施例中，本發明係為一種製造半導體裝置的方法，其係包含以下步驟：提供一引線架，其係具有底板以及與該底板整合並且自其延伸的複數個體部；將第一半導體晶粒安裝到該體部之間之引線架的底板；將一封裝物沈積在第一半導體晶粒與底板上並且在該引線架的體部周圍；將在該引線架之體部上的一部份密封物移除，以將第一開口形成在暴露該體部的密封物中；將一互連結構形成在該密封物上並且延伸入第一開口，而到該引線架之體部；以及將該引線架與體部移除，以形成第二開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
在另一實施例中，本發明係為一種製造半導體裝置的方法，其係包含以下步驟：提供具有複數個體部從該載體延伸的一載體；將一第一半導體晶粒安裝到在該體部之間的載體；將一密封物沈積在第一半導體晶粒與載體上並且在該載體的體部周圍；將在該載體之體部上的一部份密封物移除，以將第一開口形成在暴露該體部的密封物中；將一互連結構形成在該密封物上並且延伸入第一開口，而到該載體之體部；以及將該載體與體部移除，以形成第二開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
在另一實施例中，本發明係為一種製造半導體裝置的方法，其係包含以下步驟：提供具有複數個體部從該載體延伸的一載體；將一第一半導體晶粒安裝到在該體部之間的載體；將一密封物沈積在第一半導體晶粒與載體上並且在該載體的體部周圍；將一互連結構形成在該密封物上並且延伸到該載體之體部；以及將該載體與體部移除，以形成第一開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
在另一實施例中，本發明係為一種半導體裝置，其係包含一載體，其係具有複數個體部從該載體延伸。第一半導體晶粒係被安裝到該體部之間的載體。一密封物係被沈積在第一半導體晶粒與載體上以及在該載體的體部周圍。一互連結構係被形成在該密封物上並且延伸到該載體之體部。該載體與體部會被移除，以形成開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
本發明以在參考圖式之以下說明中的一或更多實施例來說明，其中相同數字代表相同或類似元件。雖然本發明根據最佳模式來說明，以用來得到本發明之目的。那些熟諳該技藝者將會理解到，其係意圖涵蓋被包括在以下發明與圖式所支持之附加申請專利範圍與它們等同物所定義之本發明精神與範圍內的替代、改良與等同物。
半導體裝置一般可使用兩複雜製造製程來製造：前端製造與後端製造。前端製造包含將複數個晶粒形成在半導體晶圓表面上。在該晶圓上的每一晶粒皆包含主動與被動電性元件，其係會被電性連接，以形成功能性電路。主動電性元件，譬如電晶體與二極體，其係具有控制電流流動的能力。被動電性元件，譬如電容器、電感器、電阻器與變壓器，其係會產生一關係於執行電路功能所必要的電壓與電流之間。
被動與主動元件會被形成在半導體晶圓表面上，其係藉由一連串製程步驟，包括：摻雜、沈積、光微影、蝕刻與平面化。藉由譬如離子植入或熱擴散之技術，摻雜會將雜質引入到半導體材料內。摻雜製程會改良在主動裝置中半導體材料的導電性、將半導體材料轉換成絕緣體、導體、或者因應一電場或基極電流來動態地改變該半導體材料傳導率。電晶體包含在施加電場或基極電流時致使電晶體能夠促進或限制電流流動所必要而排列之改變摻雜型態與程度的區域。
主動與被動元件可藉由具有不同電特性的材料層所形成。該些層可藉由欲被沈積之材料種類所部份決定的各種沈積技術來形成。例如，薄膜沈積包含化學蒸汽沈積(CVD)、物理蒸汽沈積(PVD)、電解電鍍、以及無電電鍍製程。每一層通常會被圖案化，以形成主動元件、被動元件部份或元件之間的電性連接。
該些層可使用光學微影來圖案化，其係包含光敏材料(例如，光阻)之沈積在欲被圖案化之層上。一圖案可使用光線從一光遮罩轉換成光阻。在一種實施例中，受到光線影響的光阻圖案部份可使用溶劑來移除，以暴露欲被圖案化的下層部份。在另一實施例中，沒有受到光線影響的光阻圖案部份，負光阻，其係會使用溶劑來移除，以暴露欲被圖案化之下層部份。剩下的光阻會被移除，以留下一圖案化層。或者，一些種類的材料可藉由將該材料直接沈積入由使用譬如無電與電解電鍍技術之先前沈積/蝕刻製程所形成的區域或孔隙內來圖案化。
將一薄膜材料沈積在現存圖案上，其係可擴大底部圖案並且產生一非均勻的平表面。非均勻平表面務必會產生更小且更密集封裝的主動與被動元件。平面化可被使用來自晶圓表面移除材料，並且產生一均勻平表面。平面化包含以一拋光襯墊來拋光該晶圓表面。在拋光期間內，研磨材料與腐蝕化物可被添加到晶圓表面。該化物之研磨與腐蝕動作的合併機械動作會移除任何不規則地形，以導致均勻的平表面。
後端製造意指將該拋光晶圓切割或切單為各別晶粒，隨後並且將該晶粒包裝，以用於結構性支撐與環境隔離。為了將半導體晶粒切單，該晶圓可沿著該晶圓所謂鋸尺街或劃線的非功能性區域而被割痕與破裂。該晶圓可使用雷射切割工具或鋸尺刀片被切單。在切單以後，該各別半導體晶粒會被安裝到一封裝基板，其係包括用於與其他系統元件互連的接腳或接觸襯墊。被形成在半導體晶粒上的接觸襯墊隨後會被連接到該封裝物內的接觸襯墊。電性連接可以銲料凸塊、短釘凸塊、導電膏或引線接合來進行。一密封物或其它焊接材料係被沈積在該封裝上，以提供物理支撐與電性絕緣。該拋光的封裝隨後可被插入於一電性系統內，且該半導體裝置的功能係可供其他系統元件使用。
圖1顯示電子裝置50，其係擁有具有複數個半導體封裝物被安裝在其表面上的晶片載體基板或印刷電路板(PCB)52。依據該應用，電子裝置50可具有一種半導體封裝物，或者複數種半導體封裝物。為了說明之目的，不同種半導體封裝物係被顯示於圖1中。
電子裝置50係為使用半導體封裝物來進行一或更多電性功能的獨立系統。或者，電子裝置50係為更大系統的子元件。例如，電子裝置50係為部份的行動電話、個人數位助理(PDA)、數位攝影機(DVC)、或其它電子通訊裝置。或者，電子裝置50係為可被插入於電腦內的圖形卡、網路界面卡或其它訊號處理卡。半導體封裝物包括微處理器、記憶體、特殊應用積體電路(ASIC)、邏輯電路、類比電路、射頻電路、分隔裝置或其它半導體晶粒或電性元件。對這些可被市場接受的產品而言，微型化與重量減輕是必要的。半導體裝置之間的距離必須被減少，以得到更高的密度。
在圖1中，PCB 52提供用於被安裝在PCB上之半導體封裝物的結構性支撐與電性互連的一般基板。傳導訊號軌跡54會使用蒸發、電解電鍍、無電電鍍、網印、或其它適合的金屬沈積製程而被形成在PCB52之表面上或諸層內。訊號軌跡54提供用於半導體封裝物、安裝元件與其他外部系統元件之每一個之間的電性溝通。軌跡54同樣提供功率與接地連接到半導體封裝物的每一個。
在一些實施例中，半導體裝置具有兩封裝級。第一級封裝係為一種用於將半導體晶粒機械與電性附著到中間載體的技術。第二級封裝包含將中間載體機械與電性附著到PCB。在其他實施例中，半導體裝置僅僅具有第一級封裝，在此該晶粒可被機械且電性地直接安裝到PCB。
為了顯示之目的，數種第一級封裝，包括接合配線封裝物56與覆晶58，其係會被顯示於PCB52上。此外，數種第二級封裝，包括球柵陣列(BGA)60、凸塊晶片載體(BCC)62、雙行封裝(DIP)64、地柵陣列(LGA)66、多晶片模組(MCM)68、四方形扁平無引線封裝(QFN)70、以及四方形扁平封裝72，其係會被顯示安裝在PCB52上。依據該系統必要條件，半導體封裝物的任一組合，其係架構以第一與第二級封裝形式的任何組合，以及其他電子元件，其係可被連接到PCB52。在一些實施例中，電子裝置50包括單一附著的半導體封裝物，然而其他半導體則要求複數個互連封裝物。藉由組合一或更多個半導體封裝物於單一基板上，製造商可將事先製造的元件結合成電子裝置與系統。因為半導體封裝物包括複雜功能，所以電子裝置則可使用更便宜元件以及流線式製造製程來製造。結果所產生的裝置幾乎不太可能失敗，且製造起來較不昂貴，而導致消費者更低的成本。
圖2a-2c顯示示範性半導體封裝。圖2a顯示被安裝在PCB 52上之DIP64的進一步細節。半導體晶粒74包括主動區域，其係包含以形成在晶粒內之主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路，其係並且根據該晶粒的電性設計而被電性互連。例如，該電路包括形成在半導體晶粒74之主動區域內的一或更多電晶體、二極體、電感器、電容器、電阻器與其他電路元件。接觸襯墊76係為一或更多層傳導材料，譬如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或銀(Ag)，其係並且電性連接到被形成於半導體晶粒74內的電路元件。在DIP64的組裝期間內，半導體晶粒74係使用金-矽共晶層或黏著材料(譬如熱環氧或環氧樹脂)而被安裝到中間載體78。該封裝體包括絕緣封裝材料，譬如聚合物或陶瓷。導體引線80與接合配線82提供電性連接於半導體晶粒74與PCB52之間。密封物84係被沈積於該封裝物上，以用於藉由避免濕氣與顆粒進入該封裝物並且污染半導體晶粒74或接合配線82的環境保護。
圖2b顯示安裝在PCB52上之BCC62的進一步細節。半導體晶粒88係使用底層充填材料或環氧樹脂黏著材料92而被安裝在載體90上。接合配線94提供第一級封裝互連於接觸襯墊96與98之間。焊接化合物或密封物100係被沈積在半導體晶粒88與接合配線94上，以提供物理支撐與電性絕緣給該裝置。接觸襯墊102係使用適當的金屬沈積製程(譬如電解電鍍或無電電鍍)而被形成在PCB52的表面上，以避免氧化。接觸襯墊102係被電性連接到在PCB52中的一或更多傳導訊號軌跡54。凸塊104係被形成在BCC62的接觸襯墊98以及PCB52的接觸襯墊102之間。
在圖2c中，半導體晶粒58係以覆晶型態的第一級封裝而被面向下地安裝到中間載體106。半導體晶粒58的主動區域108包含以根據該晶粒的電性設計而形成之主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路。例如，該電路包括一或更多個電晶體、二極體、電感器、電容器、電阻器與其他電路元件於主動區域108內。半導體晶粒58係經由凸塊110而被電性與機械性連接到載體106。
BGA60係以使用凸塊112的BGA型態第二型封裝而電性與機械性連接到PCB52。半導體晶粒58係經由凸塊110、訊號線114以及凸塊112而電性連接到在PCB52中的傳導訊號軌跡54。焊接化合物或密封物116係被沈積在半導體晶粒58與載體106上，以提供物理性支撐與電性絕緣給該裝置。該覆晶半導體裝置提供一短的導電路徑，其係從半導體晶粒58上的主動裝置到PCB52上的傳導軌跡，以便減少訊號傳播距離、降低電容以及改善總電路性能。在另一實施例中，半導體晶粒58會使用不具有中間載體106的覆晶型第一級封裝而機械且電性地直接連接到PCB52。
圖3a顯示具有用於結構性支撐之基極基板材料122(譬如矽、鍺、砷化鎵、磷化銦或碳化矽)的半導體晶圓120。複數個半導體晶粒或元件124係被形成在藉由以上所說明之非主動、晶粒間晶圓區域或鋸尺街126而隔開的晶圓120上。鋸尺街126提供切割區域，以將半導體晶圓120切單成各別半導體晶粒124。
圖3b顯示一部份半導體晶圓120的截面圖。每一半導體晶粒124則具有背表面128與主動表面130，其係包含以根據該晶粒之電性設計與功能而形成在該晶粒內並且電性互連之主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路。例如，該電路包括形成在主動表面130內的一或更多電晶體、二極體與其他電路元件，以實施類比電路或數位電路，譬如數位訊號處理器(DSP)、ASIC、記憶體或其它訊號處理電路。半導體晶粒124同樣包含積體被動裝置(IPD)，譬如電感器、電容器與電阻器，以用於射頻訊號處理。
傳導層132係使用PVD、CVD、電解電鍍、無電電鍍製程或其他適當的金屬沈積製程而被形成在主動表面130上。傳導層132係為鋁、銅、錫、鎳、金、銀或其他適當導電材料的其中一層或更多層。傳導層132係以電性連接到主動表面130上之電路的接觸襯墊來操作。接觸襯墊132可距半導體晶粒124邊緣一第一距離被並排配置，如圖3b所示。或者，接觸襯墊132可被偏置於複數列中，以致於第一列接觸襯墊能夠距該晶粒邊緣第一距離地被配置，且與第一列交替的第二列接觸襯墊則會距該晶粒邊緣第二距離地被配置。
在圖3c中，半導體晶圓120可使用鋸尺刀片或雷射切割工具134被切單，其係經過鋸尺街126而被切成各別半導體晶粒124。
圖4a-4q顯示使用具有積分體部之引線架來形成用於半導體晶粒之垂直互連的通過密封物之開口的製程。圖4a顯示一部份晶圓形式或條形式的載體或引線架136，其係擁有具有晶粒安裝位置140與複數個體部142與底板整合並自其延伸的底板138。圖4b顯示在底板138周圍之蜂巢式排列中具有複數列積分體142之引線架136的頂部視圖。在一種實施例中，引線架136係為以引線架製造技術(譬如標印或蝕刻成一單一積體結構)來製造之非切單、事先形成、疊層基板。引線架136係為一事先電鍍的引線架(PPF)。引線架136係為金、銀、鎳、鉑、銅、銅合金(包括鎳、鐵、鋅、錫、鉻、銀與磷的其中一個或更多個元件)或其他適當導電材料。引線架136提供結構性支撐與電性互連給半導體晶粒124。
或者，暫時性載體136包含一犧牲基極材料，譬如矽、鍺、砷化鎵、磷化銦、碳化矽、樹脂或其他適當的低成本剛性材料，以用於結構性支撐。載體136包括晶粒安裝位置140以及從該載體延伸的複數個體部142。
在圖4c中，來自圖3a-3c的半導體晶粒124係被放置在晶粒安裝位置140上，其係具有背表面128面向引線架136。圖4d顯示以晶粒附著黏著劑144而安裝到引線架136之體部142之間之晶粒安裝位置140的半導體晶粒124，其係為部分重新組成或重新架構的晶圓級封裝。在一種實施例中，一真空會被牽引到引線架136的底板138上，以減少在隨後製程步驟期間內的彎曲。
在圖4e中，一密封物或焊接化合物146會被沈積在半導體晶粒124與引線架136上，其係使用焊膏印刷、壓縮焊接、傳送焊接、液體密封焊接、真空疊層、旋塗或其他適當施加器。密封物146係為聚合物合成物材料，譬如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸、或具有適當充填物的聚合物。密封物146的黏度會被選擇，以用於均勻涵蓋範圍，例如低黏度會增加密封物的流動。密封物146係為非傳導性，其係並且在環境上可保護該半導體裝置免於外部元件與污染。在另一實施例中，膜協助焊接(FAM)可被施加在半導體晶粒124與引線架136上。
在一選擇步驟中，密封物146的背表面148可藉由研磨器150而被平面化，以暴露主動表面130與傳導層132，如圖4f所示。密封物146亦可藉由蝕刻製程或CMP來平面化，以暴露主動表面130與傳導層132。在圖4g中，一部份密封物146可藉由經過光阻層(沒顯示)的蝕刻製程來移除，以形成引線架136的圖案化開口152以及暴露體部142。
從圖4e延續，一部份密封物146可藉由經過光阻層的蝕刻製程來移除，以形成圖案化開口154以及暴露體部142，如圖4h所示。在相同製程步驟中，一部份密封物146可藉由經過光阻層之蝕刻製程來移除，以形成半導體晶粒124的圖案化開口156以及暴露傳導層132。
或者，圖案化開口152-156可藉由使用雷射158的雷射直接剝蝕來形成，以將在需要更精細互連尺寸之施加中的部份密封物146與暴露體部142與傳導層132移除，如圖4i所示。
在圖4j中，傳導層160可使用一圖案化與金屬沈積製程(譬如印刷、PVD、CVD、濺射、電解電鍍與無電電鍍)而共形地被施加在密封物146、暴露部份體部142與暴露傳導層132上。傳導層160係為鋁、銅、錫、鈦、鎳、金、銀或其他適當導電材料的其中一或更多層。傳導層160緊接著密封物146的輪廓，包括到開口154與156內。在一種實施例中，傳導層160包括一黏著層、阻障物層、以及晶種或濕潤層。一部份傳導層160會電性連接到傳導層132。其他部份的傳導層160可依據半導體晶粒124的設計與功能而被電性共有或電性隔離。
在圖4k中，絕緣或介質層162會被形成在密封物146與傳導層160上，其係使用PVD、CVD、印刷、旋塗、噴塗、堆疊、燒結或熱氧化。絕緣層162包含二氧化矽(SiO2)、氮化矽(Si3N4)、氧氮化矽(SiON)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)、苯環丁烯(BCB)、聚亞醯胺(PI)、聚苯並噁唑(PBO)或其他適當介質材料之其中一或更多層。一部份絕緣層162可藉由經過光阻層的蝕刻製程被移除，以暴露傳導層160。
在圖41中，傳導層164可共形地被施加在傳導層160與絕緣層162上，其係使用圖案化與金屬沈積製程，譬如印刷、PVD、CVD、濺射、電解電鍍與無電電鍍。傳導層164係為鋁、銅、錫、鈦、鎳、金、銀或其他適當導電材料的一或更多層。傳導層164緊接著傳導層160與絕緣層162的輪廓。在一種實施例中，傳導層164包括黏著層、阻障物層、以及晶種或濕潤層。一部份傳導層164會被電性連接到傳導層160。其他部份的傳導層160可依據半導體晶粒124的設計與功能而被電性共有或電性隔離。
在圖4m中，絕緣或被動層166會被形成在絕緣層162與傳導層164上，其係使用PVD、CVD、印刷、旋塗、噴塗、堆疊、燒結或熱氧化。絕緣層166包含二氧化矽(SiO2)、氮化矽(Si3N4)、氧氮化矽(SiON)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)、或具有類似絕緣或結構性特性之其他材料之其中一或更多層。一部份絕緣層166可藉由經過光阻層之蝕刻製程被移除，以暴露傳導層164。
圖4n顯示暫時性基板或載體170，其係包含犧牲基極材料，譬如矽、聚合物、氧化鈹或其他適當低成本、剛性材料，以用於結構性支撐。一界面層或雙側帶171會被形成在載體170上，以當作暫時性黏著焊接膜或蝕刻停止層。在圖4m中之重新組成或重新架構的晶圓級封裝物係以面向該載體的絕緣層166而被安裝到界面層171與載體170。
在圖4o中，引線架136係藉由蝕刻製程來移除，以留下開口172於蜂巢式排列中的密封物146中，以暴露傳導層160。換句話說，它是密封物146內之引線架136之體部142所事先佔有的空間，一旦將引線架與體部移除的話，其係會形成開口172於密封物146中。
在圖4p中，載體170與界面層171可藉由化學蝕刻、機械性剝離、化學機械研磨、機械性研磨、熱烘焙、紫外光線、雷射掃瞄、或濕式剝離來移除，以暴露傳導層164與絕緣層166。
導電凸塊材料係被配置在傳導層164上，其係使用蒸發、電解電鍍、無電電鍍、球降落或網版印刷製程。凸塊材料係為鋁、錫、鎳、金、銀、鉛、鉍、銅、銲料與其組合，其係具有可選的流體溶液。例如，凸塊材料係為共晶錫/鉛、高鉛銲料或無鉛銲料。凸塊材料可使用適當黏著或接合製程而被接合到傳導層164。在一種實施例中，凸塊材料係藉由將該材料加熱超過其熔點以形成球或凸塊174而回流。在一些應用中，凸塊174可回流第二次，以改善到傳導層164的電性接觸。凸塊底層金屬(UBM)層可被形成在凸塊174下面。凸塊174亦可同樣被壓縮接合到傳導層164。凸塊174代表一種可形成在傳導層164上的互連結構。該互連結構同樣地為短釘凸塊、微凸塊或其它電性互連。
或者，引線架136可在形成凸塊174以後被移除。傳導層160與164、絕緣層162與166以及凸塊174之組合可組成內建的互連結構176。
在圖4q中，在圖4p中之重新組成或重新架構的晶圓級封裝，其係可以鋸尺刀片或雷射切割工具178而經過密封物146與內建互連結構176地被切單成各別扇出晶圓級晶片尺寸封裝(Fo-WLCSP)180。
圖5顯示在切單以後的Fo-WLCSP180。半導體晶粒124係經過內建互連結構176而電性連接到外部裝置。藉由將引線架136之體部142從密封物146移除所形成的開口172，其係會提供從相反內建互連結構176之Fo-WLCSP180側至傳導層160的互連路徑。
圖6a-6b顯示安裝到Fo-WLCSP180的半導體晶粒或封裝物182。在圖6a中，起源於半導體晶圓的半導體晶粒182，類似圖3a-3c，其係具有背表面184與主動表面186，其係包含以根據該晶粒之電性設計與功能而形成在該晶粒內並且電性互連的主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路。例如，該電路包括形成在主動表面186內的一或更多個電晶體、二極體與其他電路元件，以實施類比電路或數位電路，譬如DSP、ASIC、記憶體或其它訊號處理電路。半導體晶粒182亦可包含IPD，譬如電感器、電容器與電阻器，以用於射頻訊號處理。複數個接觸襯墊188係被形成在主動表面186上並且電性連接到在該主動表面上的電路。複數個凸塊190係形成在接觸襯墊188上。在一種實施例中，半導體晶粒182係為覆晶型晶粒。
以主動表面186面向Fo-WLCSP以及凸塊190對準開口172的蜂巢式排列，將半導體晶粒182放置在Fo-WLCSP180上。凸塊190會回流入內建互連結構176之暴露傳導層160上的開口172內，以冶金並且電性連接半導體晶粒182到Fo-WLCSP180。圖6b顯示在封裝層疊(PoP)排列194中半導體晶粒182之安裝到Fo-WLCSP180。開口172的蜂巢式排列有助於半導體晶粒182到Fo-WLCSP180的對準與安裝。由於凸塊190部份包含在開口172內，所以PoP排列194的總重量會被減少，且在回流期間內、在相鄰凸塊之間會有較少的橋接發生。或者，分開的主動或被動元件可被安裝到Fo-WLCSP180。
圖7顯示Fo-WLCSP196的另一種實施例，類似圖5，在將半導體晶粒安裝到引線架136以前，見圖4c-4d，其係具有複數個凸塊198形成在半導體晶粒124的傳導層132上。凸塊198會被冶金且電性連接到內建互連結構176的傳導層160。
圖8顯示Fo-WLCSP 200的另一種實施例，類似圖5，其係具有熱界面材料(TIM)202被配置在半導體晶粒124的背表面128上。TIM202係為熱環氧、熱環氧樹脂、或熱傳導焊膏。散熱片或熱沉204係被放置在並且安裝到半導體晶粒124上的TIM202。散熱片204係為銅、鋁、或具有高導熱性的其他材料。散熱片204與TIM202形成一熱傳導路徑，其係會分散並且耗散藉由半導體晶粒124之高頻電子元件所產生的熱，並且增加半導體封裝物200的熱性能。該熱係從散熱片204徑向地耗散。
圖9顯示Fo-WLCSP 210的另一種實施例，類似圖5，其係具有電磁干擾(EMI)或射頻干擾(RFI)遮蔽層212形成在半導體晶粒124的背表面128上。半導體晶粒124包含基頻電路，其係會產生EMI、RFI、或其它裝置間干擾，譬如電容性、電感性或傳導性耦合。在其他實施例中，半導體晶粒124包含易受EMI、RFI、與裝置間干擾影響的IPD。例如，包含在半導體晶粒124內的IPD提供用於高頻率應用(譬如共振器、高通過濾器、低通過濾器、帶通過濾器、對稱高-Q共振轉換器、以及調諧電容器)所必須的電性特徵。IPD可被使用當作前端無線射頻元件，其係可被放置在天線與接收器之間。IPD電感器可以是高-Q匹配器、轉換器或線圈，其係操作達到100千兆赫。在一些應用中，複數個匹配器係被形成在相同基板上，以允許多頻帶操作。例如，兩或更多匹配器係被使用於行動電話或其它全球行動通信系統(GSM)的四頻帶，每一頻帶係專用於四頻帶裝置的操作頻帶。典型的射頻系統需要複數個IPD與其他高頻電路於一或更多半導體封裝中，以進行必要的電性功能。
為了減少EMI與RFI的效果，遮蔽層212係以一黏著層214而放置在並且安裝在半導體晶粒124上。遮蔽層212係為鋁、銅、亞鐵鹽或羰基鐵、不鏽鋼、鎳銀、低碳鋼、矽-鐵鋼、箔、傳導樹脂、傳導焊膏以及能夠阻擋或吸收EMI、RFI與其他裝置間干擾之其他金屬與合成物的其中之一或更多層。在另一實施例中，遮蔽層212係為非金屬材料(譬如黑碳或鋁片)，以減少EMI與RFI的效果。遮蔽層212係經由被形成在開口172與內建互連結構176中的傳導層216而接地到外部低阻抗接地點。
圖10a-10c顯示形成PoP排列的另一實施例。圖10a顯示包含在Fo-WLCSP 220內的半導體晶粒124，如圖5所示。複數個通道係形成經過半導體晶粒124同時呈晶圓形式，見圖3a-3c，其係使用雷射鑽孔、機械鑽孔、蝕刻或深反應式離子蝕刻。該通道係使用電解電鍍、無電電鍍製程或其他適當的金屬沈積製程而充填以鋁、銅、錫、鎳、金、銀、鈦、鎢、多晶矽或其他適當導電材料，以形成z-方向垂直互連傳導性矽穿孔(TSV)222。傳導性TSV222會被電性連接到形成在TSV半導體晶粒124之背表面128上的傳導層132與傳導層224。在另一個實施例中，兩TSV半導體晶粒係背表面對背表面地堆疊，其係並且電性連接通過傳導性TSV。
在圖10b中，起源於半導體晶圓的半導體晶粒230，類似圖3a-3c，其係具有背表面232與主動表面234，其係包含以根據該晶粒之電性設計與功能而形成在該晶粒內並且電性互連之主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路。例如，該電路包括形成在主動表面234內的一或更多電晶體、二極體與其他電路元件，以實施類比電路或數位電路，譬如數位訊號處理器(DSP)、ASIC、記憶體或其它訊號處理電路。半導體晶粒230同樣包含IPD，譬如電感器、電容器與電阻器，以用於射頻訊號處理。複數個接觸襯墊236係被形成在主動表面234上並且電性連接到在該主動表面上的電路。複數個凸塊238係形成在接觸襯墊236上。在一種實施例中，半導體晶粒230係為覆晶型晶粒。
以主動表面234面向Fo-WLCSP以及凸塊238對準開口172的蜂巢式排列，將半導體晶粒230放置在Fo-WLCSP220上。凸塊238會回流入內建互連結構176之暴露傳導層160上的開口172內，以冶金並且電性連接半導體晶粒230到Fo-WLCSP220。圖10c顯示在封裝層疊(PoP)排列204中半導體晶粒230之安裝到Fo-WLCSP220。開口172的蜂巢式排列有助於半導體晶粒230之對準與安裝到Fo-WLCSP220。由於凸塊238部份包含在開口172內，所以PoP排列240的總重量會被減少，且在回流期間內、在相鄰凸塊之間會有較少的橋接發生。或者，分開的主動或被動元件可被安裝到Fo-WLCSP 220。
圖11a-11c顯示形成PoP排列的另一個實施例。從圖10a延續，起源於半導體晶圓的半導體晶粒250，類似圖3a-3c，其具有背表面252與主動表面254，其係包含以根據該晶粒之電性設計與功能而形成在該晶粒內並且電性互連之主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路。例如，該電路包括形成在主動表面234內的一或更多電晶體、二極體與其他電路元件，以實施類比電路或數位電路，譬如DSP、ASIC、記憶體或其它訊號處理電路。半導體晶粒250同樣包含IPD，譬如電感器、電容器與電阻器，以用於射頻訊號處理。複數個接觸襯墊236係被形成在主動表面254上並且電性連接到在主動表面上的電路。複數個凸塊258係形成在接觸襯墊256上。在一種實施例中，半導體晶粒250係為覆晶型晶粒。
在圖11a中，以主動表面254面向Fo-WLCSP以及凸塊258對準傳導層224，將半導體晶粒250放置在TSV半導體晶粒124上。凸塊258會回流在傳導層224上，以冶金並且電性連接半導體晶粒250到TSV半導體晶粒124。圖11b顯示被安裝到TSV半導體晶粒124的半導體晶粒250。
起源於半導體晶圓的半導體晶粒260，類似圖3a-3c，其具有背表面262與主動表面264，其係包含以根據該晶粒之電性設計與功能而形成在該晶粒內並且電性互連之主動裝置、被動裝置、傳導層與介質層來實施的類比或數位電路。例如，該電路包括形成在主動表面264內的一或更多電晶體、二極體與其他電路元件，以實施類比電路或數位電路，譬如DSP、ASIC、記憶體或其它訊號處理電路。半導體晶粒260同樣包含IPD，譬如電感器、電容器與電阻器，以用於射頻訊號處理。複數個接觸襯墊266係被形成在主動表面264上並且電性連接到在該主動表面上的電路。複數個凸塊268係形成在接觸襯墊266上。在一種實施例中，半導體晶粒260係為覆晶型晶粒。
以主動表面264面向Fo-WLCSP以及凸塊268對準開口172的蜂巢式排列，將半導體晶粒260放置在Fo-WLCSP220與半導體晶粒250上。凸塊268會回流入內建互連結構176之暴露傳導層160上的開口172內，以冶金並且電性連接半導體晶粒260到Fo-WLCSP220。圖11c顯示在PoP排列270中半導體晶粒260之安裝到Fo-WLCSP220。開口172的蜂巢式排列有助於半導體晶粒260到Fo-WLCSP220的對準與安裝。由於凸塊268部份包含在開口172內，所以PoP排列240的總重量會被減少，且在回流期間內、在相鄰凸塊之間會有較少的橋接發生。
雖然本發明的一或更多實施例已經被詳細說明，但是該熟練技工將會理解到，那些實施例的改良與改編可在不背離以下申請專利範圍所陳述的本發明範圍下進行。
50‧‧‧電子裝置
52‧‧‧晶片載體基板或印刷電路板(PCB)
54‧‧‧訊號軌跡
56‧‧‧接合配線封裝物
58‧‧‧覆晶
60‧‧‧球柵陣列(BGA)
62‧‧‧凸塊晶片載體(BCC)
64‧‧‧雙行封裝(DIP)
66‧‧‧地柵陣列(LGA)
68‧‧‧多晶片模組(MCM)
70‧‧‧四方形扁平無引線封裝(QFN)
72‧‧‧四方形扁平封裝
74‧‧‧半導體晶粒
78‧‧‧中間載體
80‧‧‧導體引線
82‧‧‧接合配線
84‧‧‧密封物
88‧‧‧半導體晶粒
90‧‧‧載體
92‧‧‧底層充填材料或環氧樹脂黏著材料
94‧‧‧接合配線
96‧‧‧接觸襯墊
98‧‧‧接觸襯墊
100‧‧‧焊接化合物或密封物
102‧‧‧接觸襯墊
104‧‧‧凸塊
106‧‧‧中間載體
108‧‧‧主動區域
110‧‧‧凸塊
112‧‧‧凸塊
114‧‧‧訊號線
116‧‧‧焊接化合物或密封物
120‧‧‧半導體晶圓
122‧‧‧基極基板材料
124‧‧‧半導體晶粒或元件
126‧‧‧鋸尺街
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧傳導層
134‧‧‧鋸尺刀片或雷射切割工具
136‧‧‧引線架
138‧‧‧底板
140‧‧‧晶粒安裝位置
142‧‧‧體部
144‧‧‧晶粒附著黏著劑
146‧‧‧密封物或焊接化合物
148‧‧‧背表面
150‧‧‧研磨器
152‧‧‧圖案化開口
154‧‧‧圖案化開口
156‧‧‧圖案化開口
158‧‧‧雷射
160‧‧‧傳導層
162‧‧‧絕緣或介質層
164‧‧‧傳導層
166‧‧‧絕緣層
170‧‧‧暫時性基板或載體
171‧‧‧界面層
172‧‧‧開口
174‧‧‧凸塊
176‧‧‧內建互連結構
178‧‧‧鋸尺刀片或雷射切割工具
180‧‧‧扇出晶圓級晶片尺寸封裝(Fo-WLCSP)
182‧‧‧半導體晶粒
184‧‧‧背表面
186‧‧‧主動表面
188‧‧‧接觸襯墊
190‧‧‧凸塊
194‧‧‧封裝層疊(PoP)排列
196‧‧‧扇出晶圓級晶片尺寸封裝(Fo-WLCSP)
198‧‧‧凸塊
200‧‧‧扇出晶圓級晶片尺寸封裝(Fo-WLCSP)
202‧‧‧熱界面材料(TIM)
204‧‧‧散熱片或熱沉
210‧‧‧扇出晶圓級晶片尺寸封裝(Fo-WLCSP)
212‧‧‧遮蔽層
214‧‧‧黏著層
220‧‧‧扇出晶圓級晶片尺寸封裝(Fo-WLCSP)
222‧‧‧傳導性矽穿孔(TSV)
224‧‧‧傳導層
230‧‧‧半導體晶粒
232‧‧‧背表面
234‧‧‧主動表面
236‧‧‧接觸襯墊
238‧‧‧凸塊
240‧‧‧封裝層疊(PoP)排列
250‧‧‧半導體晶粒
252‧‧‧背表面
254‧‧‧主動表面
256‧‧‧接觸襯墊
258‧‧‧凸塊
260‧‧‧半導體晶粒
262‧‧‧背表面
264‧‧‧主動表面
266‧‧‧接觸襯墊
268‧‧‧凸塊
270‧‧‧封裝層疊(PoP)排列
圖1顯示具有不同種封裝物被安裝到其表面的印刷電路板(PCB)；圖2a-2c顯示被安裝到PCB之代表性半導體封裝物的進一步細節；圖3a-3c顯示具有被鋸尺街區隔開之複數個半導體晶粒的半導體晶圓；圖4a-4q顯示使用具有積分體部之引線架來形成用於半導體晶粒之垂直互連之通過密封物之開口的製程；圖5顯示使用具有積體體部之引線架以用於半導體晶粒之垂直互連之具有形成通過密封物之開口的Fo-WLCSP；圖6a-6b顯示具有半導體晶粒被安裝到Fo-WLCSP的PoP排列；圖7顯示具有凸塊被形成在半導體晶粒上的Fo-WLCSP；圖8顯示具有TIM與散熱片被安裝在半導體晶粒上的Fo-WLCSP；圖9顯示具有遮蔽層被安裝在半導體晶粒上的Fo-WLCSP；圖10a-10c顯示具有半導體晶粒被安裝到包含TSV半導體晶粒之Fo-WLCSP的PoP排列；以及圖11a-11c顯示具有兩半導體晶粒被安裝到包含TSV半導體晶粒之Fo-WLCSP的PoP排列。
172‧‧‧界面層
128‧‧‧背表面
144‧‧‧晶粒附著黏著劑
180‧‧‧扇出晶圓級晶片尺寸封裝(Fo-WLCSP)
146‧‧‧密封物或焊接化合物
160‧‧‧傳導層
132‧‧‧傳導層
124‧‧‧半導體晶粒或元件
130‧‧‧主動表面
176‧‧‧內建互連結構
166‧‧‧絕緣層
162‧‧‧絕緣或介質層
164‧‧‧傳導層
174‧‧‧凸塊

权利要求:
Claims (15)
[1] 一種製造半導體裝置的方法，包含：提供具有從該載體延伸之複數個體部的一載體；將一第一半導體晶粒安裝到在該體部之間的該載體；將一密封物沈積在第一半導體晶粒與載體上以及在該載體的該體部周圍；將在該載體之該體部上的一部份密封物移除，以將第一開口形成在暴露該體部的該密封物中；將一互連結構形成在該密封物上並且延伸入第一開口，而到該載體之該體部；以及將該載體與體部移除，以形成第二開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
[2] 如申請專利範圍第1項之方法，進一步包括：提供一第二半導體晶粒，其係具有複數個凸塊形成在第二半導體晶粒表面上；以及以延伸入該密封物的第二開口的該凸塊而將第二半導體晶粒安裝在第一半導體晶粒上，以電性連接到該互連結構。
[3] 如申請專利範圍第1項之方法，進一步包括形成通過第一半導體晶粒的複數個傳導通道。
[4] 如申請專利範圍第1項之方法，進一步包括：提供一第二半導體晶粒；將第二半導體晶粒安裝在第一半導體晶粒上；提供第三半導體晶粒，其係具有複數個凸塊被形成在第二半導體晶粒的表面上；以及以延伸入該密封物的第二開口的該凸塊而將第三半導體晶粒安裝在第一與第二半導體晶粒上，以電性連接到該互連結構。
[5] 如申請專利範圍第1項之方法，進一步包括形成一散熱片或遮蔽層於第一半導體晶粒上。
[6] 一種製造半導體裝置的方法，包含：提供一載體，其係具有從該載體延伸的複數個體部；將第一半導體晶粒安裝到該體部之間的該載體；將一密封物沈積在第一半導體晶粒與載體上以及在該載體的體部周圍；將一互連結構形成在該密封物上並且延伸到該載體之該體部；以及將該載體與體部移除，以形成第一開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
[7] 如申請專利範圍第6項之方法，進一步包括將在該載體之體部上的一部份密封物移除，以將第二開口形成在暴露該載體體部的該密封物中。
[8] 如申請專利範圍第6項之方法，進一步包括：提供一第二半導體晶粒，其係具有複數個凸塊形成在第二半導體晶粒的一表面上；以及以延伸入該密封物之第一開口的該凸塊而將第二半導體晶粒安裝在第一半導體晶粒上，以電性連接到該互連結構。
[9] 如申請專利範圍第6項之方法，進一步包括形成通過第一半導體晶粒的複數個傳導通道。
[10] 如申請專利範圍第6項之方法，進一步包括：提供一第二半導體晶粒；將第二半導體晶粒安裝在第一半導體晶粒上；提供第三半導體晶粒，其係具有被形成在第二半導體晶粒之表面上的複數個凸塊；以及以延伸入該密封物的第二開口的該凸塊而將第三半導體晶粒安裝在第一與第二半導體晶粒上，以電性連接到該互連結構。
[11] 如申請專利範圍第6項之方法，進一步包括形成複數個凸塊於第一半導體晶粒上。
[12] 一種半導體裝置，包含：一載體，具有複數個體部從該載體延伸；一第一半導體晶粒，其係被安裝到在該體部之間的載體；一密封物，沈積在第一半導體晶粒與載體上以及在該載體的體部周圍；以及一互連結構，其係形成在該密封物上並且延伸到該載體之體部，其中該載體與體部會被移除，以形成開口於對應該體部所事先佔有的空間的該密封物中，以將該互連結構暴露。
[13] 如申請專利範圍第12項之半導體裝置，進一步包括具有複數個凸塊形成在第二半導體晶粒表面上的第二半導體晶粒，以延伸入該密封物的開口的該凸塊而將第二半導體晶粒係被安裝在第一半導體晶粒上，以電性連接到該互連結構。
[14] 如申請專利範圍第12項之半導體裝置，進一步包括形成複數個傳導通道通過第一半導體晶粒。
[15] 如申請專利範圍第12項之半導體裝置，進一步包括：一第二半導體晶粒，其係被安裝在第一半導體晶粒上；以及一第三半導體晶粒，其係具有被形成在第二半導體晶粒表面上的複數個凸塊，以延伸入該密封物之該開口的該凸塊而將第三半導體晶粒係被安裝在第一與第二半導體晶粒上，以電性連接到該互連結構。

类似技术:

公开号 | 公开日 | 专利标题

TWI579977B|2017-04-21|使用引線架體以形成用於半導體晶粒的垂直互連的通過密封物的開口之半導體裝置和方法

US10643952B2|2020-05-05|Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die

US9685403B2|2017-06-20|Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer

US8790962B2|2014-07-29|Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure

US9406619B2|2016-08-02|Semiconductor device including pre-fabricated shielding frame disposed over semiconductor die

US8581370B2|2013-11-12|Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die

US8350368B2|2013-01-08|Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure

TWI552265B|2016-10-01|形成孔穴於增進互連結構中以縮短晶粒之間訊號路徑之半導體裝置和方法

TWI550763B|2016-09-21|半導體元件以及形成自預先構建的柱狀框架的３ｄ電感之方法

TWI557872B|2016-11-11|半導體裝置及用於形成具有垂直互連之薄剖面wlcsp於封裝覆蓋區的方法

US8288201B2|2012-10-16|Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die

US8796137B2|2014-08-05|Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect

TWI499030B|2015-09-01|在矽穿孔插入物中形成開放孔穴以包含在晶圓級晶片尺寸模組封裝的半導體晶粒之半導體裝置和方法

US9391046B2|2016-07-12|Semiconductor device and method of forming 3D semiconductor package with semiconductor die stacked over semiconductor wafer

US9257356B2|2016-02-09|Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices

同族专利:

公开号 | 公开日

US20130001762A1|2013-01-03|

US20140361423A1|2014-12-11|

CN102810507B|2017-03-01|

US8288209B1|2012-10-16|

SG10201705508RA|2017-08-30|

SG185885A1|2012-12-28|

US10903183B2|2021-01-26|

TWI579977B|2017-04-21|

CN102810507A|2012-12-05|

SG196829A1|2014-02-13|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI744649B|2019-06-18|2021-11-01|鈺橋半導體股份有限公司|具有跨過界面之橋接件的線路板|US5111278A|1991-03-27|1992-05-05|Eichelberger Charles W|Three-dimensional multichip module systems|

US5907189A|1997-05-29|1999-05-25|Lsi Logic Corporation|Conformal diamond coating for thermal improvement of electronic packages|

JP4271590B2|2004-01-20|2009-06-03|新光電気工業株式会社|半導体装置及びその製造方法|

US7095122B2|2004-09-01|2006-08-22|Micron Technology, Inc.|Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same|

JP4551321B2|2005-07-21|2010-09-29|新光電気工業株式会社|電子部品実装構造及びその製造方法|

US7737539B2|2006-01-12|2010-06-15|Stats Chippac Ltd.|Integrated circuit package system including honeycomb molding|

KR100874924B1|2007-05-15|2008-12-19|삼성전자주식회사|칩 삽입형 매개 기판 및 이를 이용한 반도체 패키지|

KR100885924B1|2007-08-10|2009-02-26|삼성전자주식회사|묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법|

US7964450B2|2008-05-23|2011-06-21|Stats Chippac, Ltd.|Wirebondless wafer level package with plated bumps and interconnects|

US7888184B2|2008-06-20|2011-02-15|Stats Chippac Ltd.|Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof|

US7842542B2|2008-07-14|2010-11-30|Stats Chippac, Ltd.|Embedded semiconductor die package and method of making the same using metal frame carrier|

US8441804B2|2008-07-25|2013-05-14|Infineon Technologies Ag|Semiconductor device and method of manufacturing a semiconductor device|

US7982292B2|2008-08-25|2011-07-19|Infineon Technologies Ag|Semiconductor device|

US8093711B2|2009-02-02|2012-01-10|Infineon Technologies Ag|Semiconductor device|

US20100213588A1|2009-02-20|2010-08-26|Tung-Hsien Hsieh|Wire bond chip package|

US20100213589A1|2009-02-20|2010-08-26|Tung-Hsien Hsieh|Multi-chip package|

US8163597B2|2009-03-24|2012-04-24|Stats Chippac, Ltd.|Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure|

US8390108B2|2009-12-16|2013-03-05|Stats Chippac Ltd.|Integrated circuit packaging system with stacking interconnect and method of manufacture thereof|

US8349658B2|2010-05-26|2013-01-08|Stats Chippac, Ltd.|Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe|

TWI508245B|2010-10-06|2015-11-11|矽品精密工業股份有限公司|嵌埋晶片之封裝件及其製法|US10373870B2|2010-02-16|2019-08-06|Deca Technologies Inc.|Semiconductor device and method of packaging|

US9269691B2|2010-05-26|2016-02-23|Stats Chippac, Ltd.|Semiconductor device and method of making an embedded wafer level ball grid arraypackage on packagedevice with a slotted metal carrier interposer|

WO2013102146A1|2011-12-30|2013-07-04|Deca Technologies, Inc.|Die up fully molded fan-out wafer level packaging|

US8922021B2|2011-12-30|2014-12-30|Deca Technologies Inc.|Die up fully molded fan-out wafer level packaging|

US9831170B2|2011-12-30|2017-11-28|Deca Technologies, Inc.|Fully molded miniaturized semiconductor module|

US9613830B2|2011-12-30|2017-04-04|Deca Technologies Inc.|Fully molded peripheral package on package device|

US8535978B2|2011-12-30|2013-09-17|Deca Technologies Inc.|Die up fully molded fan-out wafer level packaging|

US9576919B2|2011-12-30|2017-02-21|Deca Technologies Inc.|Semiconductor device and method comprising redistribution layers|

US8604600B2|2011-12-30|2013-12-10|Deca Technologies Inc.|Fully molded fan-out|

US9177926B2|2011-12-30|2015-11-03|Deca Technologies Inc|Semiconductor device and method comprising thickened redistribution layers|

US10672624B2|2011-12-30|2020-06-02|Deca Technologies Inc.|Method of making fully molded peripheral package on package device|

US9960106B2|2012-05-18|2018-05-01|Taiwan Semiconductor Manufacturing Co., Ltd.|Package with metal-insulator-metal capacitor and method of manufacturing the same|

US10840005B2|2013-01-25|2020-11-17|Vishay Dale Electronics, Llc|Low profile high current composite transformer|

US9318404B2|2013-02-05|2016-04-19|Stats Chippac, Ltd.|Semiconductor device and method of forming stress relieving vias for improved fan-out WLCSP package|

US9788466B2|2013-04-16|2017-10-10|Skyworks Solutions, Inc.|Apparatus and methods related to ground paths implemented with surface mount devices|

EP3050098B1|2013-09-27|2021-05-19|Intel Corporation|Die package with superposer substrate for passive components|

US9209046B2|2013-10-02|2015-12-08|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor device and manufacturing method thereof|

US9379041B2|2013-12-11|2016-06-28|Taiwan Semiconductor Manufacturing Company, Ltd.|Fan out package structure|

US9627285B2|2014-07-25|2017-04-18|Dyi-chung Hu|Package substrate|

US9601471B2|2015-04-23|2017-03-21|Apple Inc.|Three layer stack structure|

US10636753B2|2015-07-29|2020-04-28|STATS ChipPAC Pte. Ltd.|Antenna in embedded wafer-level ball-grid array package|

US9806040B2|2015-07-29|2017-10-31|STATS ChipPAC Pte. Ltd.|Antenna in embedded wafer-level ball-grid array package|

US9368450B1|2015-08-21|2016-06-14|Qualcomm Incorporated|Integrated device package comprising bridge in litho-etchable layer|

US10050004B2|2015-11-20|2018-08-14|Deca Technologies Inc.|Fully molded peripheral package on package device|

US10998124B2|2016-05-06|2021-05-04|Vishay Dale Electronics, Llc|Nested flat wound coils forming windings for transformers and inductors|

WO2018045007A1|2016-08-31|2018-03-08|Vishay Dale Electronics, Llc|Inductor having high current coil with low direct current resistance|

US10014260B2|2016-11-10|2018-07-03|Taiwan Semiconductor Manufacturing Co., Ltd.|Package structure and method for forming the same|

US10224254B2|2017-04-26|2019-03-05|Powertech Technology Inc.|Package process method including disposing a die within a recess of a one-piece material|

CN108878380B|2017-05-16|2022-01-21|三星电机株式会社|扇出型电子器件封装件|

KR20190133907A|2018-05-24|2019-12-04|삼성전자주식회사|Pop형 반도체 패키지 및 그 제조 방법|

US11056453B2|2019-06-18|2021-07-06|Deca Technologies Usa, Inc.|Stackable fully molded semiconductor structure with vertical interconnects|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US13/153,286|US8288209B1|2011-06-03|2011-06-03|Semiconductor device and method of using leadframe bodies to form openings through encapsulant for vertical interconnect of semiconductor die|

[返回顶部]