• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體封裝結構及其製法，該半導體封裝結構包括：半導體晶片、包覆層、介電層、線路層及絕緣保護層，該包覆層包覆該半導體晶片且外露該半導體晶片的電極墊上的金屬凸塊，該介電層係形成於該金屬凸塊與包覆層上且外露該金屬凸塊，該線路層係形成於各該介電層開槽區中且電性連接該金屬凸塊，該絕緣保護層係形成於該介電層與線路層上且外露部分該線路層。相較於習知技術，本發明之半導體封裝結構及其製法能有效改善半導體封裝結構整體容易翹曲、及其內部的半導體晶片容易於封裝過程中損壞等問題。
    公开号:TW201304021A
    申请号:TW100124687
    申请日:2011-07-12
    公开日:2013-01-16
    发明作者:Dyi-Chung Hu；Tzyy-Jang Tseng；Yu-Shan Hu
    申请人:Unimicron Technology Corp；
    IPC主号:H01L24-00
    专利说明:
    半導體封裝結構及其製法
    　　本發明係有關一種半導體封裝結構及其製法，尤指一種可靠度較高的半導體封裝結構及其製法。
    　　隨著電子產業的蓬勃發展，封裝步驟已成為電子產品中的重要製程之一，根據國外研究機構的推估，晶圓級封裝 （wafer level package）與嵌入式封裝（embedded package）從西元2011至2015年的平均年成長率約為30%，遠大於其他封裝型式結構的年平均成長率，這是因為晶圓級封裝及嵌入式封裝具有良好電性與輕薄短小等優點的緣故。
    　　如第1圖所示，係習知晶圓級封裝結構的剖視圖，所謂的晶圓級封裝是一種半導體晶片的封裝方式，其係在整片晶圓上的積體電路完成之後，直接在該晶圓上進行封裝（例如熱模壓（hot molding）封裝材料12等），最後才切割成為複數具有半導體晶片11的封裝結構，而封裝後的尺寸接近於一般半導體晶片的大小。
    　　然而，晶圓級封裝尚有許多缺點，例如：容易產生封裝結構的彎曲或翹曲、半導體晶片容易因熱模壓而偏移、及排版使用率較低等問題。
    　　又如第2圖所示，係習知嵌入式封裝結構的剖視圖，所謂的嵌入式封裝是另一種半導體晶片的封裝方式，其係先將晶圓切割成複數半導體晶片21，再藉由壓合製程將該半導體晶片21嵌埋於基材20中。
    　　惟，嵌入式封裝結構同樣也有許多缺點，例如：在壓合過程中容易因為壓力而造成半導體晶片破裂、不對稱的封裝結構易於造成整體的彎曲或翹曲、與半導體晶片在壓合製程中容易偏移等問題。
    　　因此，如何提出一種半導體封裝結構及其製法，以避免習知半導體封裝結構容易翹曲、以及其內部的半導體晶片容易偏移與碎裂等缺失，導致產品可靠度不佳等問題，實已成為目前亟欲解決的課題。
    　　鑑於上述習知技術之種種缺失，本發明之主要目的係提供一種品質較高的半導體封裝結構及其製法。
    　　為達上述及其他目的，本發明揭露一種半導體封裝結構，係包括：半導體晶片，係具有相對之作用面與非作用面、及形成於該作用面上之複數電極墊，該作用面與該等電極墊上形成有鈍化層，該鈍化層具有外露各該電極墊的鈍化層開孔，各該鈍化層開孔中的電極墊上形成有金屬凸塊；包覆層，係包覆該半導體晶片，並具有相對之第一表面與第二表面，各該金屬凸塊係外露於該包覆層之第一表面；介電層，係形成於該第一表面與金屬凸塊上，且具有複數外露各該金屬凸塊的介電層開槽區；線路層，係形成於各該介電層開槽區中，且電性連接該金屬凸塊，該線路層延伸至該作用面外的範圍；以及絕緣保護層，係形成於該介電層與線路層上，且形成有複數絕緣保護層開孔，以外露部分該線路層。
    　　本發明復揭露一種半導體封裝結構之製法，係包括：提供一包覆層，該包覆層具有相對之第一表面與第二表面，該包覆層中嵌埋有複數半導體晶片，各該半導體晶片具有相對之作用面與非作用面、及形成於該作用面上之複數電極墊，該作用面與該電極墊上形成有鈍化層，該鈍化層具有外露各該電極墊的鈍化層開孔，各該鈍化層開孔中的電極墊上形成有金屬凸塊，各該金屬凸塊係外露於該包覆層之第一表面；於該第一表面與金屬凸塊上形成介電層，該介電層具有複數外露各該金屬凸塊的介電層開槽區，並於該第二表面上形成標籤層，且該標籤層上形成有金屬箔；於各該介電層開槽區中形成電性連接該金屬凸塊的線路層；於該介電層與線路層上形成絕緣保護層，該絕緣保護層形成有複數絕緣保護層開孔，以外露部分該線路層；於各該絕緣保護層開孔中的線路層上形成焊球；於該絕緣保護層與焊球上覆蓋封裝材料層；移除該金屬箔；以及於相鄰兩該半導體晶片之間進行切割，並移除該封裝材料層，以形成複數半導體封裝結構。
    　　由上可知，因為本發明之半導體封裝結構係接近於對稱型結構，因此能有效解決封裝結構因不對稱應力所導致的整體彎曲或翹曲問題；其次，由於本發明在過程中復使用金屬箔，所以可增加整體封裝結構的強度，以避免製程過程中的損傷或變形；此外，本發明可不需熱模壓製程，而能解決半導體晶片在高溫與高壓下容易損壞的問題，進而提升最終產品的可靠度。
    　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
    　　大體說來，本發明之實施可分成兩個階段，首先，製備複數半導體晶片，請參閱第3A至3C圖，係本發明之半導體封裝結構之半導體晶片及其製法的剖視圖。
    　　如第3A圖所示，提供一具有相對之作用面30a與非作用面30b、及形成於該作用面30a上之複數電極墊31的半導體晶圓30，該作用面30a與該等電極墊31上形成有鈍化層32，該鈍化層32具有複數外露各該電極墊31的鈍化層開孔320。
    　　如第3B圖所示，於各該鈍化層開孔320中的該電極墊31上形成金屬凸塊33。
    　　如第3C圖所示，自該非作用面30b薄化該半導體晶圓30，並切割該半導體晶圓30以得到複數半導體晶片30’。
    　　其次，正式進入半導體封裝結構的製作步驟，請參閱第4A至4M圖，係本發明之半導體封裝結構及其製法的剖視圖。
    　　如第4A圖所示，提供一承載板40，其一表面上具有由第一黏著層411、塑膠膜410與第二黏著層412所共同構成的離型層41。
    　　如第4B圖所示，提供該等半導體晶片30’，將該等半導體晶片30’以其具有該金屬凸塊33之側接置於該第一黏著層411上。
    　　如第4C圖所示，藉由例如印刷之方式於該第一黏著層411上形成包覆該等半導體晶片30’的包覆層42。
    　　如第4D圖所示，移除該承載板40與離型層41，此時，該包覆層42具有相對之第一表面42a與第二表面42b，各該金屬凸塊33係外露於該包覆層42之第一表面42a。
    　　如第4E圖所示，於該第一表面42a與金屬凸塊33上形成介電層43，並於該第二表面42b上形成標籤層44，且該標籤層44上形成有金屬箔45，其中，該介電層43與標籤層44之材質可為ABF（Ajinomoto Build-up Film）。
    　　如第4F圖所示，於該介電層43中形成複數外露各該金屬凸塊33的介電層開槽區430。
    　　如第4G圖所示，於各該介電層開槽區430中形成電性連接該金屬凸塊33的線路層46。
    　　如第4H圖所示，於該介電層43與線路層46上形成絕緣保護層47，且該絕緣保護層47形成有複數絕緣保護層開孔470，以外露部分該線路層46。
    　　如第4I圖所示，於各該絕緣保護層開孔470中的線路層46上形成焊球48。
    　　如第4J圖所示，於該絕緣保護層47與焊球48上覆蓋封裝材料層49。
    　　如第4K圖所示，移除該金屬箔45。
    　　如第4L圖所示，於該標籤層44上形成雷射標籤溝槽440，並於相鄰兩該半導體晶片30’之間進行切割，而形成貫穿該標籤層44、包覆層42、介電層43、絕緣保護層47與部分封裝材料層49的溝槽50。
    　　如第4M圖所示，移除該封裝材料層49，以形成複數半導體封裝結構4。
    　　本實施例復揭露一種半導體封裝結構，係包括：半導體晶片30’，係具有相對之作用面30a’與非作用面30b’、及形成於該作用面30a’上之複數電極墊31，該作用面30a’與該等電極墊31上形成有鈍化層32，該鈍化層32具有外露各該電極墊31的鈍化層開孔320，各該鈍化層開孔320中的電極墊31上形成有金屬凸塊33；包覆層42，係包覆該半導體晶片30’，並具有相對之第一表面42a與第二表面42b，各該金屬凸塊33係外露於該包覆層42之第一表面42a；介電層43，係形成於該第一表面42a與金屬凸塊33上，且具有複數外露各該金屬凸塊33的介電層開槽區430；線路層46，係形成於各該介電層開槽區430中，且電性連接該金屬凸塊33，該線路層46延伸至該作用面30a’外的範圍；以及絕緣保護層47，係形成於該介電層43與線路層46上，且形成有複數絕緣保護層開孔470，以外露部分該線路層46。
    　　於上述之半導體封裝結構中，復可包括標籤層44，係形成於該第二表面42b上，且該標籤層44表面復可具有雷射標籤溝槽440。
    　　本實施例之半導體封裝結構中，該介電層43與標籤層44之材質可為ABF（Ajinomoto Build-up Film）。
    　　依上所述之半導體封裝結構，復可包括焊球48，係形成於各該絕緣保護層開孔470中的線路層46上。
    　　綜上所述，不同於習知技術，由於本發明之半導體封裝結構係對稱型結構（例如該介電層43與標籤層44的對稱設置），因此能有效解決封裝結構的彎曲或翹曲問題；其次，因為本發明在過程中復使用金屬箔，所以可增加整體封裝結構的強度，以避免製程過程中的損傷；此外，本發明可不需熱模壓製程，而能解決半導體晶片在高溫與高壓下容易脆裂的問題，進而提升最終產品的可靠度。
    　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
    11,21,30’．．．半導體晶片
    12．．．封裝材料
    20．．．基材
    30．．．半導體晶圓
    30a,30a’．．．作用面
    30b,30b’．．．非作用面
    31．．．電極墊
    32．．．鈍化層
    320．．．鈍化層開孔
    33．．．金屬凸塊
    40．．．承載板
    41．．．離型層
    410．．．塑膠膜
    411．．．第一黏著層
    412．．．第二黏著層
    42．．．包覆層
    42a．．．第一表面
    42b．．．第二表面
    43．．．介電層
    430．．．介電層開槽區
    44．．．標籤層
    440．．．雷射標籤溝槽
    45．．．金屬箔
    46．．．線路層
    47．．．絕緣保護層
    470．．．絕緣保護層開孔
    48．．．焊球
    49．．．封裝材料層
    50．．．溝槽
    4．．．半導體封裝結構
    　　第1圖係習知晶圓級封裝結構的剖視圖；
    　　第2圖係習知嵌入式封裝結構的剖視圖；
    　　第3A至3C圖係本發明之半導體封裝結構之半導體晶片及其製法的剖視圖；以及
    　　第4A至4M圖係本發明之半導體封裝結構及其製法的剖視圖。
    30’．．．半導體晶片
    30a’．．．作用面
    30b’．．．非作用面
    31．．．電極墊
    32．．．鈍化層
    33．．．金屬凸塊
    42．．．包覆層
    43．．．介電層
    44．．．標籤層
    440．．．雷射標籤溝槽
    46．．．線路層
    47．．．絕緣保護層
    48．．．焊球
    4．．．半導體封裝結構
    权利要求:
    Claims (10)
    [1] 一種半導體封裝結構，係包括：　　半導體晶片，係具有相對之作用面與非作用面、及形成於該作用面上之複數電極墊，該作用面與該等電極墊上形成有鈍化層，該鈍化層具有外露各該電極墊的鈍化層開孔，各該鈍化層開孔中的電極墊上形成有金屬凸塊；　　包覆層，係包覆該半導體晶片，並具有相對之第一表面與第二表面，各該金屬凸塊係外露於該包覆層之第一表面；　　介電層，係形成於該第一表面與金屬凸塊上，且具有複數外露各該金屬凸塊的介電層開槽區；　　線路層，係形成於各該介電層開槽區中，且電性連接該金屬凸塊，該線路層延伸至該作用面外的範圍；以及　　絕緣保護層，係形成於該介電層與線路層上，且形成有複數絕緣保護層開孔，以外露部分該線路層。
    [2] 如申請專利範圍第1項所述之半導體封裝結構，復包括標籤層，係形成於該第二表面上，且該標籤層表面復具有雷射標籤溝槽。
    [3] 如申請專利範圍第1項所述之半導體封裝結構，其中，該介電層與標籤層之材質係為ABF（Ajinomoto Build-up Film）。
    [4] 如申請專利範圍第1項所述之半導體封裝結構，復包括焊球，係形成於各該絕緣保護層開孔中的線路層上。
    [5] 一種半導體封裝結構之製法，係包括：　　提供一包覆層，該包覆層具有相對之第一表面與第二表面，該包覆層中嵌埋有複數半導體晶片，各該半導體晶片具有相對之作用面與非作用面、及形成於該作用面上之複數電極墊，該作用面與該等電極墊上形成有鈍化層，該鈍化層具有外露各該電極墊的鈍化層開孔，各該鈍化層開孔中的電極墊上形成有金屬凸塊，各該金屬凸塊係外露於該包覆層之第一表面；　　於該第一表面與金屬凸塊上形成介電層，該介電層具有複數外露各該金屬凸塊的介電層開槽區，並於該第二表面上形成標籤層，且該標籤層上形成有金屬箔；　　於各該介電層開槽區中形成電性連接該金屬凸塊的線路層；　　於該介電層與線路層上形成絕緣保護層，該絕緣保護層形成有複數絕緣保護層開孔，以外露部分該線路層；　　於各該絕緣保護層開孔中的線路層上形成焊球；　　於該絕緣保護層與焊球上覆蓋封裝材料層；　　移除該金屬箔；以及　　於相鄰兩該半導體晶片之間進行切割，並移除該封裝材料層，以形成複數半導體封裝結構。
    [6] 如申請專利範圍第5項所述之半導體封裝結構之製法，其中，該包覆層之形成步驟係包括：　　提供一承載板，其一表面上具有第一黏著層；　　提供該等半導體晶片，將該等半導體晶片以其具有該金屬凸塊之側接置於該第一黏著層上；　　於該第一黏著層上形成包覆該等半導體晶片的該包覆層；以及　　移除該承載板與第一黏著層。
    [7] 如申請專利範圍第5項所述之半導體封裝結構之製法，其中，該半導體晶片之形成步驟係包括：　　提供一具有相對之作用面與非作用面、及形成於該作用面上之該等電極墊的半導體晶圓，該作用面與該等電極墊上形成有該鈍化層，該鈍化層具有外露各該電極墊的該鈍化層開孔；　　於各該鈍化層開孔中的該電極墊上形成該金屬凸塊；　　自該非作用面薄化該半導體晶圓；以及　　切割該半導體晶圓以得到該等半導體晶片。
    [8] 如申請專利範圍第5項所述之半導體封裝結構之製法，其中，於進行切割之前，復包括於該標籤層上形成雷射標籤溝槽。
    [9] 如申請專利範圍第6項所述之半導體封裝結構之製法，其中，該第一黏著層與該承載板之間復形成有塑膠膜與第二黏著層，該塑膠膜係形成於該第一黏著層與該第二黏著層之間，且該第二黏著層係形成於該塑膠膜與該承載板之間，且移除該承載板與第一黏著層之步驟復包括移除該塑膠膜與第二黏著層。
    [10] 如申請專利範圍第5項所述之半導體封裝結構之製法，其中，該介電層與標籤層之材質係為ABF（Ajinomoto Build-up Film）。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI426587B|2014-02-11|晶片尺寸封裝件及其製法
    TW488053B|2002-05-21|Semiconductor package having implantable conductive lands and method for manufacturing the same
    US7575953B2|2009-08-18|Stacked die with a recess in a die BGA package
    US7879653B2|2011-02-01|Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
    TWI605528B|2017-11-11|包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
    US8258007B2|2012-09-04|Package process
    KR20110123204A|2011-11-14|칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
    US7998791B2|2011-08-16|Panel level methods and systems for packaging integrated circuits with integrated heat sinks
    TWI646642B|2019-01-01|晶片封裝結構及其製造方法
    US20170084519A1|2017-03-23|Semiconductor package and method of manufacturing same
    TWI671862B|2019-09-11|薄膜覆晶封裝
    JP2012094592A|2012-05-17|半導体装置及びその製造方法
    US20210242112A1|2021-08-05|Semiconductor device with frame having arms and related methods
    US20150035141A1|2015-02-05|Semiconductor package structure for improving die warpage and manufacturing method thereof
    TWI567894B|2017-01-21|晶片封裝
    US20080290513A1|2008-11-27|Semiconductor package having molded balls and method of manufacturing the same
    TWI459481B|2014-11-01|半導體封裝結構及其製法
    JP2010103348A|2010-05-06|半導体装置及びその製造方法
    TWI545714B|2016-08-11|電子封裝件及其製法
    TWI446515B|2014-07-21|無核心及嵌埋堆疊晶片之封裝結構及其製法
    KR20150104466A|2015-09-15|반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
    TWI557844B|2016-11-11|封裝結構及其製法
    US20130181343A1|2013-07-18|Multi-chip package and method of manufacturing the same
    CN113594105A|2021-11-02|电子封装件及其制法
    TWI533420B|2016-05-11|半導體封裝件及其製法
    同族专利:
    公开号 | 公开日
    TWI459481B|2014-11-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN100524717C|2005-11-25|2009-08-05|全懋精密科技股份有限公司|芯片内埋的模块化结构|
    TWI497679B|2009-11-27|2015-08-21|Advanced Semiconductor Eng|半導體封裝件及其製造方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100124687A|TWI459481B|2011-07-12|2011-07-12|半導體封裝結構及其製法|TW100124687A| TWI459481B|2011-07-12|2011-07-12|半導體封裝結構及其製法|
    [返回顶部]