• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之課題在於提供一種可高效率形成多段良好形狀之階梯狀構造的半導體裝置的製造方法及電腦記錄媒體。一種半導體裝置的製造方法，係對於包括由具有第1介電係數的第1膜與具有不同於第1介電係數之第2介電係數的第2膜所交互積層而得之多層膜、以及位於多層膜上層而發揮蝕刻光罩功能的光阻層之基板進行蝕刻，來形成階梯狀構造；具有下述製程：第1製程，係以光阻層為光罩來對第1膜進行電漿蝕刻；第2製程，係使得光阻層暴露於含氫電漿中；第3製程，係對光阻層進行修整；以及第4製程，係以藉由第3製程經過修整之光阻層以及於第1製程經過電漿蝕刻後之第1膜為光罩來蝕刻第2膜；並藉由反覆進行第1製程至第4製程以使得多層膜成為階梯狀構造。
    公开号:TW201303997A
    申请号:TW101106866
    申请日:2012-03-02
    公开日:2013-01-16
    发明作者:Seiichi Watanabe；Manabu Sato；Kazuki Narishige；Takanori Sato；Takayuki Katsunuma
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    半導體裝置的製造方法及電腦記錄媒體
    本發明係關於一種半導體裝置的製造方法及電腦記錄媒體。
    以往於半導體裝置之製程中，係使得電漿作用於半導體晶圓等基板來施行蝕刻、成膜等處理以進行電漿處理。如此之半導體裝置之製程，例如在NAND型快閃記憶體之製程中，已知有對於由介電係數不同之2種膜(例如絕緣膜與導電膜)所交互積層而得之多層膜進行電漿蝕刻與罩體之修整(trimming)，來形成階梯狀構造(例如參見專利文獻1)。 先前技術文獻
    專利文獻1 日本特開2009-170661號公報
    如上述般，從介電係數不同的2種膜(例如絕緣膜與導電膜)所交互積層而得之多層膜來形成階梯狀構造之半導體裝置之製程中，存在有製程數變多造成製造效率惡化、且因為沉積物的影響等而難以形成多段良好形狀的階梯狀構造的問題。
    本發明係因應於上述以往之情事所得者，其目的在於提供一種可高效率形成多段良好形狀之階梯狀構造的半導體裝置的製造方法及電腦記錄媒體。
    本發明之半導體裝置的製造方法之一樣態係一種半導體裝置的製造方法，係對於包括由具有第1介電係數的第1膜與具有不同於該第1介電係數之第2介電係數的第2膜所交互積層而得之多層膜、以及位於該多層膜上層而發揮蝕刻光罩功能的光阻層之基板進行蝕刻，來形成階梯狀構造；其特徵在於具有下述製程：第1製程，係以該光阻層為光罩來對該第1膜進行電漿蝕刻；第2製程，係使得該光阻層暴露於含氫電漿中；第3製程，係對該光阻層進行修整；以及第4製程，係以藉由該第3製程經過修整之光阻層以及於該第1製程經過電漿蝕刻後之該第1膜為光罩來蝕刻該第2膜；並藉由反覆進行該第1製程至該第4製程以使得該多層膜成為階梯狀構造。
    依據本發明，可提供一種可高效率形成多段良好形狀之階梯狀構造的半導體裝置的製造方法及電腦記錄媒體。
    以下，針對本發明之實施形態參見圖式來說明。圖1係顯示實施形態之半導體裝置的製造方法所使用之電漿處理裝置之構成。電漿處理係具有以氣密構成而在電性上呈接地電位之處理室1。
    此處理室1係呈圓筒狀，例如由表面形成有陽極氧化皮膜之鋁等所構成。於處理室1內設有載置台2，將做為被處理基板之半導體晶圓W加以大致水平載置。此載置台2係兼做為下部電極，由例如鋁等導電性材料所構成，經由絕緣板3而支撐於導體之支撐台4。此外，於載置台2上之外周部分以包圍半導體晶圓W之周圍的方式設有形成為環狀之聚焦環5。
    載置台2經由第1匹配箱11a而連接第1高頻電源10a，且經由第2匹配箱11b而連接第2高頻電源10b。從第1高頻電源10a對載置台2供給既定頻率(例如100MHz)之高頻電力。另一方面，從第2高頻電源10b對載置台2供給比第1高頻電源10a來得低之既定頻率(例如13.56MHz)之高頻電力。
    另一方面，對向於載置台2在上方使得淋灑頭16和載置台2呈平行對向來設置，此淋灑頭16處於接地電位。從而，此等淋灑頭16與載置台2係以一對之對向電極(上部電極與下部電極)來發揮功能。
    於載置台2之上面設有用以靜電吸附半導體晶圓W之靜電夾6。此靜電夾6係和絕緣體6b之間介設電極6a而構成，於電極6a連接著直流電源12。此外藉由從直流電源12對電極6a施加直流電壓，而利用庫倫力等來吸附半導體晶圓W。
    於載置台2之內部形成有未圖示之冷媒流路，可於其中循環適宜的冷媒來控制溫度。此外，於載置台2連接有用以對半導體晶圓W內面側供給氦氣體等背側氣體(內面側熱傳氣體)之背側氣體供給配管30a,30b，從背側氣體供給源31對半導體晶圓W之內面側供給背側氣體。此外，背側氣體供給配管30a係用以對半導體晶圓W之中央部供給背側氣體，背側氣體供給配管30b係用以對半導體晶圓W之周緣部供給背側氣體。藉由如此之構成，可將半導體晶圓W控制在既定溫度。此外，於聚焦環5之外側下方設有排氣環13。排氣環13係通過支撐台4而和處理室1導通著。
    於處理室1之頂壁部分，對向於載置台2而設置之淋灑頭16係於其下面設有多數的氣體釋出孔18，且於其上部設有氣體導入部16a。此外，於其內部形成有空間17。於氣體導入部16a連接有氣體供給配管15a，於此氣體供給配管15a之另一端係連接有用以供給電漿蝕刻用氣體(蝕刻氣體)等之處理氣體供給系統15。
    從處理氣體供給系統15所供給之氣體係經由氣體供給配管15a、氣體導入部16a而到達淋灑頭16內部之空間17，從氣體釋出孔18朝半導體晶圓W被釋出。
    於處理室1之下部形成有排氣埠19，於此排氣埠19連接著排氣系統20。可藉由使得設置於排氣系統20之真空泵作動來將處理室1內減壓至既定真空度。另一方面，於處理室1之側壁設有開閉半導體晶圓W之搬出入口的閘閥24。
    另一方面，於處理室1之周圍以同心圓狀配置著環磁石21。此環磁石21係由上側環磁石21a以及配置於此上側環磁石21a下側之下側環磁石21b所構成，於載置台2與淋灑頭16之間的空間形成既定磁場。此環磁石21係可藉由未圖示之馬達等旋轉機構來旋轉。
    上述構成之電漿處理裝置係藉由控制部60來統籌控制其動作。此控制部60係具備有：程序控制器61，係具有CPU，對電漿處理裝置之各部進行控制；使用者介面部62；以及記憶部63。
    使用者介面部62係由製程管理者為了管理電漿處理裝置而進行指令輸入操作之鍵盤、將電漿處理裝置之運轉狀況予以視覺化顯示之顯示器等所構成。
    於記憶部63儲藏有配方，此配方係儲存了利用程序控制器61之控制以實現在電漿處理裝置所實行之各種處理的控制程式(軟體)或處理條件數據等。此外，視必要性依據來自使用者介面部62之指示等而從記憶部63叫出任意配方而於程序控制器61實行，藉此，於程序控制器61之控制下以電漿處理裝置進行所希望之處理。此外，控制程式、處理條件數據等配方可利用被儲藏在電腦可讀取之電腦記錄媒體(例如硬碟、CD、軟碟、半導體記憶體等)等之狀態下者，或是也可從其他裝置例如經由專用配線而隨時傳送以線上利用。
    其次，針對以上述構成之電漿處理裝置來對半導體晶圓W進行電漿蝕刻之順序做說明。首先，開放閘閥24，使得半導體晶圓W以未圖示之搬送機械人等經由未圖示之加載互鎖室來搬入處理室1內，而載置於載置台2上。之後，使得搬送機械人退避到處理室1外，關閉閘閥24。然後，以排氣系統20之真空泵來經由排氣埠19對處理室1內進行排氣。
    當處理室1內成為既定真空度後，對處理室1內從處理氣體供給系統15導入既定處理氣體，將處理室1內保持在既定壓力例如13.3Pa(100mTorr)，於此狀態下從第1高頻電源10a、第2高頻電源10b對載置台2供給高頻電力。此時，從直流電源12對靜電夾6之電極6a施加既定直流電壓，半導體晶圓W乃因庫倫力等被吸附至靜電夾6。
    於此情況下，藉由如上述般對下部電極之載置台2施加高頻電力，會於上部電極之淋灑頭16與下部電極之載置台2之間形成電場。另一方面，於上部電極之淋灑頭16與下部電極之載置台2之間會因藉由環磁石21形成有磁場，故於半導體晶圓W所存在之處理空間會因為電子之遷移而產生磁控放電，半導體晶圓W會因所形成之處理氣體的電漿作用而被施以既定電漿處理。
    然後，一旦既定電漿處理結束，乃停止高頻電力之供給以及處理氣體之供給，以和上述順序為相反的順序將半導體晶圓W從處理室1內搬出。
    其次，針對本發明之半導體裝置的製造方法之一實施形態，參見圖2、圖3來說明。圖2係示意顯示本實施形態之被處理基板的半導體晶圓W之截面構成，係顯示本實施形態之製程，圖3係顯示本實施形態之製程之流程圖。
    如圖2(a)所示般，於半導體晶圓W之最上部係形成有被圖案化成為既定形狀而發揮光罩功能的光阻膜200。此光阻膜200之厚度係設定在例如5μm程度。於光阻膜200之下側形成有做為絕緣膜之二氧化矽(SiO2)膜201a，於二氧化矽膜201a之下側形成有做為導電膜之多晶矽膜(經摻雜之多晶矽膜)202a。
    此外，於多晶矽膜202a之下側形成有二氧化矽膜201b，於二氧化矽膜201b之下側形成有多晶矽膜202b。如此般，二氧化矽膜201與多晶矽膜202交互積層而構成積層膜210。積層膜210之積層數例如二氧化矽膜201為32層、多晶矽膜202為32層，合計64層等。
    此外，於本實施形態，係以二氧化矽(SiO2)膜與多晶矽膜(經摻雜之多晶矽膜)所積層而得之積層膜為例來說明，但在積層膜方面可適用於具有第1介電係數之第1膜與具有有別於第1介電係數之第2介電係數的第2膜所積層之構造的積層膜。更具體而言，可適用於例如由二氧化矽膜與氮化矽膜所積層而構成之積層膜、由多晶矽膜與經摻雜之多晶矽膜所積層而構成之積層膜等。
    從圖2(a)所示之狀態，首先，以光阻膜200為光罩，將二氧化矽膜201a加以電漿蝕刻成為圖2(b)之狀態(圖3所示製程301)。此電漿蝕刻處理係使用例如CF4+CHF3等處理氣體之電漿來進行。
    其次，為了將因為電漿蝕刻所產生之沉積物，尤其是沉積於光阻膜200側壁部的沉積物220加以去除而進行沉積物去除處理成為圖2(c)之狀態(圖3所示製程302)。此沉積物去除處理係使用例如O2+CF4等處理氣體電漿來進行。
    其次，對光阻膜200上面進行改質處理(熟化)，於光阻膜200上面形成改質膜200a，成為圖2(d)之狀態(圖3所示製程303)。此改質處理(熟化)係藉由將光阻膜200暴露於含氫之電漿中來進行。
    其次，進行光阻膜200之修整處理，擴大光阻膜200之開口面積。亦即，使得光阻膜200下側之二氧化矽膜201a之一部分露出，成為圖2(e)之狀態(圖3所示製程304)。此修整處理係使用例如O2+N2等處理氣體電漿來進行。
    其次，以光阻膜200以及部分露出之二氧化矽膜201a為光罩，將二氧化矽膜201a下側之多晶矽膜202a加以電漿蝕刻而成為圖2(f)之狀態(圖3所示製程305)。此電漿蝕刻處理係使用例如HBr+SF6+He等處理氣體電漿來進行。
    藉由上述製程來形成第一段之階梯形狀。之後，使得從上述二氧化矽膜201之電漿蝕刻到多晶矽膜202之電漿蝕刻的製程反覆實施既定次數(圖3所示製程306)，形成既定段數之階梯狀構造。
    如上述般，於本實施形態，在進行多晶矽膜202之電漿蝕刻的前一製程進行光阻膜200之修整處理。此乃由於，於剛進行完多晶矽膜202之電漿蝕刻之後，光阻膜200側壁等沉積物之沉積量增大，不容易進行光阻膜200之修整之故。
    例如，若於二氧化矽膜201之電漿蝕刻後，其次進行多晶矽膜202之電漿蝕刻，之後再進行光阻膜200之修整，則由於在光阻膜200側壁等處，起因於多晶矽膜202之蝕刻的沉積物沉積量增大，而不容易進行光阻膜200之修整。
    相對於此，如本實施形態般，藉由在進行多晶矽膜202之電漿蝕刻的前一製程來進行光阻膜200之修整處理，可更容易地在短時間進行大量之修整。
    此外，於形成階梯狀構造下一段之際，由於係在多晶矽膜202之電漿蝕刻後實施二氧化矽膜201之電漿蝕刻與沉積物去除製程，故同樣可更容易於短時間進行大量之修整。
    此外，於本實施形態，由於係在修整處理前進行光阻膜200上面之改質處理，故於修整處理之際，可抑制修整光阻膜200上面之量。從而，於修整處理中，光阻膜200之膜厚減少(圖2(e)所示y)受到抑制，而光阻膜200之水平方向之修整量(圖2(e)所示x)變多，可減低修整比y/x。
    在實施例方面，使用圖1所示構造之電漿處理裝置，如圖2所示般，對於做為絕緣膜之二氧化矽膜與做為導電膜之多晶矽膜所交互積層而得之積層膜以下述處理條件進行處理，而形成階梯狀構造。
    (二氧化矽膜之蝕刻)
    處理氣體：CF4/CHF3=175/25sccm
    壓力：16.0Pa(120mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：500W/200W
    (沉積物去除)
    處理氣體：O2/CF4=150/350sccm
    壓力：26.6Pa(200mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：1500W/0W
    (光阻膜之改質)
    處理氣體：H2/He=300/500sccm
    壓力：2.66Pa(20mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：300W/0W
    (光阻膜之修整)
    處理氣體：O2/N2=300/75sccm
    壓力：33.3Pa(250mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：500W/0W
    (多晶矽膜之蝕刻)
    處理氣體：HBr/SF6/He=400/70/200sccm
    壓力：6.66Pa(50mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：0W/500W
    反覆實施上述製程複數次之後，對半導體晶圓W以電子顯微鏡放大觀察的結果，確認形成了良好形狀之階梯狀構造。
    此外，上述修整製程中之修整比(y/x)為0.7程度。另一方面，做為比較例，針對於修整製程前未進行光阻改質之情況下測定修整比(y/x)之結果為1.6程度。從而，確認了藉由如本實施例般進行光阻改質，可大幅改善修整比。此外，之所以如上述般在光阻之改質上使用H2/He之混合氣體做為處理氣體，乃因若使用H2之單一氣體進行光阻改質，則改質效果會過高，修整製程中之修整會變得困難，而藉由加入He氣體可抑制光阻之改質效果。
    此外，於光阻改質之製程所能使用之He/H2之流量比，考慮到改質效果與修整容易度，可在大概0~10%之範圍來調整。此外，壓力可使用1.33~6.66Pa(10~50mT)之範圍，雖壓力愈高則修整比愈佳，但和光阻層側壁之粗糙程度呈取捨(trade off)關係。再者，有助於電漿生成之高頻電力的功率可使用200~500W之範圍，功率愈高則修整比愈佳，但和光阻層側壁之粗糙程度呈取捨關係。
    此外，上述修整製程中x方向之修整量，於反覆進行上述製程複數次之際，從第1次到第10次為300nm程度而維持在大致一定。另一方面，未進行沉積物去除之比較例，第1次之x方向修整量為220nm程度，第10次則降低至180nm程度。從而，確認了藉由如本實施例般進行沉積物去除，可增加x方向之修整量，且即使反覆進行複數次製程也可得到穩定之x方向的修整量。
    於上述光阻膜200上面之改質處理，在處理氣體方面雖使用了H2氣體與He氣體之混合氣體，惟處理氣體亦可使用H2氣體與He氣體與含矽氣體(例如SiF4氣體、SiCl4氣體等)之混合氣體。當使用如此之混合氣體之情況，除了以H2氣體之作用來改質光阻，並可於光阻表面形成矽酸碳等塗布層，藉此可減少修整比(y/x)。
    圖4中顯示了以縱軸為修整比(y/x)、橫軸為SiF4氣體流量而調查了SiF4氣體流量與修整比之關係的結果。此外，於此情況之光阻膜200之上面改質處理係以下述條件進行。
    處理氣體：H2/He/SiF4=100/700/XXsccm
    壓力：20.0Pa(150mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：300W/300W
    如圖4所示般，確認了當SiF4氣體之流量從0增加到20sccm，則修整比會對應於SiF4流量而降低。此外，為了得到降低修整比之效果，必須流經一定程度量之SiF4氣體。另一方面，若SiF4氣體流量過多雖修整比會降低，但光阻膜之修整速度會降低，而為了得到所希望之修整量的處理時間則會變長。因此，SiF4氣體之流量相對於H2氣體之流量比(SiF4氣體流量/H2氣體流量)設定在5~30%之範圍內為佳，設定為10~20%之範圍內為更佳。
    此外，於上述實施形態以及實施例乃針對積層膜210係由做為絕緣膜之二氧化矽(SiO2)膜201a等與做為導電膜之多晶矽膜(經摻雜之多晶矽膜)202a等所構成之情況做了說明。但是，如前述般，亦可適用於介電係數不同的2種膜，例如適用於由二氧化矽膜與氮化矽膜所積層構成之積層膜、由多晶矽膜與經摻雜之多晶矽膜所積層構成之積層膜等。
    於此情況，關於沉積物去除、光阻上面之改質、光阻之修整可和上述實施例同樣地進行。此外，關於蝕刻，針對二氧化矽膜、多晶矽膜以及經摻雜之多晶矽膜能和上述實施例同樣地進行。關於氮化矽膜之蝕刻可使用例如CH2F2、CHF3、CF4、CH3F等氣體系。更具體而言，例如能以下述條件來進行氮化矽膜之蝕刻。
    處理氣體：CF4/CHF3=25/175sccm
    壓力：16.0Pa(120mTorr)
    高頻電力(高頻率之高頻/低頻率之高頻)：500W/200W
    此外，本發明不限定於上述實施形態以及實施例，可作各種變形。例如，電漿處理裝置不限定於圖示之平行平板型之下部雙頻施加型，亦可使用例如對上部電極與下部電極分別施加高頻之類型的電漿處理裝置、對下部電極施加單頻之高頻電力之類型的電漿處理裝置等各種電漿處理裝置。
    200‧‧‧光阻膜
    201‧‧‧二氧化矽膜
    202‧‧‧多晶矽膜
    210‧‧‧積層膜
    W‧‧‧半導體晶圓
    圖1係示意顯示本發明之一實施形態所使用之電漿處理裝置之概略構成圖。
    圖2係示意顯示本發明之一實施形態之半導體晶圓截面之概略構成圖。
    圖3係顯示本發明之一實施形態之製程的流程圖。
    圖4係顯示SiF4之流量與修整比例之關係圖。
    200‧‧‧光阻膜
    201a~201h‧‧‧二氧化矽膜
    202a~202h‧‧‧多晶矽膜
    210‧‧‧積層膜
    220‧‧‧沉積物
    W‧‧‧半導體晶圓
    权利要求:
    Claims (9)
    [1] 一種半導體裝置的製造方法，係對於包括由具有第1介電係數的第1膜與具有不同於該第1介電係數之第2介電係數的第2膜所交互積層而得之多層膜、以及位於該多層膜上層而發揮蝕刻光罩功能的光阻層之基板進行蝕刻，來形成階梯狀構造；其特徵在於具有下述製程：第1製程，係以該光阻層為光罩來對該第1膜進行電漿蝕刻；第2製程，係使得該光阻層暴露於含氫電漿中；第3製程，係對該光阻層進行修整；以及第4製程，係以藉由該第3製程經過修整之光阻層以及於該第1製程經過電漿蝕刻後之該第1膜為光罩來蝕刻該第2膜；並藉由反覆進行該第1製程至該第4製程以使得該多層膜成為階梯狀構造。
    [2] 如申請專利範圍第1項之半導體裝置的製造方法，其中該第1膜為絕緣膜，該第2膜為導電膜。
    [3] 如申請專利範圍第1項之半導體裝置的製造方法，其中該第1膜與該第2膜係二氧化矽膜與經摻雜之多晶矽膜、二氧化矽膜與氮化矽膜、多晶矽膜與經摻雜之多晶矽膜當中之一者。
    [4] 如申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中於該第1製程與該第2製程之間具備有將附著於該光阻層之沉積物加以去除之沉積物去除製程。
    [5] 如申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第2製程係使用氫氣體與氦氣體之混合氣體的電漿。
    [6] 如申請專利範圍第5項之半導體裝置的製造方法，其中該第2製程係使用氫氣體與氦氣體與含矽氣體之混合氣體的電漿。
    [7] 如申請專利範圍第5項之半導體裝置的製造方法，其中該第2製程之處理室內的壓力係調整為1.33~6.66Pa。
    [8] 如申請專利範圍第1至3項中任一項之半導體裝置的製造方法，其中該第1膜與該第2膜係合計積層64層以上。
    [9] 一種電腦記錄媒體，係記錄有控制電漿處理裝置之控制程式，該電漿處理裝置係具備有：處理室，係收容被處理基板；處理氣體供給機構，係對該處理室內供給處理氣體；以及電漿產生機構，係產生該處理氣體之電漿；其特徵在於，該控制程式係以實行如申請專利範圍第1至8項中任一項之半導體裝置的製造方法的方式來控制該電漿處理裝置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8735299B2|2014-05-27|Semiconductor device manufacturing method and computer-readable storage medium
    TWI508164B|2015-11-11|Manufacturing method of semiconductor device
    TWI621155B|2018-04-11|在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
    CN101826435B|2012-05-09|等离子蚀刻方法及等离子蚀刻装置
    JP4652140B2|2011-03-16|プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
    TWI525700B|2016-03-11|Plasma etching method, a plasma etching apparatus and a computer storage medium
    US9355861B2|2016-05-31|Semiconductor device manufacturing method and computer-readable storage medium
    KR100924853B1|2009-11-02|플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램및 컴퓨터 기억매체
    KR101540816B1|2015-07-30|플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
    TWI603396B|2017-10-21|Plasma etching method
    JP6017928B2|2016-11-02|プラズマエッチング方法及びプラズマエッチング装置
    TWI540638B|2016-07-01|半導體裝置之製造方法
    TWI544543B|2016-08-01|A manufacturing method of a semiconductor device, and a computer recording medium
    TWI602243B|2017-10-11|Etching method
    JP4128365B2|2008-07-30|エッチング方法及びエッチング装置
    同族专利:
    公开号 | 公开日
    KR20120100834A|2012-09-12|
    JP5840973B2|2016-01-06|
    KR101912636B1|2018-10-29|
    TWI544543B|2016-08-01|
    JP2012195569A|2012-10-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN1270353C|2001-03-28|2006-08-16|先进微装置公司|使用电子束辐射形成增强晶体管栅极的方法及包括该晶体管栅极的集成电路|
    JP2009170661A|2008-01-16|2009-07-30|Toshiba Corp|半導体装置の製造方法|
    JP5578782B2|2008-03-31|2014-08-27|東京エレクトロン株式会社|プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体|
    KR101097025B1|2008-03-31|2011-12-20|도쿄엘렉트론가부시키가이샤|플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체|
    JP2011003722A|2009-06-18|2011-01-06|Toshiba Corp|半導体装置の製造方法|
    JP2011035237A|2009-08-04|2011-02-17|Toshiba Corp|半導体装置の製造方法及び半導体装置|JP6267989B2|2013-02-18|2018-01-24|東京エレクトロン株式会社|プラズマ処理方法及び容量結合型プラズマ処理装置|
    JP2020047797A|2018-09-19|2020-03-26|キオクシア株式会社|記憶装置及びその製造方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011046772||2011-03-03||
    JP2012033954A|JP5840973B2|2011-03-03|2012-02-20|半導体装置の製造方法及びコンピュータ記録媒体|
    [返回顶部]