• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種晶片電阻包含：一絕緣基板11；頂終端電極12，它們係形成在使用以銀為基礎之金屬陶瓷的基板的頂表面上；底電極13；電阻性元件14，其係位於頂終端電極12之間並且會部分重疊它們；一選配的內部保護覆層15，其會完全或部分覆蓋電阻性元件14；一外部保護覆層16，其會完全覆蓋該內部保護覆層15並且會部分覆蓋頂終端電極12；一鍍鎳層17，其會覆蓋該基板的面側、頂電極12與底電極13，並且會部分重疊外部保護覆層16；完製鍍層18，其會覆蓋鎳層17。在進行鍍鎳處理之前，因為外部保護層16的邊緣的金屬化的關係，鎳層17與外部保護層16的重疊會具有密封特性。
    公开号:TW201303912A
    申请号:TW101136473
    申请日:2008-02-26
    公开日:2013-01-16
    发明作者:Michael Belman；Leonid Akhtman
    申请人:Vishay Intertechnology Inc；
    IPC主号:H01C1-00
    专利说明:
    抗硫化的晶片電阻及其製法
    本發明係關於晶片電阻，且明確地說，係關於抗硫化的晶片電阻。
    大部分厚膜晶片電阻及部分薄膜電阻中的終端電極係由以銀為基礎的金屬陶瓷(cermet)所製成。金屬銀具有下面數項有利的特性，其包含高導電性以及在空氣中鍛燒以銀為基礎的金屬陶瓷時的優良的氧化免疫性。不幸的是金屬銀也有缺點。其一缺點係金屬銀非常容易受到硫及硫化合物的影響。因此，銀會構成非導體的硫化銀，從而會在該等以銀為基礎的電阻終端中造成開路。前面所述的失效機制稱為硫化現象或是硫化。
    圖2中所示的是一先前技術之非抗硫化的厚膜晶片電阻。其係由下面所組成：一隔離基板1；以銀為基礎的上終端電極2；以銀為基礎的下電極3；一電阻性元件4；一選配的保護層5；一外部保護層6；鍍鎳層7；以及一鍍覆完製層(通常為錫)8。每一個上電極2均會被下面鄰接層覆蓋：(a)外部保護覆層6(玻璃或聚合物)，以及(b)鍍鎳層7與完製層8。問題為來自其中一側的非金屬覆層6以及來自另一側的鍍覆金屬層7、8彼此的黏著性非常差。其會在它們之間造成一小間隙，並且會導致周遭空氣侵入銀電極2的表面。倘若周遭空氣包含硫化合物的話，那麼，該等銀電極在一段時間之後將會遭到破壞。這便係晶片電阻商品經常會在自動車輛與工業應用中失效的原因。
    會使用到兩種已知的方式來防止發生該硫化現象。其中一種方法涉及利用另一種抗硫的貴金屬(金、銀鈀合金、...等)來取代或包覆銀。第二種方法則係防止該等以銀為基礎的終端接觸周遭空氣(即密封該等終端)。
    第一種方法的缺點包含抗硫化貴金屬的價格昂貴、抗硫化貴金屬的導電係數低於金屬銀、以及非銀終端與被設計成配合銀終端來使用的厚膜電阻油墨可能的不相容性。
    根據先前技術的第二種方法(舉例來說，參見美國專利第7,098,768號，本文以引用的方式將其完整併入)係由加入下面兩層所組成：輔助上電極9(圖3)以及最上方的外覆層6’。輔助上電極9會完全覆蓋每一個以銀為基礎的上電極2，並且會部分重疊該外部保護覆層6。最上方的外覆層6’會覆蓋該電阻的中間部分，並且會重疊輔助上電極9。
    於此一配置中，該等輔助上電極應該既可鍍覆(具導電性)且為抗硫化。此材料的範例包含具有碳填充劑或鹼金屬填充劑之以聚合物為基礎的厚膜油墨、或是具有鹼金屬填充劑的燒結型厚膜油墨。使用輔助上電極的缺點包含：具有碳或鹼金屬填充劑之以聚合物為基礎的材料的低導電係數以及不良的可鍍覆性；當使用燒結型油墨作為輔助上電極時的可能阻值偏移；小尺寸(長度為1mm以及1mm以下)電阻的實施會有問題，其中，會難以保持在該終端中彼此重疊的多層之間的位置關係；以及會增加電阻厚度。
    因此，需要一種抗硫化的改良晶片電阻。
    所以，本發明的一主要目的、特點、觀點、或是優點便係改良先前技術，用以解決晶片型電阻的硫化現象。
    本發明的另一目的、特點、或是優點係提供一種抗硫化的晶片電阻，其並不需要一額外保護層，該額外保護層會增加該晶片電阻的厚度，使其超過一標準(非抗硫化的)晶片電阻的厚度。
    本發明的又一目的、特點、或是優點係一種可應用至所有尺寸的晶片電阻的配置或設計，包含引入一額外保護層用以和相鄰層牢靠重疊而可能產生問題的最小尺寸晶片電阻。
    本發明的再一目的、特點、或是優點係提供一種晶片電阻，其並不具有和在先前技術中所發現到的額外保護層相關聯的限制，例如(a)導電性、(b)非銀、(c)適合在低溫沉積。符合此等必要條件的材料(舉例來說，以聚合物為基礎的碳油墨)會具有有限的可鍍覆性。
    因此，本發明的再一目的、特點、或是優點係提供一種具有良好可鍍覆性之終端的抗硫化的晶片電阻。
    參考本申請案的其它部份會更明白本發明的進一步目的、特點、觀點、以及優點。從說明書以及後面的申請專利範圍中便會明白本發明的該些及/或其它目的、特點、觀點、或是優點中一或多者。
    根據本發明的其中一項觀點，一晶片電阻包含：易受硫化影響的複數個上終端電極，它們係位於被安置在一絕緣基板上方的一電阻性元件的相對側上；以及一外部非導體保護覆層，其係位於該電阻性元件上方。有至少一導體金屬鍍覆層，其會覆蓋該絕緣基板的相對面側以及該等易受硫化影響的頂終端電極的一部分，該金屬鍍覆層會藉由一事先施加的金屬層而黏著至該等易受硫化影響的終端電極以及該外部非導體保護覆層的相鄰邊緣。
    根據本發明的另一項觀點，提供一種在一晶片電阻中防止硫化的方法，該晶片電阻具有：易受硫化影響的上終端電極，它們係位於被安置在一絕緣基板上方的一電阻性元件的相對側上；一外部非導體保護覆層，其係位於該電阻性元件上方；以及至少一導體金屬鍍覆層，其會覆蓋該絕緣基板的相對面側以及該等易受硫化影響的頂終端電極的一部分。該方法會密封該等終端電極，避免與外部環境接觸。該密封可藉由在該等終端電極的外露頂部分上方以及該外部非導體保護覆層的相鄰邊緣上方重疊該金屬鍍覆層來實施，或者密封該等終端電極包括在施加該金屬鍍覆層之前先調教(moralizing)該外部非導體保護覆層的相鄰邊緣。
    根據本發明的另一項觀點，會藉由下面的過程來形成一晶片電阻：在一具有複數個面側的絕緣基板的頂端形成頂終端電極以及一電阻性元件；在該電阻性元件以及該等頂終端電極的相鄰部分上方形成一非導體外部保護覆層；遮罩該外部保護覆層的一中間部分；藉由濺鍍來金屬化該外部保護覆層的邊緣；藉由濺鍍或是藉由導體油墨塗敷來金屬化該基板的複數個面側；移除該遮罩；在該外部保護覆層的該等已金屬化邊緣及該基板的複數個面側上鍍鎳；以及在該鍍鎳層上方放置一完製層。
    根據本發明的另一項觀點，一晶片電阻包含：一絕緣基板，其具有一頂表面、一相對的底表面、以及複數個相對面表面；頂終端電極，它們係形成在該基板的該頂表面上；底電極，它們係形成在該基板的該底表面上；一電阻性元件，其係被定位在該等頂終端電極之間，並且會部分重疊該等頂終端電極；一外部保護覆層，其會部分覆蓋該等頂終端電極，其中，該外部保護覆層的邊緣會藉由鍍覆而被活化用以幫助達成覆蓋目的；一鍍鎳層，其會覆蓋該基板的該等面表面、該等頂電極與底電極，以及重疊該外部保護覆層的邊緣，從而密封下方的頂終端電極，避免其與周遭的大氣接觸。
    為更瞭解本發明，現在將詳細說明一種特定設備及其製法。應該瞭解的係，這僅係本發明可採用的其中一種形式。熟習本技術的人士所顯知的各種變化均包含在本發明內。
    本發明關於一種晶片電阻(圖1)，其包括：一絕緣基板11；頂終端電極12，它們係形成在使用以銀為基礎之金屬陶瓷的基板的頂表面上；底電極13；電阻性元件14，其係位於頂終端電極12之間並且會部分重疊它們；選配的內部保護覆層15，其會完全或部分覆蓋電阻性元件14；外部保護覆層16，其會完全覆蓋該內部保護覆層15並且會部分覆蓋頂終端電極12；鍍鎳層17，其會覆蓋該基板的面側、頂電極12與底電極13，並且會部分重疊外部保護覆層16；完製鍍覆層18，其會覆蓋鎳層17。
    因為會在進行鍍鎳處理之前讓外部保護層16的邊緣為可鍍覆的關係，鎳層17與外部保護層16的重疊會具有密封特性。因此，不需要使用專屬的保護層，銀終端電極便會被密封。該等銀終端電極係藉由賦予該鍍鎳層一保護功能而被密封，該鍍鎳層通常係在標準(非抗硫的)晶片電阻的終端中作為該等銀電極與該完製金屬化層(通常為錫層)之間的擴散與溶出屏障。
    讓類似保護層16的介電材料為可鍍覆的數種可能方式包含但並不受限於：藉由施加導體材料(金屬濺鍍、金屬的化學沉積、...等)或是藉由改變其結構(藉由加熱來對聚合物進行碳化、...等)來活化它。
    圖4所示的係一種製程，其中會使用金屬濺鍍來活化該外部保護覆層16的邊緣。一合宜的金屬(舉例來說，鎳鉻合金)會被濺鍍在外部保護覆層16之上，使其未被遮罩19覆蓋的邊緣為可鍍覆。於接下來的鍍覆過程期間，已濺鍍的金屬化層不僅會讓鎳鍍覆銀終端12、13以及基板11的面表面11’，還會讓鎳延伸至外部保護覆層16的邊緣以密封下方的銀電極12。鎳層及外部保護覆層16的已金屬化邊緣之間的良好黏著性會確保銀電極12的良好密封效果。
    圖5所示的係濺鍍製程的第二種施行方式。濺鍍係從晶片電阻的頂側處來實施，其並不會遮罩該外部保護覆層16，但是利用極低的濺鍍強度。所生成的不良金屬化層雖然有助於鍍覆該外部保護覆層邊緣，但是由於機械性磨損的關係，會在電鍍槽中非常快速地劣化。所以，並不會形成整個頂表面的固體金屬化層。
    圖6所示的係濺鍍製程的第三種施行方式。濺鍍係從堆疊晶片的面側處來實施，其會遮罩或不遮罩外部保護覆層16，且濺鍍的強度非常高，足以穿入該等相鄰堆疊晶片之間的間隙之中，並且會確保晶片頂側的極端部分的金屬化作用。堆疊晶片間的間隙會存在係因為被外部保護覆層16覆蓋的晶片中間部分比終端區域還厚。
    在先前技術中(圖2與圖3)，因為鍍鎳層7與保護覆層6(圖2)及6’(圖3)之邊緣的不良黏著的關係，鎳層7並無法充當一銀保護元件。
    為保護該等易受硫化影響的電極，本發明賦予該鍍鎳層具有保護層的功能，該鍍鎳層通常係在標準(非抗硫的)晶片電阻的終端中作為銀電極與該完製金屬化層(通常為錫層)之間的擴散與溶出屏障。為達此目的，一合宜的金屬(舉例來說，鎳鉻合金)會配置在外部保護覆層的邊緣(位於銀電極的旁邊)之上，用以讓該些邊緣為可鍍覆。其不僅會讓鎳鍍覆銀電極，還會讓鎳延伸至外部保護覆層的邊緣以密封下方的銀電極。
    此方式的優點包含不需要用到任何額外的保護層。所以，晶片電阻的厚度會與標準(非抗硫的)晶片電阻的厚度相同。此外，該配置還可應用至所有尺寸的晶片，包含最小尺寸的晶片電阻，因為並不需要一額外的保護層。此外，該等終端還會保有良好的可鍍覆性。
    製造過程
    本發明還關於製造該晶片電阻的方法。圖7所示的便係本發明的一製造過程的一實施例。在步驟20中，會實施該等頂終端電極12與底終端電極13的成形。接著，在步驟21中，會實施電阻性元件14的成形。接著，在步驟22中，可能會實施選配的內部保護覆層15的成形。當然，此步驟係選配而非必要的步驟。接著，在步驟23中，會實施外部保護覆層16的成形。在步驟24中，可能會藉由遮罩19來對外部保護覆層的中間部分實施選配的遮罩作業。在步驟25中，會實施外部保護覆層16之邊緣的活化(舉例來說，藉由圖4至6中所示的金屬濺鍍)。在步驟26中，會實施基板11之面側11’的活化(舉例來說，藉由金屬濺鍍或是藉由導體油墨塗敷)。在步驟27中，若有使用該選配遮罩的話，則會實施該選配遮罩的移除。在步驟28中，會實施鍍覆(較佳的係使用鎳或鎳合金)。在步驟29中，會對該鍍覆層進行完製。雖然本文依照一次序提出該等步驟，不過，若適當的話亦可改變該等步驟的順序。舉例來說，必要時，可以改變頂終端電極12、底終端電極13、以及電阻14的成形順序。
    步驟25藉由密封該等易受硫化影響的終端，讓晶片電阻對內含在周遭環境中的硫具有耐受的能力。因此，本文已經揭示一種用於抗硫化的晶片電阻的方法與設計。本發明涵蓋各種變化例，其包含材料類型的變化、步驟順序的變化(不論是否實施選配步驟)、以及落在本發明的精神與範疇內的其它變化、替代、以及選配項目。
    1‧‧‧隔離基板
    2‧‧‧上電極
    3‧‧‧下電極
    4‧‧‧電阻性元件
    5‧‧‧保護層
    6‧‧‧外部保護層
    6’‧‧‧外覆層
    7‧‧‧鍍鎳層
    8‧‧‧鍍覆完製層
    9‧‧‧輔助上電極
    11‧‧‧絕緣基板
    11’‧‧‧基板的面表面
    12‧‧‧頂終端電極
    13‧‧‧底終端電極
    14‧‧‧電阻性元件
    15‧‧‧內部保護覆層
    16‧‧‧外部保護覆層
    17‧‧‧鍍鎳層
    18‧‧‧完製鍍覆層
    19‧‧‧遮罩
    圖1所示的係根據本發明其中一項觀點的一設計的實質放大剖面圖。
    圖2所示的係一先前技術(非抗硫化的)電阻的實質放大剖面圖。
    圖3和圖2雷同，不過所示的係一先前技術的抗硫化電阻。
    圖4所示的係根據本發明其中一項觀點以製造圖1之電阻的方法的剖面示意圖。
    圖5所示的係使用低強度濺鍍的金屬化製程(沒有遮罩)來製造一電阻的方法的剖面示意圖。
    圖6所示的係使用超高強度濺鍍(有遮罩或沒有遮罩)來製造一電阻的方法的剖面示意圖。
    圖7所示的係示範本發明的一製造過程的一實施例的流程圖。
    11‧‧‧絕緣基板
    12‧‧‧頂終端電極
    13‧‧‧底終端電極
    14‧‧‧電阻性元件
    15‧‧‧內部保護覆層
    16‧‧‧外部保護覆層
    17‧‧‧鍍鎳層
    18‧‧‧完製鍍層
    权利要求:
    Claims (36)
    [1] 一種晶片電阻，其包括：一絕緣基板，其具有一表面；一第一終端電極，其易受硫化影響且安置在該基板的表面上；一電阻性元件，其與該第一終端電極電性通訊；一外部非導體保護覆層，其係覆蓋該電阻性元件的至少一部分和該第一終端電極的至少一部分；一第一已金屬化邊緣，其形成在該外部非導體保護覆層上，以允許鍍覆；以及一金屬鍍覆層，其覆蓋該第一終端電極的至少一部分，並且黏著至該第一終端電極以及該第一已金屬化邊緣。
    [2] 如申請專利範圍第1項之晶片電阻，其進一步包括：一第二終端電極，其易受硫化影響且安置在該基板的表面上；其中，該電阻性元件與該第二終端電極電性通訊，且位在該第一終端電極與該第二終端電極之間；其中，該外部非導體保護覆層係覆蓋該第二終端電極的至少一部分；一第二已金屬化邊緣，其形成在該外部非導體保護覆層上，以允許鍍覆；以及一第二金屬鍍覆層，其覆蓋該第二終端電極的至少一部分，並且黏著至該第二終端電極以及該第二已金屬化邊緣。
    [3] 如申請專利範圍第1或2項之晶片電阻，其中，該已金屬化邊緣中的至少一個係藉由濺鍍來形成。
    [4] 如申請專利範圍第1或2項之晶片電阻，其中，該金屬鍍覆層中的至少一個係藉由濺鍍來形成。
    [5] 如申請專利範圍第1或2項之晶片電阻，其進一步包括一最後的鍍覆層，其形成在該金屬鍍覆層中的至少一個的上方。
    [6] 如申請專利範圍第1或2項之晶片電阻，其中，該電阻性元件係一厚膜晶片電阻。
    [7] 如申請專利範圍第1或2項之晶片電阻，其中，該電阻性元件係一薄膜晶片電阻。
    [8] 如申請專利範圍第1或2項之晶片電阻，其中，該終端電極中的其中一個包括銀。
    [9] 一種製造抗硫化的晶片電阻的方法，該方法包括：提供一絕緣基板，其具有一表面；形成一第一終端電極在該表面上，該第一終端電極易受硫化影響；形成一電阻性元件，其與該第一終端電極電性通訊；形成一外部非導體保護覆層，其覆蓋該電阻性元件的至少一部分和該第一終端電極的至少一部分；形成一已金屬化邊緣，其形成在該外部非導體保護覆層上，以允許鍍覆；以及形成一金屬鍍覆層，其覆蓋該第一終端電極的至少一部分，並且黏著至該第一終端電極以及該已金屬化邊緣。
    [10] 如申請專利範圍第9項之方法，其進一步包括：形成一第二終端電極在該表面上，該第二終端電極易受硫化影響；其中，該電阻性元件與該第二終端電極電性通訊，且位在該第一終端電極與該第二終端電極之間；其中，該外部非導體保護覆層係覆蓋該電阻性元件的至少一部分和該第二終端電極的至少一部分；形成一第二已金屬化邊緣在該外部非導體保護覆層上，以允許鍍覆；以及形成一第二金屬鍍覆層，其覆蓋該第二終端電極的至少一部分，並且黏著至該第二終端電極以及該第二已金屬化邊緣。
    [11] 如申請專利範圍第9或10項之方法，其中，該已金屬化邊緣中的至少一個係藉由濺鍍來形成。
    [12] 如申請專利範圍第9或10項之方法，其中，該金屬鍍覆層中的至少一個係藉由濺鍍來形成。
    [13] 如申請專利範圍第9或10項之方法，其進一步包括形成一最後的鍍覆層在該金屬鍍覆層中的至少一個的上方。
    [14] 如申請專利範圍第9或10項之方法，其中，該電阻性元件係一厚膜晶片電阻。
    [15] 如申請專利範圍第9或10項之方法，其中，該電阻性元件係一薄膜晶片電阻。
    [16] 如申請專利範圍第9或10項之方法，其中，該終端電極包括銀。
    [17] 一種晶片電阻，其包括：易受硫化影響的頂終端電極，其係安置在一絕緣基板上方的電阻性元件的相對側上；一外部非導體保護覆層，其在該電阻性元件上方；一第一導電金屬鍍覆層，其覆蓋該絕緣基板的相對面側以及該易受硫化影響的頂終端電極的部分，該金屬鍍覆層藉由預先施加金屬層而黏著至該易受硫化影響的頂終端電極以及該外部非導體保護覆層的相鄰邊緣。
    [18] 如申請專利範圍第17項之晶片電阻，其中該預先施加金屬層是藉由金屬化的該絕緣基板的面側和該外部非導體保護覆層的邊緣所施加。
    [19] 如申請專利範圍第18項之晶片電阻，其中，該金屬化層係藉由濺鍍來完成。
    [20] 如申請專利範圍第17項之晶片電阻，其中，該金屬鍍覆層係藉由濺鍍來施加。
    [21] 如申請專利範圍第17項之晶片電阻，其進一步包括一第二金屬鍍覆層，其在黏著至該終端電極的該金屬鍍覆層的上方。
    [22] 如申請專利範圍第17項之晶片電阻，其進一步包括覆蓋在該外部非導體保護覆層的相鄰邊緣的部分上方的該金屬鍍覆層。
    [23] 如申請專利範圍第22項之晶片電阻，其中，該金屬化層與重疊結果有效地密封該終端電極。
    [24] 如申請專利範圍第23項之晶片電阻，其中，該密封防止該終端電極發生硫化現象。
    [25] 如申請專利範圍第17項之晶片電阻，其中，該電阻性元件係一厚膜晶片電阻。
    [26] 如申請專利範圍第17項之晶片電阻，其中，該電阻性元件係一薄膜晶片電阻。
    [27] 如申請專利範圍第17項之晶片電阻，其中，該終端電極包括銀。
    [28] 一種阻止在一晶片電阻中的硫化的方法，其中該晶片電阻具有位於安置在一絕緣基板上方的一電阻性元件的相對側上的易受硫化影響的頂終端電極、在該電阻性元件上方的一外部非導體保護覆層、以及覆蓋該絕緣基板的相對面側以及易受硫化影響的頂終端電極的部分的一第一導電金屬覆層，該方法包括：密封該終端電極，以避免其與外部環境接觸；其中，密封該終端電極的步驟包括在該終端電極的外露頂部分上方以及該外部非導體保護覆層的相鄰邊緣上方重疊該金屬鍍覆層；以及其中，密封該終端電極的步驟進一步包括在施加該金屬鍍覆層之前，先金屬化該外部非導體保護覆層的邊緣。
    [29] 一種抗硫化的晶片電阻，其包括一電阻性元件，並且在其之表面上具有易受硫化影響的至少一個終端電極，其包括：一外部非導體保護覆層，其覆蓋該電阻性元件的至少一部分與該至少一個終端電極的至少一部分；至少一個已金屬化邊緣，其形成在該外部非導體保護覆層上，以允許鍍覆；以及一金屬鍍覆層，其覆蓋該至少一個終端電極的至少一部分，並且黏著至該至少一個終端電極和該至少一個已金屬化邊緣。
    [30] 如申請專利範圍第29項之晶片電阻，其中，該已金屬化邊緣係藉由濺鍍來形成。
    [31] 如申請專利範圍第29項之晶片電阻，其中，該金屬鍍覆層係藉由濺鍍來形成。
    [32] 如申請專利範圍第29項之晶片電阻，其進一步包括一最後的鍍覆層，其形成在該金屬鍍覆層的上方。
    [33] 如申請專利範圍第29項之晶片電阻，其中，該電阻性元件係一厚膜晶片電阻。
    [34] 如申請專利範圍第29項之晶片電阻，其中，該電阻性元件係一薄膜晶片電阻。
    [35] 如申請專利範圍第29項之晶片電阻，其中，該終端電極包括銀。
    [36] 一種阻止在一晶片電阻中的硫化的方法，其中該晶片電阻具有位於安置在一絕緣基板上方的一電阻性元件的相對側上的易受硫化影響的頂終端電極、在該電阻性元件上方的一外部非導體保護覆層、以及覆蓋該絕緣基板的相對面側以及易受硫化影響的頂終端電極的部分的至少一個導電金屬覆層，該方法包括：密封該終端電極，以避免其與外部環境接觸；其中，密封該終端電極的步驟包括在該終端電極的外露頂部分上方以及該外部非導體保護覆層的相鄰邊緣上方重疊該金屬鍍覆層；以及其中，密封該終端電極的步驟進一步包括在施加該金屬鍍覆層之前，先金屬化該外部非導體保護覆層的相鄰邊緣。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI423271B|2014-01-11|抗硫化的晶片電阻及其製法
    US10832837B2|2020-11-10|Chip resistor and method for manufacturing the same
    US6982624B2|2006-01-03|Chip resistor
    US9035740B2|2015-05-19|Circuit protective device and method for manufacturing the same
    US8035476B2|2011-10-11|Chip resistor and method for making the same
    US7098768B2|2006-08-29|Chip resistor and method for making the same
    JP2010520624A5|2010-07-22|
    US6861941B2|2005-03-01|Chip resistor
    US10811174B2|2020-10-20|Chip resistor and method for manufacturing same
    CN111341509A|2020-06-26|一种抗硫化芯片电阻器及其制造方法
    US10822712B2|2020-11-03|Electroplating apparatus
    KR101941752B1|2019-01-23|알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법
    CN109148065B|2020-02-18|一种抗硫化片式电阻器及其制造方法
    US11094436B2|2021-08-17|Resistor component
    WO2019087725A1|2019-05-09|チップ抵抗器
    JP2021182587A|2021-11-25|チップ抵抗器およびチップ抵抗器の製造方法
    KR20120060541A|2012-06-12|칩 저항기 및 그 제조 방법
    同族专利:
    公开号 | 公开日
    US20080211619A1|2008-09-04|
    EP2130207B1|2018-09-05|
    CN102682938B|2016-06-15|
    JP6546118B2|2019-07-17|
    CN101681705B|2012-02-15|
    JP2010520624A|2010-06-10|
    HK1142715A1|2010-12-10|
    TW200901234A|2009-01-01|
    CN102682938A|2012-09-19|
    US8514051B2|2013-08-20|
    US8957756B2|2015-02-17|
    CN101681705A|2010-03-24|
    EP2130207A1|2009-12-09|
    TWI423271B|2014-01-11|
    JP2013219387A|2013-10-24|
    US20130335191A1|2013-12-19|
    US20120126934A1|2012-05-24|
    WO2008109262A1|2008-09-12|
    JP2013080952A|2013-05-02|
    TWI479514B|2015-04-01|
    US7982582B2|2011-07-19|
    JP2016157980A|2016-09-01|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI508109B|2013-12-25|2015-11-11|Yageo Corp|Chip resistors|
    US9336931B2|2014-06-06|2016-05-10|Yageo Corporation|Chip resistor|
    TWI695390B|2015-01-28|2020-06-01|日商三菱綜合材料股份有限公司|電阻器及電阻器之製造方法|JPS5522001B2|1974-09-20|1980-06-13|||
    JP3282424B2|1995-01-20|2002-05-13|松下電器産業株式会社|角形薄膜チップ抵抗器の製造方法|
    JPH11195505A|1997-12-26|1999-07-21|E I Du Pont De Nemours & Co|厚膜抵抗体及びその製造方法|
    JPH11204304A|1998-01-08|1999-07-30|Matsushita Electric Ind Co Ltd|抵抗器およびその製造方法|
    JPH11204301A|1998-01-20|1999-07-30|Matsushita Electric Ind Co Ltd|抵抗器|
    JP3852649B2|1998-08-18|2006-12-06|ローム株式会社|チップ抵抗器の製造方法|
    JP2000299203A|1999-04-15|2000-10-24|Matsushita Electric Ind Co Ltd|抵抗器およびその製造方法|
    JP3967040B2|1999-07-05|2007-08-29|ローム株式会社|多連のチップ型抵抗器の構造|
    JP2001110601A|1999-10-14|2001-04-20|Matsushita Electric Ind Co Ltd|抵抗器およびその製造方法|
    JP2001143905A|1999-11-17|2001-05-25|Murata Mfg Co Ltd|チップ型サーミスタの製造方法|
    JP4722318B2|2000-06-05|2011-07-13|ローム株式会社|チップ抵抗器|
    JP2002184602A|2000-12-13|2002-06-28|Matsushita Electric Ind Co Ltd|角形チップ抵抗器|
    JP3958532B2|2001-04-16|2007-08-15|ローム株式会社|チップ抵抗器の製造方法|
    JP3935687B2|2001-06-20|2007-06-27|アルプス電気株式会社|薄膜抵抗素子およびその製造方法|
    EP1460649A4|2001-11-28|2008-10-01|Rohm Co Ltd|RESISITF PAVE AND METHOD OF MANUFACTURING THE SAME|
    JP4204029B2|2001-11-30|2009-01-07|ローム株式会社|チップ抵抗器|
    KR20030052196A|2001-12-20|2003-06-26|삼성전기주식회사|박막 칩 저항기 및 그 제조방법|
    JP2004259864A|2003-02-25|2004-09-16|Rohm Co Ltd|チップ抵抗器|
    JP2005191406A|2003-12-26|2005-07-14|Matsushita Electric Ind Co Ltd|チップ抵抗器およびその製造方法|
    JP2005268302A|2004-03-16|2005-09-29|Koa Corp|チップ抵抗器およびその製造方法|
    JP2006024767A|2004-07-08|2006-01-26|Koa Corp|チップ抵抗器の製造方法|
    US7772961B2|2004-09-15|2010-08-10|Panasonic Corporation|Chip-shaped electronic part|
    JP4841914B2|2005-09-21|2011-12-21|コーア株式会社|チップ抵抗器|
    US7982582B2|2007-03-01|2011-07-19|Vishay Intertechnology Inc.|Sulfuration resistant chip resistor and method for making same|US7982582B2|2007-03-01|2011-07-19|Vishay Intertechnology Inc.|Sulfuration resistant chip resistor and method for making same|
    CN103219964A|2012-01-18|2013-07-24|新科实业有限公司|衰减器|
    JP6227877B2|2013-02-26|2017-11-08|ローム株式会社|チップ抵抗器、およびチップ抵抗器の製造方法|
    CN104347208B|2013-07-31|2018-10-12|南京中兴新软件有限责任公司|一种电阻器制作方法、电阻器及电路|
    JP6274789B2|2013-08-30|2018-02-07|ローム株式会社|チップ抵抗器|
    JP6386723B2|2013-12-11|2018-09-05|Koa株式会社|抵抗素子の製造方法|
    JP6326192B2|2014-03-19|2018-05-16|Koa株式会社|チップ抵抗器およびその製造法|
    JP6373723B2|2014-10-31|2018-08-15|Koa株式会社|チップ抵抗器|
    US9818512B2|2014-12-08|2017-11-14|Vishay Dale Electronics, Llc|Thermally sprayed thin film resistor and method of making|
    WO2016153116A1|2015-03-23|2016-09-29|조인셋 주식회사|내 환경성이 향상된 탄성 전기접촉단자 및 그 제조 방법|
    KR101883040B1|2016-01-08|2018-07-27|삼성전기주식회사|칩 저항 소자|
    JP2017168817A|2016-03-15|2017-09-21|ローム株式会社|チップ抵抗器およびその製造方法|
    CN105931663B|2016-05-24|2019-03-01|宇瞻科技股份有限公司|抗硫化的内存存储装置|
    TWI598878B|2016-05-24|2017-09-11|宇瞻科技股份有限公司|抗硫化之記憶體儲存裝置|
    TWI620318B|2016-08-10|2018-04-01||Wafer resistor device and method of manufacturing same|
    KR20180054276A|2016-11-15|2018-05-24|삼성전기주식회사|칩 저항 소자 및 칩 저항 소자 어셈블리|
    CN108231308B|2016-12-21|2020-03-24|李文熙|铝端电极芯片电阻器的制造方法|
    CN110114842A|2016-12-27|2019-08-09|罗姆股份有限公司|片式电阻器及其制造方法|
    TWI605476B|2017-02-06|2017-11-11||Anti-vulcanization chip resistor and its manufacturing method|
    CN108399992B|2017-02-08|2019-12-27|东莞华科电子有限公司|抗硫化的晶片电阻及其制法|
    CN107331486A|2017-06-28|2017-11-07|中国振华集团云科电子有限公司|抗硫化电阻器及其制备方法|
    US10937573B2|2017-11-02|2021-03-02|Rohm Co., Ltd.|Chip resistor|
    KR102160500B1|2018-07-11|2020-09-28|주식회사 테토스|기판 측면부 배선 형성 방법|
    CN109148065B|2018-08-21|2020-02-18|广东风华高新科技股份有限公司|一种抗硫化片式电阻器及其制造方法|
    US11056630B2|2019-02-13|2021-07-06|Samsung Electronics Co., Ltd.|Display module having glass substrate on which side wirings are formed and manufacturing method of the same|
    TWI707366B|2020-03-25|2020-10-11|光頡科技股份有限公司|電阻元件|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US89250307P| true| 2007-03-01|2007-03-01||
    US12/030,281|US7982582B2|2007-03-01|2008-02-13|Sulfuration resistant chip resistor and method for making same|
    [返回顶部]