• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種差動資料選通接收器，該差動資料選通接收器經配置以在第一選通輸入處及第二選通輸入處接收差動資料選通訊號，其中差動資料選通訊號之轉變指示相關聯資料訊號的取樣點。差動資料接收器經配置以藉由差動地比較在第一選通輸入處及第二選通輸入處所接收的差動選通訊號之值而識別差動選通訊號之轉變。差動資料選通接收器包含：選通閘控電路，該選通閘控電路經配置以產生選通閘控訊號，其中僅當確定選通閘控訊號時根據差動資料選通訊號而取樣相關聯資料訊號；及選通輸入終止電路，該選通輸入終止電路經配置以有選擇地提供用於第一選通輸入之第一終止連接及用於第二選通輸入之第二終止連接。在接收與相關聯資料訊號有關的差動資料選通訊號之前，差動資料選通接收器經配置以參與初始閘控訓練過程，以決定用以使選通閘控訊號相對於差動資料選通訊號相位對準之閘控延遲，且選通輸入終止電路經配置以在初始閘控訓練過程期間提供第一終止連接及第二終止連接之不對稱配置。
    公开号:TW201303887A
    申请号:TW101118363
    申请日:2012-05-23
    公开日:2013-01-16
    发明作者:Brandon Bing-Da Wang；Kostadin Gitchev
    申请人:Advanced Risc Mach Ltd；
    IPC主号:G11C29-00
    专利说明:
    用於接收差動資料選通訊號的裝置與方法
    本發明係關於用於接收資料訊號之資料處理裝置。更特定言之，本發明係關於經配置以接收差動資料選通訊號之差動資料選通接收器，其中差動資料選通訊號之轉變指示用於相關聯資料訊號之取樣點。
    已知經由具有相關聯資料選通訊號的傳輸路徑傳輸資料訊號，以便正確地解讀正在自傳輸路徑之傳輸器側傳輸的資料，該資料選通訊號提供指示資料訊號應在傳輸路徑之接收器側取樣的間隔之時脈訊號。提供該時脈訊號之一個已知方式為在兩條平行路徑上之差動資料選通訊號之形式，其中指示相關聯資料訊號之取樣點的訊號之轉變係藉由將每條路徑上的個別訊號彼此差動比較而識別以產生用於取樣資料訊號的時脈訊號。該差動訊號發送具有已知的優點，諸如差動訊號發送對環境雜訊之改良彈性。
    因此，已知提供經配置以在第一選通輸入處及第二選通輸入處接收差動資料選通訊號的差動資料選通接收器，其中差動資料選通訊號之轉變指示相關聯資料訊號的取樣點。第一選通輸入及第二選通輸入一般經佈置由接收器有選擇地終止，以允許差動資料選通訊號在需要時被正確地接收及解讀(藉由終止兩個輸入)，但亦當未正在接收資料時，允許該等輸入從終止斷開以避免不必要的功率消耗。傳輸路徑可為雙向的，允許資料基於配置在兩個方向中任一方向上傳輸，因此在給定的方向上設置用於資料傳輸的傳輸路徑將因此包含將終止自路徑之一個端的差動資料選通接收器切換至另一端的差動資料選通接收器。所傳輸資料一般在藉由非有效週期散佈之短叢發中傳輸，所以通常在非有效週期期間斷開終止及僅當期望資料之叢發時終止輸入。
    因此，為了正確地接收所傳輸之差動資料選通訊號，必須在應被識別的差動資料選通訊號之轉變到達之前終止第一及第二選通輸入。然而，一旦終止第一及第二選通輸入，差動資料選通接收器變得對傳輸路徑上的雜訊敏感，如此可能致使接收器解讀假性資料，並因此已知閘控自差動資料選通訊號導出的時脈訊號，以使得資料訊號的取樣僅在閘控允許所導出之時脈訊號有效時發生。
    然而，決定何時閘控所導出的時脈訊號並非平凡的任務，因為閘控訊號之確定(以允許時脈訊號自所接收之差動資料選通訊號導出)必須與資料之所傳輸叢發之開始精密地相位對準。為此，已知使至少一個閘控訓練傳輸作為實際資料傳輸的開頭，該至少一個閘控訓練傳輸允許執行初始化程序以建立此相位對準。一般而言，當兩條平行路徑上之差動資料選通訊號之兩個分量保持在已知、恆定的值(例如分別在積體電路上下文中之VDD值及VSS值)時，閘控訓練傳輸包含前文，隨後為一序列(虛擬)差動轉變。
    在初始化程序中藉由一系列閘控訓練傳輸使得閘控訊號與差動資料選通訊號的相位對準要求施加至待選擇的閘控訊號的延遲之初始值，該初始值然後經微調以相位對準兩個訊號。然而，為了使此初始化程序運作，必須將該延遲的初始值選擇於時間窗口內，該時間窗口藉由閘控訓練傳輸之前文及該閘控訓練傳輸之第一有效轉變定義。一方面，若延遲允許閘控訊號確定過早，則接收器將易受到雜訊的損害且可能會於閘控訊號與差動資料選通訊號之間建立錯誤的關係。另一方面，若延遲導致閘控訊號確定過遲，則接收器將錯過訓練傳輸的真正轉變，且相位對準將相對於更遲的轉變而非相對於所需的第一轉變而建立。在任意一種情況下，將基於所建立的時序關係而解讀不正確的資料。
    此外，因為由此類差動資料選通接收器所接收的資料選通訊號之傳輸頻率變得越來越高，為了允許較高的資料傳輸速率，閘控延遲之初始值必須置放於其中的時間窗口變得越來越窄，以至於用於執行初始化程序之已知技術由於諸如來源時脈跳動、PVT點變化、不同的PCB偏斜、訊號完整性變化(例如訊號反射)等參數變化而可能不適當。
    因此，需要提供用於執行差動資料選通接收器之初始化的改良技術，該改良技術能夠更好地處理較高傳輸頻率的趨勢。
    從第一態樣來看，本發明提供經配置以在第一選通輸入處及第二選通輸入處接收差動資料選通訊號的差動資料選通接收器，其中該差動資料選通訊號之轉變指示相關聯資料訊號的取樣點，差動資料接收器經配置以藉由差動地比較在該第一選通輸入處及該第二選通輸入處所接收的該差動選通訊號之值而識別該差動選通訊號之該等轉變，差動資料選通接收器包含：選通閘控電路，該選通閘控電路經配置以產生選通閘控訊號，其中僅在確定了該選通閘控訊號時，才能根據該差動資料選通訊號而取樣該相關聯資料訊號；及選通輸入終止電路，該選通輸入終止電路經配置以有選擇地提供用於該第一選通輸入的第一終止連接及用於該第二選通輸入的第二終止連接，其中在接收與該相關聯資料訊號有關的該差動資料選通訊號之前，該差動資料選通接收器經配置以參與初始閘控訓練過程，以決定用以使該選通閘門訊號相對於該差動資料選通訊號相位對準之閘控延遲，其中該選通輸入終止電路經配置以在該初始閘控訓練過程期間提供該第一終止連接及該第二終止連接之不對稱配置。
    根據本技術，選通輸入終止電路經配置以在初始閘控訓練過程期間提供第一終止連接及第二終止連接之不對稱配置。換言之，第一選通輸入及第二選通輸入皆終止(為了允許差動資料選通訊號被接收)，但是提供給各選通輸入之各個終止彼此不同。本發明之發明者認識到，在用以決定用於使選通閘控訊號與差動資料選通訊號相位對準之閘控延遲的初始閘控訓練過程期間，以此方式佈置選通輸入終止電路可具有特定的優點。
    如此歸因於兩個終止連接的不對稱配置將第一選通輸入及第二選通輸入保持在良好定義且可明確區分之狀態，該狀態比對稱配置之終止連接方式而受到雜訊的影響較小，由此使得在初始閘控訓練過程中的初始相位對準得以在承擔較少的由雜訊引起之未對準風險之情況下進行。
    在初始閘控訓練過程期間的第一終止連接及第二終止連接的不對稱配置之進一步的優點在於使時間窗口能夠延伸以覆蓋初始閘控訓練過程期間的差動資料選通訊號轉變之間的整個時間週期，為了執行選通閘控訊號與差動資料選通訊號之相位對準，閘控延遲之初始值必須置放在該時間窗口中。給定閘控延遲之初始值必須置放於其中之該時間窗口隨著時脈速率增加變得越來越窄的上述趨勢，因此，本技術在趨向於較高傳輸頻率之背景下特別有益，因為為了啟動初始閘控訓練過程而選擇閘控延遲之初始值之需求變得更為容易。
    在一些實施例中，差動資料選通接收器包含第一電壓電源及第二電壓電源，其中該第一電壓電源及該第二電壓電源定義該差動資料選通訊號之最大電壓範圍。
    可以數種方式提供不對稱配置，但是在一個實施例中，選通輸入終止電路經配置以藉由專門地將該第一選通輸入耦合至該第一電壓電源及藉由專門地將該第二選通輸入耦合至該第二電壓電源而提供該不對稱配置。因此，在第一終止連接及第二終止連接之習知對稱配置一般將藉由連接第一及第二選通輸入至在此實施例中之第一電壓電源及第二電壓電源兩者而提供(例如經由等值的電阻器)之情況下，選通輸入終止電路經配置以便在初始閘控訓練過程期間藉由單獨連接一輸入至第一電壓電源及單獨連接另一輸入至第二電壓電源而終止第一選通輸入及第二選通輸入。給定第一電壓電源及第二電壓電源定義差動資料選通訊號之最大電壓範圍，因此，此佈置提供用於第一及第二選通輸入之終止的強不對稱配置。
    在一個實施例中，該選通輸入終止電路經配置以藉由經由具有不同電阻的第一電阻器將該第一選通輸入及該第二選通輸入耦合至該第一電壓電源，及藉由經由具有不同電阻之第二電阻器將該第一選通輸入及該第二選通輸入耦合至該第二電壓電源而提供該不對稱配置。因此，在此實施例中，並不是僅連接每個選通輸入至電壓電源中之一者，而是選通輸入終止電路經配置以經由具有不同電阻之電阻器將第一及第二選通輸入耦合至每個電壓電源，以使得兩個選通輸入之終止配置彼此不同。
    在一些實施例中，該選通輸入終止電路包含複數個第一電阻器及複數個第二電阻器，該第一選通輸入可經由該複數個第一電阻器連接至該第一電壓電源，該第二選通輸入可經由該複數個第二電阻器連接至該第二電壓電源。提供每個選通輸入可經由複數個電阻器連接至每個電壓電源之該複數個電阻器意謂，選通輸入決定電路可提供用於第一終止連接及第二終止連接的數個明顯不對稱配置。因此，選通輸入終止電路可適應不同的操作條件(例如當背景雜訊位準改變時)或可提供用於不同的閘控訓練過程之不同配置。
    可以各種方式使用複數個第一電阻器，但在一個實施例中，該選通輸入終止電路經配置以自該複數個第一電阻器選擇在該第一選通輸入與該第一電壓電源之間的連接。因此，用於第一選通輸入的不同終止連接可藉由將第一選通輸入經由所選擇的第一電阻器連接至第一電壓電源而選擇。
    在一些實施例中，該選通輸入終止電路包含多於一個第一電阻器及多於一個第二電阻器，該第一選通輸入可經由該多於一個第一電阻器連接至該第二電壓電源，該第二選通輸入可經由該多於一個第二電阻器連接至該第一電壓電源。因此，第一選通輸入亦可具有數個電阻器，該第一選通輸入經由該數個電阻器連接至第二電壓電源；且第二選通輸入可具有數個電阻器，該第二選通輸入藉由該數個電阻器連接至第一電壓電源。此舉提供具有進一步配置可能性之選通輸入終止電路，用於提供不對稱的終止連接。
    可以各種方式使用複數個第二電阻器，但在一個實施例中，該選通輸入終止電路經配置以自該複數個第二電阻器選擇在該第二選通輸入與該第二電壓電源之間的連接。如上文關於複數個第一電阻器所述，如此向選通輸入終止電路提供用於選擇第二選通輸入之不同終止連接之機構。
    在一些實施例中，該選通輸入終止電路回應於複數個終止賦能訊號以便有選擇地將該第一選通輸入及該第二選通輸入耦合至該第一電壓電源及該第二電壓電源。因此，差動資料選通接收器可根據選通輸入終止電路之所需狀態，回應於所選擇的終止賦能訊號之確定，來配置該差動資料選通接收器之選通輸入終止電路，例如，配置選通輸入終止電路用於初始閘控訓練過程，用於隨後的閘控訓練過程或配置選通輸入終止電路用於正常的資料接收。
    在一些實施例中，在接收與該相關聯資料訊號有關的該差動資料選通訊號之前及該初始閘控訓練過程之後，該差動資料選通接收器經配置以參與進一步閘控訓練過程以當接收與該相關聯資料訊號有關的該差動資料選通訊號時，決定供使用之該閘控延遲之經調整版本，其中該選通輸入終止電路經配置以在該進一步閘控訓練過程期間提供該第一終止連接與該第二終止連接之對稱配置。因此閘控延遲之第一決定由第一終止連接與第二終止連接的不對稱配置執行(由於上文描述的關於在使用選通輸入之不對稱的終止時建立選通閘控訊號相對於差動資料選通訊號的相位對準的益處)，但是為了在接收「真實資料」時微調供使用之閘控延遲，在進一步閘控訓練過程中決定閘控延遲之經調整版本，在該進一步閘控訓練過程中提供第一及第二終止連接之對稱配置。如此使得建立於初始閘控訓練過程中之閘控延遲可经微調以便適合於終止連接之對稱配置，該等終止連接將在正常資料接收期間使用。
    同時選通輸入終止電路可經配置以提供第一及第二終止連接之各種的不同對稱配置，在一些實施例中，為了準備用於資料接收的差動資料選通接收器，該選通輸入終止電路經配置以對應於該第一終止連接及該第二終止連接之資料傳送配置而提供該對稱配置，用於接收與該相關聯資料訊號有關的該差動資料選通訊號。
    在一些實施例中，該差動資料選通接收器經配置以當開始該進一步閘控訓練過程時使用該閘控延遲作為該閘控延遲之該經調整版本的起始值。因此，得益於增強的時間窗口，在該增強的時間窗口中可使用初始閘控訓練過程之不對稱終止配置決定閘控延遲，差動資料選通接收器可利用在彼初始閘控訓練過程中建立的閘控延遲作為用於在進一步閘控訓練過程中決定閘控延遲之經調整版本的起始值，在該進一步閘控訓練過程期間，時間窗口將由於所使用之終止連接之對稱配置而顯著地縮短。
    在一些實施例中，該差動資料選通接收器經配置以參與多階段初始閘控訓練過程，其中該選通輸入終止電路經配置以提供該第一終止連接及該第二終止連接之不同的不對稱配置，用於該多階段初始閘控訓練過程之每個階段。如此使得差動資料選通接收器分階段調適閘控延遲，該等階段自第一不對稱配置(該第一不對稱配置可能非常適合於建立閘控延遲之第一值，但是可能與最終資料接收對稱配置有很大不同)，經由至少一個中間配置(該或該等中間配置自身可能較不適合於建立閘控延遲之第一值，但是可能更適合作為進階至最終資料接收對稱配置之踏腳石)。
    相位對準可以數種方式決定，但是在一個實施例中，差動資料選通接收器進一步包含相位偵測電路，該相位偵測電路經配置以根據該閘控延遲決定該選通閘控訊號相對於該差動資料選通訊號之相位對準。相位偵測電路一般提供建立相位對準之低功率、低頻(不同於超取樣技術)的方法，該方法經良好配置以便動態追蹤已接收之差動資料選通訊號之時序偏移。
    在一些實施例中，差動資料選通接收器經配置以致使閘控訓練交易請求間歇地發送至該差動資料選通訊號及該相關聯資料訊號之訊號源，直到該相位偵測電路指示該相位對準已達成，其中該閘控訓練交易請求致使預定訓練型樣得以施加於該差動資料選通訊號。因此，差動資料選通接收器可致使預定訓練型樣得以傳輸，以使得差動資料選通接收器可執行差動資料選通接收器之閘控訓練直到已完成相位對準。
    在一些實施例中，該相位偵測電路經配置以決定該選通閘控訊號相對於該預定訓練型樣之第一有效轉變之相位對準。預定訓練型樣之第一有效轉變(該第一有效轉變跟隨預定訓練型樣之前文)使得資料選通接收器配置資料選通接收器自身，以使得當接收到實際資料時，將等效地識別出有效資料之前文之後的第一有效轉變，確保所有傳輸之有效資料亦被接收。
    在一些實施例中，差動資料選通接收器經配置以在該選通閘控訊號已相對於該差動資料選通訊號相位對準之後將訊號延遲施加至該差動資料選通訊號。已使選通閘控訊號相對於差動資料選通訊號相位對準之後，差動資料選通接收器可將延遲施加至差動資料選通訊號，以確保當根據差動選通訊號之經識別轉變取樣相關聯資料訊號時，資料訊號處於良好定義的狀態(亦即，高或低且並不處於中間過渡狀態)
    自第二態樣來看，本發明提供包含根據第一態樣之差動資料選通接收器的記憶體存取電路。
    應瞭解，差動資料選通接收器可與傳送至記憶體之資料或者自記憶體傳送之資料相關聯。因此，在一些實施例中，該差動資料選通訊號為讀取資料選通訊號，而在其他實施例中，該差動資料選通訊號為寫入資料選通訊號。
    在一些實施例中，記憶體存取電路經配置以存取動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)。
    自第三態樣來看，本發明提供差動資料選通接收器，該差動資料選通接收器經配置以在第一選通輸入處及第二選通輸入處接收差動資料選通訊號，其中該差動資料選通訊號之轉變指示相關聯資料訊號的取樣點，差動資料接收器包含差動比較構件，該差動比較構件用於藉由差動地比較在該第一選通輸入處及該第二選通輸入處所接收的該差動選通訊號之值而識別該差動選通訊號之該等轉變，差動資料選通接收器包含：選通閘控構件，該選通閘控構件用於產生選通閘控訊號，其中僅在確定了該選通閘控訊號時，才能根據該差動資料選通訊號而取樣該相關聯資料訊號；及選通輸入終止構件，該選通輸入終止構件用於有選擇地提供用於該第一選通輸入的第一終止連接及用於該第二選通輸入的第二終止連接，其中在接收與該相關聯資料訊號有關的該差動資料選通訊號之前，該差動資料選通接收器經配置以參與初始閘控訓練過程，以決定用以使該選通閘控訊號相對於該差動資料選通訊號相位對準之閘控延遲，其中該選通輸入終止構件經配置以在該初始閘控訓練過程期間提供該第一終止連接及該第二終止連接的不對稱配置。
    自第四態樣來看，本發明提供操作差動資料選通接收器之方法，該差動資料選通接收器經配置以在第一選通輸入處及第二選通輸入處接收差動資料選通訊號，其中該差動資料選通訊號之轉變指示相關聯資料訊號的取樣點，差動資料接收器經配置以藉由差動地比較在該第一選通輸入處及該第二選通輸入處所接收的該差動選通訊號之值而識別該差動選通訊號之該等轉變，該方法包含以下步驟：產生選通閘控訊號，其中僅在確定了該選通閘控訊號時，才能根據該差動資料選通訊號而取樣該相關聯資料訊號；有選擇地提供用於該第一選通輸入的第一終止連接及用於該第二選通輸入的第二終止連接；在接收與該相關聯資料訊號有關的該差動資料選通訊號之前，參與初始閘控訓練過程以決定用以使該選通閘控訊號相對於該差動資料選通訊號相位對準的閘控延遲；及在該初始閘控訓練過程期間提供該第一終止連接及該第二終止連接的不對稱配置。
    第1圖示意性地圖示在一個實施例中高頻DDR動態隨機存取記憶體(DRAM)系統的一些組件。提供用於存取儲存在動態隨機存取記憶體20中的資料之介面10。介面10(「PHY」)包含差動時脈產生單元12，該差動時脈產生單元12接收時脈訊號CLK並產生傳輸至動態隨機存取記憶體20之差動時脈訊號CKP及CKM。時序控制22利用此等差動時脈訊號以控制對儲存於動態隨機存取記憶體20中的資料之存取(一般由「資料存取」區塊24圖示)並用於差動資料選通傳輸器26。時序控制22協調資料存取24及資料選通傳輸器26，以使得傳輸器26產生的差動資料選通訊號(包含DQSP及DQSM)可經由介面10使用以便接收(亦即，正確地解讀)自資料存取24傳輸的資料。換言之，自資料存取單元24發送至介面10的資料與差動資料選通訊號(DQSP/DQSM)同步。
    差動資料選通接收器14於介面10中接收差動資料選通訊號(DQSP/DQSM)。差動資料選通接收器14將DQSP/DQSM訊號轉換為單個訊號dqs_rx，該單個訊號dqs_rx指示差動資料選通訊號之轉變點並且因此該單個訊號dqs_rx指示應取樣自動態隨機存取記憶體20所接收的資料之間隔。由介面10自動態隨機存取記憶體20所接收之資料係接收於閂鎖16。閂鎖16根據資料選通接收器14所產生的dqs_rx訊號而時控，並且閂鎖16根據選通閘控電路18產生的閘控dqs_gate訊號而時控。
    選通閘控電路18根據時脈訊號CLK並在介面控制單元30之控制下產生dqs_gate訊號。產生dqs_gate訊號之進一步的細節將參照以下圖式更詳細地論述。介面控制單元30亦經配置以發出讀取請求至動態隨機存取記憶體20，該讀取請求致使資料存取單元24返回已選擇資料。此等讀取請求可包含在動態隨機存取記憶體20中存取實際資料或此等讀取請求可為閘控訓練讀取請求，該閘控訓練讀取請求致使動態隨機存取記憶體20將預定訓練型樣(在資料路徑及差動資料選通路徑DQSP/DQSM兩者上)返回至介面10。藉由介面10在初始閘控訓練過程中使用此預定訓練型樣以確保dqs_gate及dqs_rx訊號的相對時序在實際資料自動態隨機存取記憶體20傳輸至介面10之前正確地相位對準。此過程的進一步細節將參照以下圖式描述。
    介面控制單元30亦可經由終止控制訊號配置資料選通接收器14，該等終止控制訊號選擇資料選通接收器14之特定終止佈置。根據當前自動態隨機存取記憶體20所接收的資料的類型(亦即預定訓練型樣或實際資料)改變資料選通接收器14之終止配置使介面10能夠處理來自動態隨機存取記憶體20的非常高的傳輸速率，此舉很難使用習知差動資料選通接收器達成。此情況的原因將參照以下圖式更詳細地論述。
    第2圖更詳細地示意性地圖示第1圖中之介面10之組件，尤其係關於差動資料選通接收器。藉由動態隨機存取記憶體中的傳輸器26傳輸差動資料選通訊號(DQSP/DQSM)。訊號DQSP及DQSM係經由接腳50、52運載穿過印刷電路板(PCB)並且進入介面(PHY)中。該等接腳連接至比較器54之各自的正反輸入，該比較器54充當差動資料選通訊號的接收器，比較所接收之差動資料選通訊號之兩個分量並產生訊號dqs_rx。比較器54經配置以使得當DQSP及DQSM之相對位準反向時(亦即dqs_rx之兩種狀態分別指示DQSP>DQSM時及DQSP<DQSM時)，dqs_rx在高狀態與低狀態(或根據配置反之亦然)之間轉變。
    提供選通輸入終止電路56以使得DQSP及DQSM之傳輸線路為了比較器54量測兩個訊號的相對位準而有選擇地終止。值得注意的是，選通輸入終止電路包含四個單獨的開關Sppu、Smpu、Sppd及Smpd，該四個開關分別由相應賦能訊號(rd_term_ppu_en、rd_term_mpu_en、rd_term_ppd_en，及rd_term_mpd_en)控制。因此，DQSP線路可有選擇地經由電阻器R1ppu耦合至VDD或經由電阻器R1ppd耦合至VSS，且DQSM傳輸線路可經由電阻器R1mpu耦合至VDD並經由電阻器R1mpd耦合至VSS。因此，藉由確定合適的rd_term訊號，選通輸入終止電路56可在數個不同的終止配置中配置。詳言之，選通輸入終止電路56可經配置以提供用於DQSP及DQSM傳輸線路之對稱終止，或選通輸入終止電路56可經配置以提供用於DQSP及DQSM傳輸線路之不對稱終止配置，例如藉由僅將DQSP耦合至VDD及僅將DQSM耦合至VSS。
    一旦產生dqs_rx訊號，dqs_rx訊號便經由延遲單元58傳遞至及閘60之一輸入。藉由DQS閘控時序區塊62產生的dqs_gate訊號而提供及閘60之另一輸入。及閘60之輸出提供clk_rd訊號，該clk_rd訊號決定應何時取樣與差動資料選通訊號並行傳輸之相關聯資料訊號。DQS閘控時序區塊62亦接收dqs_rx訊號，以使得該DQS閘控時序區塊62可將該dqs_rx訊號與該DQS閘控時序區塊62產生之dqs_gate訊號進行比較，以便相位對準兩個訊號。當該相位對準達成時，DQS閘控時序區塊62可確定指示該相位對準已達成之鎖定訊號。反之，在應當執行新的相位對準程序時，包含差動資料選通接收器之介面的控制單元可確定clear_lock訊號以重置DQS閘控時序區塊。
    第3圖圖示DQSP、DQSM、dqs_rx及dqs_gate訊號之相對時序。在圖示之情況中，介面10已向動態隨機存取記憶體20請求閘控訓練傳輸(預定「訓練型樣」)之傳輸。相應地，應執行初始閘控訓練過程，在該過程中，dqs閘控時序區塊企圖將該dqs閘控時序區塊所產生的dqs_gate訊號與所接收之dqs_rx訊號相位對準。第3圖圖示一配置，在該配置中共同確定賦能訊號rd_term_*_en(其中*=ppu；mpu；ppd；mpd)，從而提供DQSP及DQSM傳輸線路之對稱終止。該配置為當正在傳輸實際資料時應採用之配置。
    然而，第3圖圖示若賦能訊號rd_term_*_en係共同確定以給出對稱終止配置(如對於實際資料傳輸之情況)，则當企圖起初決定在dqs_rx及dqs_gate之間的相位對準時呈現於差動資料選通接收器之困難。若差動資料選通接收器配置有用於DQSP及DQSM傳輸線路之此對稱終止配置，則從圖中可見，僅存在相對短的時間週期，在該時間週期中為了dqs_gate與dqs_rx訊號之相位對準的執行，該dqs_gate訊號可具有第一上升邊緣。如此是因為在選通輸入終止電路對稱地終止差動資料選通訊號傳輸線路之後，dqs_rx仍然處於未知的邏輯狀態，直到訓練型樣之前文開始。因此，必須選擇使dqs_gate能夠暫時地偏移的延遲值之初始值，以將dqs_gate之上升邊緣置放於時間窗口內部，該時間窗口由高達dqs_rx之第一高脈衝之末端的訓練型樣之前文定義。dqs_rx之任何較早及未知的邏輯狀態可導致由於DQSP/DQSM線路上的雜訊而在dqs_gate與dqs_rx之間建立錯誤的時序關係。任何稍後的及相位對準將錯過dqs_rx之第一有效的轉變，且因此亦將錯過稍後傳輸的第一有效資料。
    相應地，對於初始閘控訓練過程，本發明建議使用選通輸入終止電路之不對稱終止配置，如第4圖中所圖示。該不對稱終止配置(藉由賦能訊號rd_term_*_en之適當選擇，如下文將進一步論述)意謂在訓練型樣之間的間隔中，訊號DQSP及DQSM被拉開(朝向VDD及VSS)並因此訊號DQSP及DQSM保持在良好定義狀態。傳輸線路上之雜訊不大可能致使DQSP及DQSM相對於另一者反向並導致dqs_rx訊號中之假性脈衝。
    關鍵的是，選通輸入終止電路之不對稱配置意謂初始dqs_gate窗口變得更加寬廣，實際上該初始dqs_gate窗口已經延伸來覆蓋閘控訓練型樣之間的整個間隙。換言之，dqs_gate訊號之上升邊緣可安全地在無錯誤的時序關係的危險之情況下更早地置放，該錯誤的時序關係由於引起dqs_rx訊號中假性邊緣的傳輸線路上之雜訊而建立於dqs_gate與dqs_rx之間。此舉隨著傳輸頻率變得越來越快而尤其有用，意謂初始dqs_gate窗口(具有對稱終止配置)相應地變得越來越窄。藉由不對稱終止配置允許之明顯更寬的初始dqs_gate窗口大大地緩和了此問題。
    第5圖更詳細地示意性地圖示第2圖中所示之DQS閘控時序區塊62之配置。控制單元100接收啟動相位對準過程之外部時脈訊號CLK及CLEAR_LOCK訊號。dqs_rx訊號係由相位偵測單元102接收，而dqs_gate訊號係由dqs_gate產生單元104產生。提供延遲產生單元106以允許由dqs_gate產生單元104所產生的dqs_gate訊號之相對時序得以調整。在操作中，在已確定CLEAR_LOCK訊號之後，控制單元100致使dqs_gate產生單元104根據延遲產生單元106提供之延遲值產生dqs_gate訊號之第一迭代。相位偵測單元102比較訊號dqs_gate及dqs_rx，並且相位偵測單元102決定兩個訊號是否相位對準。相位偵測之結果以訊號的方式發送至控制單元100，以使得直到達成相位對準，可迭代地調整由延遲產生單元106產生的延遲。一旦建立相位對準，控制單元100確定指示dqs_rx及dqs_gate現已對準之LOCK訊號。
    第6圖示意性地圖示差動資料選通接收器之替代配置，尤其展示選通輸入終止電路之不同配置。此處，各個開關Sppu、Smpu、Sppd及Smpd可經控制以在多於一種可能的連接中選擇。例如，此連接可以由具有三個(或三個以上)可能的狀態之rd_term_*_en訊號中之每一者提供。在第6圖中圖示之特定實例中，每個選擇開關可將該開關各自的差動資料選通訊號傳輸線路耦合至連接於VDD或VSS的兩個電阻器中之一個電阻器，或每個選擇開關可斷開，使連接斷路。每個開關在多於一個電阻性連接之間選擇之能力提供數個終止配置可能性。
    此佈置所提供的一個特定可能性為差動資料選通接收器可經配置以參與多階段閘控訓練過程，例如該過程中首先使用強不對稱的終止配置(例如，因為就打開dqs_gate窗口而言此配置帶來的益處)，隨後使用一或更多個較不對稱的終止配置(充當中間配置)，接著使用最終對稱配置(該配置對應於其中將接收實際資料之配置)。因為在一個配置中決定用於dqs_gate訊號之延遲值一般將用作下一配置中之相位對準的起始點，因此執行此類多階段閘控訓練過程以使第一及最後配置之間能夠進行順利地梯度轉變是有益的。
    提供多個可供選擇的電阻性連接之另一好處在於此舉使得差動資料選通接收器較少地受到製造過程變化的影響，因為可在數個電阻性連接中進行選擇，且可在測試中決定彼等電阻性連接之適當用法。
    一旦已經利用不對稱終止執行(單個或多個階段)初始閘控訓練過程(第1階段)，可執行最終對稱終止訓練過程(第2階段)以配置用於實際資料接收之差動資料選通接收器。第7圖圖示DQSP、DQSM、dqs_rx及dqs_gate訊號的相對時序。在所圖示之情況中，介面10(如第3圖及第4圖中)已向動態隨機存取記憶體20請求閘控訓練傳輸(預定「訓練型樣」)之傳輸。現在，在此第2階段訓練過程中，DQSP及DQSM傳輸線(以準備實際資料傳輸)之對稱終止(藉由同時確定rd_term_*_en訊號)並不是問題，因為先前初始閘控訓練過程(第1階段)已經使DQS閘控時序區塊62能夠建立延遲值，該延遲值將dqs_gate訊號之第一上升邊緣置放於所圖示的dqs_gate窗口中。然後，可執行微調該對稱終止配置之延遲值的最終迭代過程。
    第8圖為示意性地圖示當差動資料選通接收器使用不對稱終止配置參與初始閘控訓練過程時(第1階段)所採取的一系列步驟之流程圖。在步驟200處，確定CLEAR_LOCK訊號以清除DQS閘控時序區塊之LOCK訊號並觸發用於dqs_gate及dqs_rx的相位對準過程。在步驟202處，差動資料選通接收器配置有不對稱終止裝備。在步驟204處，藉由延遲產生單元106選擇初始dqs_gate延遲值。注意步驟200、202及204之順序可自由地互換。然後，在步驟206處，介面10發出閘控訓練讀取交易以使得動態隨機存取記憶體20發出訓練型樣。相位偵測單元102監視dqs_rx及dqs_gate是否相位對準，將此決定以訊號形式發送至DQS閘控時序區塊62中之控制單元100。流程中步驟208決定該相位對準是否已達成。若未達成，則流程經由步驟210返回至步驟206，其中於步驟210處調整dqs_gate延遲值。一旦建立相位對準，然後DQS閘控時序區塊62確定DQS閘控時序區塊62之LOCK訊號(步驟212)。
    第9圖為示意性地圖示當差動資料選通接收器使用對稱終止配置參與隨後的閘控訓練過程時(第2階段)所採取的一系列步驟之流程圖。在步驟220處，差動資料選通接收器配置有對稱終止裝備。在步驟222處，確定CLEAR_LOCK訊號以清除DQS閘控時序區塊之LOCK訊號並觸發用於dqs_gate及dqs_rx的相位對準過程。在步驟224處，藉由如決定於第1階段中之彼延遲產生單元之延遲產生單元106選擇dqs_gate延遲值以在dqs_rx與dqs_gate之間提供相位對準。又，步驟220、222及224之順序可自由地互換。然後，在步驟226處，介面10發出閘控訓練讀取交易以致使動態隨機存取記憶體20發出訓練型樣。相位偵測單元102監視dqs_rx及dqs_gate是否相位對準，將此決定以訊號形式發送至DQS閘控時序區塊62中之控制單元100。流程中之步驟228決定相位對準是否已經達成。若未達成，則流程經由步驟230返回至步驟226，其中於步驟230處調整dqs_gate延遲值。一旦建立相位對準，然後DQS閘控時序區塊62確定該區塊62之LOCK訊號(步驟232)，且差動資料接收器準備進入資料傳送階段(步驟234)。
    如上文提及，可能使用多於一種不對稱的終止配置，亦即閘控訓練過程可能存在多於一個第1階段之階段。第10圖為示意性地圖示當差動資料選通接收器在使用對稱終止配置參與隨後的閘控訓練過程之前(第2階段)，參與多於一種不對稱終止配置階段(第1階段)時所採取的一系列步驟之流程圖。在步驟240處，差動資料選通接收器置放於強不對稱的終止配置(此處為單邊終止狀態)中。在步驟242處，選擇用於施加至dqs_gate之初始延遲。注意，在第9圖中，並未圖示LOCK及CLEAR_LOCK之設定及解除以有助於圖式之清晰，但是應隱含地考慮該設定及解除。步驟244代表該不對稱配置中之dqs_gate與dqs_rx之間的迭代相位對準過程(亦即第8圖中之步驟206、步驟208及步驟210)。一旦建立該相位對準，便決定是否應使用進一步不對稱終止配置(步驟246)。若應使用進一步不對稱終止配置，則差動資料選通接收器被適當地配置(步驟248)，且流程返回至步驟244。一旦已執行所有不對稱配置(亦即，第1階段已完成)，然後流程行進至步驟250。在步驟250處，差動資料選通接收器經配置以具有對稱終止配置。步驟252代表該對稱配置中之dqs_gate及dqs_rx之間的迭代相位對準過程(亦即第9圖中之步驟226、步驟228及步驟230)。一旦建立相位對準，差動資料接收器準備進入資料傳送階段(步驟254)。
    儘管本文已描述本發明之特定實施例，應瞭解，本發明不限定於該等特定實施例，且可在本發明之範疇之內作出很多修改及補充。例如，在不脫離本發明之範疇情況下，可對以下附屬項之特徵與獨立項之特徵作出各種組合。
    14‧‧‧差動資料選通接收器
    10‧‧‧介面
    12‧‧‧差動時脈產生單元
    16‧‧‧閂鎖
    18‧‧‧選通閘控電路
    20‧‧‧動態隨機存取記憶體
    22‧‧‧時序控制
    24‧‧‧資料存取
    26‧‧‧差動資料選通傳輸器
    30‧‧‧介面控制單元
    50‧‧‧接腳
    52‧‧‧接腳
    54‧‧‧比較器
    56‧‧‧選通輸入終止電路
    58‧‧‧延遲單元
    60‧‧‧及閘
    62‧‧‧DQS閘控時序區塊
    100‧‧‧控制單元
    102‧‧‧相位偵測單元
    104‧‧‧dqs_gate產生單元
    106‧‧‧延遲產生單元
    200‧‧‧步驟
    202‧‧‧步驟
    204‧‧‧步驟
    206‧‧‧步驟
    208‧‧‧步驟
    210‧‧‧步驟
    212‧‧‧步驟
    220‧‧‧步驟
    222‧‧‧步驟
    224‧‧‧步驟
    226‧‧‧步驟
    228‧‧‧步驟
    230‧‧‧步驟
    232‧‧‧步驟
    234‧‧‧步驟
    240‧‧‧步驟
    242‧‧‧步驟
    244‧‧‧步驟
    246‧‧‧步驟
    248‧‧‧步驟
    250‧‧‧步驟
    252‧‧‧步驟
    254‧‧‧步驟
    將僅藉由舉例之方式，參照如隨附圖式中所圖示之本發明之實施例進一步描述本發明，在該等隨附圖式中：第1圖示意地圖示用於自雙倍資料速率(double data rate；DDR)DRAM讀取資料之佈置之系統-層級視圖，根據一個實施例，該佈置包括差動資料選通接收器；第2圖示意地圖示在一個實施例中的差動資料選通接收器；第3圖示意地圖示在差動資料選通接收器配置有對稱終止配置的情況下，初始閘控訓練過程之時序；第4圖示意地圖示初始閘控訓練過程之時序，在該初始閘控訓練過程中，差動資料選通接收器具有不對稱的終止配置；第5圖更詳細地示意圖示第2圖中之資料選通訊號(DQS)閘控時序區塊之配置；第6圖示意地圖示可在多個終止配置之間選擇的選通輸入終止電路；第7圖示意地圖示隨後的訓練過程之時序，該隨後的訓練過程跟隨諸如第4圖中圖示的訓練過程，在該訓練過程中終止配置為對稱的；第8圖示意地圖示在使用不對稱終止配置的初始閘控訓練相位中所採取的一系列步驟；第9圖示意地圖示在使用對稱終止配置的隨後的閘控訓練相位中所採取的一系列步驟；及第10圖示意地圖示當若干不對稱的終止狀態於最終的對稱終止狀態之前使用時所採取的一系列步驟。
    14‧‧‧差動資料選通接收器
    10‧‧‧介面
    12‧‧‧差動時脈產生單元
    16‧‧‧閂鎖
    18‧‧‧選通閘控電路
    20‧‧‧動態隨機存取記憶體
    22‧‧‧時序控制
    24‧‧‧資料存取
    26‧‧‧差動資料選通傳輸器
    30‧‧‧介面控制單元
    权利要求:
    Claims (23)
    [1] 一種差動資料選通接收器，該差動資料選通接收器經配置以在一第一選通輸入處及一第二選通輸入處接收一差動資料選通訊號，其中該差動資料選通訊號之轉變指示一相關聯資料訊號的取樣點，該差動資料接收器經配置以藉由差動地比較在該第一選通輸入處及該第二選通輸入處所接收的該差動選通訊號之值而識別該差動選通訊號之該等轉變，該差動資料選通接收器包含：選通閘控電路，該選通閘控電路經配置以產生一選通閘控訊號，其中僅在確定該選通閘控訊號時根據該差動資料選通訊號e取樣該相關聯資料訊號；以及選通輸入終止電路，該選通輸入終止電路經配置以有選擇地提供用於該第一選通輸入的一第一終止連接及用於該第二選通輸入之一第二終止連接，其中在接收與該相關聯資料訊號有關的該差動資料選通訊號之前，該差動資料選通接收器經配置以參與一初始閘控訓練過程，以決定用以使該選通閘控訊號相對於該差動資料選通訊號相位對準之一閘控延遲，其中該選通輸入終止電路經配置以在該初始閘控訓練過程期間提供該第一終止連接與該第二終止連接之一不對稱配置。
    [2] 如請求項1所述之差動資料選通接收器，該差動資料選通接收器包含一第一電壓電源及一第二電壓電源，其中該第一電壓電源及該第二電壓電源定義該差動資料選通訊號之一最大電壓範圍。
    [3] 如請求項2所述之差動資料選通接收器，其中該選通輸入終止電路經配置以藉由專門地將該第一選通輸入耦合至該第一電壓電源及藉由專門地將該第二選通輸入耦合至該第二電壓電源而提供該不對稱配置。
    [4] 如請求項2所述之差動資料選通接收器，其中該選通輸入終止電路經配置以藉由經由具有不同電阻的第一電阻器將該第一選通輸入及該第二選通輸入耦合至該第一電壓電源，及藉由經由具有不同電阻之第二電阻器將該第一選通輸入及該第二選通輸入耦合至該第二電壓電源而提供該不對稱配置。
    [5] 如請求項2所述之差動資料選通接收器，其中該選通輸入終止電路包含複數個第一電阻器及複數個第二電阻器，該第一選通輸入可經由該複數個第一電阻器連接至該第一電壓電源，該第二選通輸入可經由該複數個第二電阻器連接至該第二電壓電源。
    [6] 如請求項5所述之差動資料選通接收器，其中該選通輸入終止電路經配置以自該複數個第一電阻器選擇在該第一選通輸入與該第一電壓電源之間的一連接。
    [7] 如請求項2所述之差動資料選通接收器，其中該選通輸入終止電路包含多於一個第一電阻器及多於一個第二電阻器，該第一選通輸入可經由該多於一個第一電阻器連接至該第二電壓電源，且該第二選通輸入可經由該多於一個第二電阻器連接至該第一電壓電源。
    [8] 如請求項7所述之差動資料選通接收器，其中該選通輸入終止電路經配置以自該複數個第二電阻器選擇在該第二選通輸入與該第二電壓電源之間的一連接。
    [9] 如請求項2所述之差動資料選通接收器，其中該選通輸入終止電路回應於複數個終止賦能訊號以有選擇地將該第一選通輸入及該第二選通輸入耦合至該第一電壓電源及該第二電壓電源。
    [10] 如請求項1所述之差動資料選通接收器，其中在接收與該相關聯資料訊號有關的該差動資料選通訊號之前及在該初始閘控訓練過程之後，該差動資料選通接收器經配置以參與一進一步閘控訓練過程以便當接收與該相關聯資料訊號有關之該差動資料選通訊號時，決定供使用之該閘控延遲之一經調整版本，其中該選通輸入終止電路經配置以在該進一步閘控訓練過程期間提供該第一終止連接與該第二終止連接之一對稱配置。
    [11] 如請求項10所述之差動資料選通接收器，其中該選通輸入終止電路經配置以對應於該第一終止連接及該第二終止連接之一資料傳送配置而提供該對稱配置，用於接收與該相關聯資料訊號有關之該差動資料選通訊號。
    [12] 如請求項10所述之差動資料選通接收器，其中該差動資料選通接收器經配置以當開始該進一步閘控訓練過程時使用該閘控延遲作為該閘控延遲之該經調整版本的一起始值。
    [13] 如請求項1所述之差動資料選通接收器，其中該差動資料選通接收器經配置以參與一多階段初始閘控訓練過程，其中該選通輸入終止電路經配置以提供該第一終止連接及該第二終止連接之一不同的不對稱配置，用於該多階段初始閘控訓練過程之每個階段。
    [14] 如請求項1所述之差動資料選通接收器，該差動資料選通接收器進一步包含相位偵測電路，該相位偵測電路經配置以根據該閘控延遲決定該選通閘控訊號相對於該差動資料選通訊號之一相位對準。
    [15] 如請求項14所述之差動資料選通接收器，該差動資料選通接收器經配置以致使一閘控訓練交易請求間歇地發送至該差動資料選通訊號及該相關聯資料訊號之一訊號源，直到該相位偵測電路指示該相位對準已達成，其中該閘控訓練交易請求致使一預定訓練型樣得以施加於該差動資料選通訊號。
    [16] 如請求項15所述之差動資料選通接收器，其中該相位偵測電路經配置以決定該選通閘控訊號相對於該預定訓練型樣之一第一有效轉變之該相位對準。
    [17] 如請求項1所述之差動資料選通接收器，該差動資料選通接收器經配置以在該選通閘控訊號已相對於該差動資料選通訊號相位對準之後施加一訊號延遲至該差動資料選通訊號。
    [18] 一種記憶體存取電路，該記憶體存取電路包含如請求項1所述之差動資料選通接收器。
    [19] 如請求項18所述之記憶體存取電路，其中該差動資料選通訊號為一讀取資料選通訊號。
    [20] 如請求項18所述之記憶體存取電路，其中該差動資料選通訊號為一寫入資料選通訊號。
    [21] 如請求項18所述之記憶體存取電路，該記憶體存取電路經配置以存取動態隨機存取(DRAM)記憶體。
    [22] 一種差動資料選通接收器，該差動資料選通接收器經配置以在一第一選通輸入處及一第二選通輸入處接收一差動資料選通訊號，其中該差動資料選通訊號之轉變指示一相關聯資料訊號的取樣點，該差動資料接收器包含差動比較構件，該差動比較構件用於藉由差動地比較在該第一選通輸入處及該第二選通輸入處所接收的該差動選通訊號之值而識別該差動選通訊號之該等轉變，該差動資料選通接收器包含：選通閘控構件，該選通閘控構件用於產生一選通閘控訊號，其中僅在確定了該選通閘控訊號時，才能根據該差動資料選通訊號而取樣該相關聯資料訊號；以及選通輸入終止構件，該選通輸入終止構件用於有選擇地提供用於該第一選通輸入之一第一終止連接及用於該第二選通輸入之一第二終止連接，其中在接收與該相關聯資料訊號有關的該差動資料選通訊號之前，該差動資料選通接收器經配置以參與一初始閘控訓練過程，以決定用以使該選通閘控訊號相對於該差動資料選通訊號相位對準之一閘控延遲，其中該選通輸入終止構件經配置以在該初始閘控訓練過程期間提供該第一終止連接與該第二終止連接之一不對稱配置。
    [23] 一種操作一差動資料選通接收器之方法，該差動資料選通接收器經配置以在一第一選通輸入處及一第二選通輸入處接收一差動資料選通訊號，其中該差動資料選通訊號之轉變指示一相關聯資料訊號之取樣點，該差動資料接收器經配置以藉由差動地比較在該第一選通輸入處及該第二選通輸入處所接收的該差動選通訊號之值而識別該差動選通訊號之該等轉變，該方法包含以下步驟：產生一選通閘控訊號，其中僅在確定了該選通閘控訊號時，才能根據該差動資料選通訊號而取樣該相關聯資料訊號；有選擇地提供用於該第一選通輸入之一第一終止連接及用於該第二選通輸入之一第二終止連接；在接收與該相關聯資料訊號有關之該差動資料選通訊號之前，參與一初始閘控訓練過程以決定用以使該選通閘控訊號相對於該差動資料選通訊號相位對準之一閘控延遲；以及在該初始閘控訓練過程期間提供該第一終止連接及該第二終止連接之一不對稱配置。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI559321B|2016-11-21|用於接收差動資料選通訊號的裝置與方法
    US10311940B2|2019-06-04|Nullifying incorrect sampled data contribution in decision feedback equalizer at restart of forwarded clock in memory system
    US7983094B1|2011-07-19|PVT compensated auto-calibration scheme for DDR3
    CN107844445B|2020-11-24|用于非源同步系统的调谐电路系统和操作
    JP2007317016A|2007-12-06|インタフェース回路及びメモリ制御装置
    KR100515073B1|2005-09-16|효율적으로 데이터 셋업타임을 조정할 수 있는 반도체메모리 장치 및 그 구동 방법
    JP2011527014A|2011-10-20|自動試験装置システム用追跡回路及び方法
    US9798353B2|2017-10-24|Command protocol for adjustment of write timing delay
    US9042188B2|2015-05-26|Memory controller and method of calibrating a memory controller
    US8938578B2|2015-01-20|Memory device with multi-mode deserializer
    US9007855B2|2015-04-14|Data signal receiver and method of calibrating a data signal receiver
    US8378699B2|2013-02-19|Self-test method for interface circuit
    US9105327B2|2015-08-11|Memory controller using a data strobe signal and method of calibrating data strobe signal in a memory controller
    US9257200B2|2016-02-09|Bit error testing and training in double data rate | memory system
    Dickson et al.2017|6.5 a 1.8 pJ/b 56Gb/s PAM-4 transmitter with fractionally spaced FFE in 14nm CMOS
    CN107818058A|2018-03-20|接收差分信号的半导体装置和存储器控制器
    US10541841B1|2020-01-21|Hardware transmit equalization for high speed
    EP1946475B1|2012-08-08|Data interface and method of seeking synchronization
    US20200355743A1|2020-11-12|Method and device for sending data according to a signal timing
    US7353419B1|2008-04-01|Apparatus and method to balance set-up and hold times
    US10572406B2|2020-02-25|Memory controller for receiving differential data strobe signals and application processor having the memory controller
    JP6725692B2|2020-07-22|非同期フィードバックトレーニング
    JP2001244920A|2001-09-07|装置間の同期回路
    同族专利:
    公开号 | 公开日
    TWI559321B|2016-11-21|
    US20130010546A1|2013-01-10|
    KR101909913B1|2018-10-19|
    US8638622B2|2014-01-28|
    KR20130006323A|2013-01-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP4683690B2|1999-11-05|2011-05-18|ルネサスエレクトロニクス株式会社|半導体装置|
    US7068727B1|2000-04-28|2006-06-27|Hewlett-Packard Development Company, L.P.|Halting data strobes on a source synchronous link and utilization of same to debug data capture problems|
    US6671211B2|2001-04-17|2003-12-30|International Business Machines Corporation|Data strobe gating for source synchronous communications interface|
    US6512704B1|2001-09-14|2003-01-28|Sun Microsystems, Inc.|Data strobe receiver|
    KR100546339B1|2003-07-04|2006-01-26|삼성전자주식회사|차동 데이터 스트로빙 모드와 데이터 반전 스킴을 가지는단일 데이터 스트로빙 모드를 선택적으로 구현할 수 있는반도체 장치|
    US7215584B2|2005-07-01|2007-05-08|Lsi Logic Corporation|Method and/or apparatus for training DQS strobe gating|
    US7729168B2|2007-06-28|2010-06-01|Intel Corporation|Reduced signal level support for memory devices|
    KR101412524B1|2008-01-31|2014-06-25|삼성전자주식회사|메모리 장치, 메모리 카드 시스템 및 그것의 카드 인식방법|
    KR100932139B1|2008-04-02|2009-12-16|주식회사 동부하이텍|데이터 수신 장치|
    US7652937B2|2008-04-10|2010-01-26|Advanced Micro Devices, Inc.|Programmable linear receiver for digital data clock signals|
    TWI433150B|2009-07-27|2014-04-01|Sunplus Technology Co Ltd|應用於同步動態隨機存取記憶體介面之資料截取及時序漂移偵測的裝置及方法|
    US8432185B2|2011-05-25|2013-04-30|Apple Inc.|Receiver circuits for differential and single-ended signals|US9389637B2|2012-04-25|2016-07-12|Rambus Inc.|Methods and systems for recovering intermittent timing-reference signals|
    US8630131B1|2012-07-30|2014-01-14|Altera Corporation|Data strobe enable circuitry|
    KR102034221B1|2013-03-11|2019-10-18|삼성전자주식회사|클록 신호 발생부를 포함하는 반도체 장치|
    US20140317334A1|2013-04-22|2014-10-23|Lsi Corporation|Storage of gate training parameters for devices utilizing random access memory|
    US9190129B2|2013-05-31|2015-11-17|Avago Technologies General IpPte. Ltd.|Continuous tuning of preamble release timing in a double data-rate memory device interface|
    US9640277B2|2013-12-28|2017-05-02|Intel Corporation|Avoiding DQS false sampling triggers|
    KR102284103B1|2014-10-28|2021-08-02|삼성전자주식회사|차동 신호들 간 정전류 흐름 방지용 래치 컨트롤러를 구비한 반도체 장치|
    JP6372324B2|2014-11-25|2018-08-15|富士通株式会社|受信回路、メモリインターフェース回路および受信方法|
    US10345836B1|2015-08-21|2019-07-09|Rambus Inc.|Bidirectional signaling with asymmetric termination|
    KR20170120406A|2016-04-21|2017-10-31|에스케이하이닉스 주식회사|반도체장치 및 반도체시스템|
    KR20180007374A|2016-07-12|2018-01-23|삼성전자주식회사|메모리 채널의 소프트웨어 트레이닝을 수행하는 전자 장치 및 그것의 메모리 채널 트레이닝 방법|
    US10431268B2|2016-09-13|2019-10-01|Samsung Electronics Co., Ltd.|Semiconductor device and memory controller receiving differential signal|
    KR20180065702A|2016-12-08|2018-06-18|삼성전자주식회사|차동 데이터 스트로브 신호를 수신하는 메모리 컨트롤러 및 이를 포함하는 어플리케이션 프로세서|
    KR20180075083A|2016-12-26|2018-07-04|에스케이하이닉스 주식회사|동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템|
    CN107835068B|2017-11-02|2020-10-16|中国计量大学|一种具有发射分集的低复杂度正交空间调制球形译码检测算法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/067,911|US8638622B2|2011-07-06|2011-07-06|Apparatus and method for receiving a differential data strobe signal|
    [返回顶部]