台湾专利TW201303741A 產生數位值的裝置與方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種用來產生數位數值的裝置，可產生一隨機數位數值，並且可確保所產生的數位數值不會隨著時間改變。這種裝置可包括數位數值產生器，利用半導體製程的變化，以產生隨機數位數值。這種裝置還包括數位數值凍結單元，連接到數位數值產生器，並且根據產生的數位數值固定於第一狀態與第二狀態其中之一，以凍結數位數值。
公开号:TW201303741A
申请号:TW101111495
申请日:2012-03-30
公开日:2013-01-16
发明作者:Tae-Wook Kim；Dong-Kyue Kim；Byong-Deok Choi
申请人:Iucf Hyu；
IPC主号:H04L9-00

专利说明:
產生數位值的裝置與方法
本發明係關於數位安全領域，且特別關於用來產生識別碼(identification,ID)的裝置與方法，以用在編碼與解碼方法、數位簽章以及可用在電子裝置安全、嵌入式系統安全、系統單晶片(System on Chip,SoC)安全、智慧卡(Smart Card)安全、通用用戶識別碼模塊(universal subscriber identity module,USIM)安全以及其他相關需要利用安全機制的裝置或系統。
根據電子標簽等技術最新的技術發展，對於大量製造的電子晶片來說，插入唯一識別碼的需求(以下稱為識別碼鎖匙)與日俱增。據此，用來產生識別碼鎖匙、唯一識別碼等隨機數位數值的裝置與方法的發展是必須的。
然而，為了利用識別碼鎖匙作為裝置或晶片的唯一識別碼，確保能達到高程度的隨機性與不隨著時間變異的特性也是關鍵的。在這個例子中，隨機性指的是對應“1”與“O”數位數值產生的識別碼鎖匙的數位位元具有完全的隨機性，而不隨著時間變異的特性指的則是，所產生的識別碼鎖匙不會隨著時間改變。
然而，在傳統用來產生數位數值的裝置中，也許可以滿足隨機性，但是卻無法滿足可靠性。也就是不隨著時間變異的特性，可能因為雜訊、不同的老化等因素而造成數值的改變。
據此，對於能夠產生不可複製(unclonable)數位數值的裝置與方法，使其不會受到雜訊或外部溫度或相關的環境改變而能確保不變性，有著很大的需求。
根據本發明的一個觀點，利用半導體晶片的製造流程的製程變化(process variation)設定實體不可複製功能(Physically Unclonable Function,PUF)，提供具有簡單設定可產生隨機數位數值的裝置跟方法，並且可凍結產生的數值，以確保數值不隨時間發生變化。
根據本發明的另一個觀點，提供一種產生數位數值的裝置跟方法，其可產生可靠的隨機數位數值，可抵抗雜訊(noise)及環境改變，並且可確保不會隨時間產生變異。
根據本發明的另一觀點，提供一種產生數位數值的裝置與方法。具有數位數值產生器的裝置利用半導體製程變化，產生隨機數位數值。此裝置亦具有數位數值凍結單元，連接到數位數值產生器，並且基於產生的數位數值，固定在第一狀態與第二狀態其中一狀態，以凍結該數位數值。
此處所提到的數位數值產生器可包含實體不可複製功能(PUF)。
此實體不可複製功能可包括透過相同製程製造的第一反向器與第二反向器，其中，第一反向器與第二反向器可透過利用製造製程的製程變化，具有不同的電特性。第一反向器的輸出端與第二反向器的輸入端可連接到第一節點，並且第一反向器的輸入端與第二反向器的輸出端可連接到跟第一節點不同的第二節點。當第一節點跟第二節點被短路並且斷開時，根據兩個反向器間的邏輯門檻值差異決定第一節點與第二節點其中至少一個的邏輯電位，數位數值產生器可產生數位數值。
實體不可複製功能(PUF)可包括差動放大器，並且在差動放大器的兩個輸入節點被短路時，數位數值產生器可藉由比較兩個輸入節點的電壓值來產生數位數值。
實體不可複製功能(PUF)可包括設置-重設閂鎖器(Set-Reset Latch，SR Latch)，且數位數值產生器可基於兩個輸出節點其中至少一個的邏輯電位，產生數位數值。決定要基於哪個輸出節點的依據是，當邏輯電位“1”同時被輸入到設置-重設閂鎖器的兩個輸入端，然後邏輯電位“O”同時被輸入到設置-重設閂鎖器的兩個輸入端的時候，根據構成設置-重設閂鎖器的邏輯閘的邏輯門檻值的差異而決定是哪一個輸出節點的邏輯電位。
實體不可複製功能包含設置-重設閂鎖器，並且數位數值產生器可基於兩個輸出節點其中至少一個的邏輯電位，產生數位數值。決定要基於哪個輸出節點的依據是，當對設置-重設閂鎖器的兩個輸出節點進行短路，且接著在邏輯電位“0”同時被輸入到設置-重設閂鎖器的兩個輸入端且同時斷開的情況下，根據構成設置-重設閂鎖器的邏輯閘的邏輯門檻值的差異來決定是哪一個輸出節點的邏輯電位。
數位數值凍結單元可包括至少一保險絲。根據對應到數位數值產生器第一次操作的時候產生的數位數值的過電流(overcurrent)被接收後，可爆開或不爆開此至少一保險絲。
在這個例子中，第一狀態可關聯此至少一保險絲被爆開，而第二狀態則關聯到此至少一保險絲未被爆開。
數位數值凍結單元可包括至少一個一次性可程式(One Time Programmable,OTP)裝置，其可基於數位數值產生器在第一次操作的時候產生的數位數值進行程式化，以凍結此數位數值。
根據本發明另一觀點，提供一種用來產生數位數值的裝置。此裝置包括數位數值產生器，用以根據半導體製程變化產生一隨機數位數值。並且，此裝置包括一數位數值凍結單元連接到數位數值產生器，以儲存產生的數位數值。
此處提到的數位數值產生器可包括實體不可複製功能(PUF)。
此實體不可複製功能可包括透過相同製程製造的第一反向器與第二反向器，其中，第一反向器與第二反向器透過利用製造製程的製程變化，可具有不同的電特性。第一反向器的輸出端與第二反向器的輸入端可連接到第一節點，並且第一反向器的輸入端與第二反向器的輸出端可連接到跟第一節點不同的第二節點。當第一節點跟第二節點被短路並且斷開時，根據兩個反向器間的邏輯門檻值差異決定第一節點與第二節點其中至少一個的邏輯電位，數位數值產生器產生數位數值。
實體不可複製功能可包括差動放大器，並且在差動放大器的兩個輸入節點被短路時，數位數值產生器可藉由比較兩個輸入節點的電壓值來產生數位數值。
實體不可複製功能包含設置-重設閂鎖器，並且數位數值產生器可基於兩個輸入節點其中至少一個的邏輯電位，產生數位數值。決定要基於哪個輸出節點的依據是，當對設置-重設閂鎖器的兩個輸出節點進行短路，並且接著在邏輯電位“O”同時被輸入到設置-重設閂鎖器的兩個輸入端且同時斷開的情況下，根據構成設置-重設閂鎖器的邏輯閘的邏輯門檻值的差異來決定。
實體不可複製功能可包括設置-重設閂鎖器(Set-Reset Latch，SR Latch)，並且數位數值產生器可基於兩個輸出節點其中至少一個的邏輯電位，產生數位數值。決定要基於哪個輸出節點的依據是，當邏輯電位“1”同時被輸入到設置-重設閂鎖器的兩個輸入端，然後邏輯電位“0”同時被輸入到設置-重設閂鎖器的兩個輸入端的時候，根據構成設置-重設閂鎖器的邏輯閘的邏輯門檻值的差異而決定。
數位數值儲存單元可包括至少一非揮發性記憶體裝置，其可儲存數位數值產生器在第一次操作的時候產生的數位數值。
在這個例子中，此至少一非揮發性記憶體可關聯到多次可程式(multi-time programmable)或許多次可程式(many-time programmable,MTP)裝置。
MTP裝置一般包括各類的非揮發性記憶體，例如，電力可抹除與可程式唯讀記憶體(EEPROM)、閃存記憶體(Flash memory)、矽-氧化矽-氮化矽-氧化矽-矽記憶體(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)、鐵電隨機存取記憶體(Ferroelectrics Random Access Memory,FRAM)與電阻隨機存取記憶體(Resistive Random Access Memory,RRAM)，以及其他類似的記憶體。
根據本發明另一觀點，提供一種產生數位數值的方法。此方法包括利用供產生數位數值的裝置的數位數值產生器，利用包含在數位數值產生器內至少一裝置的製程變化，以產生隨機數位數值。並且此方法包括利用連接到數位數值產生器的數位數值凍結單元，在此數位凍結單元固定到第一狀態與第二狀態其中之一狀態的時候，凍結產生的數位數值。
在這個例子中，對於數位數值的凍結可包括，根據數位數值產生器在第一次操作的時候產生的數位數值，施加過度電流到包含於數位數值凍結單元裡頭的至少一保險絲。並且根據此至少一保險絲是否被過度電流爆開，而實體上凍結此數位數值。
此數位數值的凍結步驟，可包括根據數位數值產生器第一次操作時產生的數位數值，對於包含在數位數值凍結單元的至少一OTP裝置進行程式化。並且此凍結步驟根據OTP裝置是否程式化而決定。
根據本發明另一實施例，提供一種產生數位數值的方法，此方法包括利用供產生數位數值的裝置的數位數值產生器，透過數位數值產生器內的至少一裝置的製程變化，產生數位數值。此方法亦包括利用連接到數位數值產生器的數位數值儲存單元，儲存此數位數值。
在這個例子中，儲存數位數值的步驟可包括根據產生的數位數值，對於包含在數位數值產生器內的至少一非揮發性記憶體裝置進行程式化。
此至少一非揮發性記憶體裝置可對應到一MTP裝置。
此至少一非揮發性記憶體裝置可對應到電力可抹除與可程式唯讀記憶體(EEPROM)、閃存記憶體(Flash memory)、矽-氧化矽-氮化矽-氧化矽-矽記憶體(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)、鐵電隨機存取記憶體(Ferroelectrics Random Access Memory,FRAM)與電阻隨機存取記憶體(Resistive Random Access Memory,RRAM)，以及其他相似的記憶體其中至少一個。
根據本發明舉例的實施例，利用製作半導體晶片的製程變化產生數位數值的電路配置，不但電路簡單，而且可以滿足不會隨時間變異的要求，藉此可增加數位數值的可靠性。
根據本發明另一舉例的實施例，另一半導體晶片雖然在同樣的設計下製造，也不會產生完全相同的識別碼鎖匙。因此，半導體晶片便能達到實體不可複製的效果，也因此，可以確保安全性。
以下將透過本發明的例示實施例來作進一步的詳細說明。在這些例子中，會附帶對應的圖示，而在這些圖示裡頭，相似的元件將會標示以相同的標號。透過參考這些圖示，以下將開始說明本發明的各種實作方式。
圖1例示根據本發明一個實施例的裝置100的方塊圖，這個裝置用來產生數位數值。
裝置100可以包括數位數值產生器110以及數位數值凍結單元(digital value freezing unit)120。
數位數值產生器110可以因應一個施加於數位數值產生器110的信號，而產生一隨機數位數值。這個隨機的數位數值可以透過製程的變化(processing variation)而產生。這裡提到的製程變化可以發生在構成這個數位數值產生器110的至少一個半導體裝置的製造製程中發生。以下將更詳細的說明相關細節。
半導體的製程變化可以基於多種不同的原因而發生。舉例來說，當製造一個電晶體時，製程變化可以來自各種參數。例如，有效的閘長度、摻雜濃度(doping concentration)相關的係數、氧化物的厚度相關的指標、門檻電壓以及各種類似的參數。製程變化也可以來自自然的現象，這些現象也許可以被減緩但不可能被完全移除。
一般來說，具有極微量(infinitesimal)變化的半導體製造的製程被認為是最好的。因此，各種企圖降低製程變化的努力在半導體製程的領域已經不斷開展。
然而，數位數值產生器110可以利用半導體製程的變化來產生隨機數值。舉例來說，隨機數值可以對應到數值“1”或“0”兩者其中之一。
當數位數值產生器110利用半導體製程的變化產生隨機數位數值時，會有一個問題，因為環境的改變，不可能確保時間的不變性(time invariance)，舉例來說，雜訊、差異的老化、外在(環境)溫度或類似者等原因都會是環境的改變。不隨著時間變化的確保(確保時間的不變性)可以直接連結到可靠度，可靠度則是根據所產生的數位數值是否可以利用在安全與認證領域來決定的。也因此，解決這樣的問題，找出解決方法便有存在的需求跟價值。
據此，數位數值凍結單元120可確保數位數值產生器110所產生的數位數值不隨著時間變化，也就是對於環境的改變具有穩固的耐性。例如，對於雜訊、外在溫度或相似因素所造成的環境變化。
數位數值凍結單元120可以連結到數位數值產生器110，並且可以根據數位數值產生器110所產生的數位數值，固定在第一狀態於第二狀態其中一個，藉此以凍結數位數值。
第一狀態與第二狀態都可對應到用來讀取產生數位數值的數值，例如對應到數值“1”或是“0”。
在以下的說明中，本發明各式各樣的實施例將參照圖2到圖19加以說明。數位數值凍結單元120的例示組合配置方式將參照圖2跟圖3加以說明，並且透過圖5到圖9將加以說明數位數值產生器110。
此外，將透過圖10到圖17D的例示加以說明電路配置包括數位數值產生器110與數位數值凍結單元120。
根據本發明另一個實施例，包括一數位數值儲存單元來儲存跟提供所產生的數位數值，以替代數位數值凍結單元120確保不會隨著時間變化。圖4將被用來搭配說明數位數值儲存單元。
圖2是根據圖1的本發明實施例的數位數值凍結單元120的配置範例示意圖。
數位數值凍結單元120包括保險絲單元210。保險絲單元210包括了保險絲201與保險絲202，以及保險絲控制單元220，其基於所產生的數位數值改變保險絲201與保險絲202實體的連接狀態。
當圖1的數位數值產生器110透過端點OUT與端點OUT_BAR，提供了互補的數位數值，例如，數值“1”與數值“0”，數位數值凍結單元120的保險絲控制單元220可分別傳遞控制信號C與控制信號Cb給包含在保險絲單元210中的保險絲201與保險絲202。基於控制信號C與控制信號Cb，當過度電流(overcurrent)被施加到保險絲201與保險絲202其中之一時，保險絲201與保險絲202其中之一實質上會被爆開。
舉例來說，當端點OUT的數值對對應到“1”的時候，保險絲控制單元220可以爆開保險絲201。在這個情況下，除了根據數位數值“1”爆開保險絲的情況，對應數位數值“0”而爆開保險絲的相反情形也是可以發生。以下雖然實施例分別對應到數位數值“1”或是“0”，平行或是相反的實施例應該被理解也是可能，而且包括在本發明的範圍裡頭。
為了讓保險絲爆開，至少保險絲201與保險絲202的端點211,212,213與214的一部分可連接到電壓VDD或是接地。此外，根據實施例的需要，端點211,212,213與214也可以連接到數位數值產生器110所包含的一部分節點。以下的配置將進一步於參照圖12A到圖12D，圖14A到圖14E，以及圖16A到16D時加以詳細說明。
數位數值凍結單元120可以基於數位數值產生器110產生的數位數值改變實體狀態，並且可以固定成一不可逆轉的狀態。據此，可確保數位數值產生器110所產生的隨機數位數值不會隨著時間變化。
當未來數位數值被讀取的時候，數位數值可透過識別包含在數位數值凍結單元120的保險絲單元201的保險絲201與保險絲202，判斷其為爆開或未爆開的保險絲而識別其內容。
根據本發明的另一個實施例，依據識別在保險絲201與保險絲202中，爆開的保險絲或未爆開的保險絲，用來產生數位數值的裝置中一電路的連接狀態可以被固定，藉此，可凍結數位數值產生器110的輸出值，並且輸出值可被讀為數位數值。
為了便於參照，根據本發明的一個實施例，數位數值產生器110可包括N個單元細胞(cell)。每個單元細胞可產生一個單一數位數值或一對互補的數位數值，因此，N個單元細胞就可以產生N位元的數位數值。在此，N可表示為自然數。
在這個例子中，數位數值凍結單元120可以包括N個保險絲單元，藉以凍結N位元數位數值。在此，當對照到預定單元細胞的保險絲單元210的保險絲201與保險絲202被爆開，或是相反(未爆開)。如果保險絲201跟保險絲202都沒被爆開，表示對應單元細胞的數值是無效的。
在此，雖然可能為了便於說明，數位數值產生器110可產生單一數位數值或一對數位數值，但本發明的範圍不應該被解釋成被這樣的例子所限制。
據此，除非有相反的描述，對於熟悉此項技術的人員來說，N個細胞單元也可以被包括在數位數值產生器110裡頭，並且N個數位數值也可以根據電路的擴展性被產生、凍結或儲存。
此外，在此雖然圖2的保險絲210的配置被拿來參照作為說明之用，仍可透過改變實體狀態而進行凍結數位數值，該數位數值乃是數位數值產生器110所產生的，以下的例子將只作為本發明一部分的實施例的說明之用。其他可以提供所產生的數位數值不隨時間變化的修改實施例，只要基於所產生的數位數值是透過改變實體結構的都應該被視為涵蓋在本發明的範圍裡頭。
數位數值凍結單元120可以利用一次性可程式(One Time Programmable，OTP)裝置來進行配置。
以較廣的觀點來看，保險絲單元210可以透過實體狀態的改變儲存一次所產生的數位數值，因此，也可以被視為一次性可程式裝置。然而，在以下的描述中，保險絲單元210的配置將會被排除，並且作為非揮發性記憶體的一個例子，一次性可程式裝置將被指涉為一個OTP裝置。以下將配合圖3作對接下來的實施例作進一步的描述。
圖3的示意圖例示根據本發明另一實施例，圖1的數位數值凍結單元120的配置方式。
當圖1的數位數值產生器110所產生的一對數位數值經由端點OUT與端點OUT_BAR被傳送到控制單元330時，被包含在數位數值凍結單元120的OTP裝置的閘可以基於控制單元330的控制信號C與控制信號Cb來加以控制，藉此，數位數值可以在非揮發性OTP裝置310與320進行程式化。在這個例子中，一旦數位數值被程式化，數位數值就不會再變化。
據此，相似於圖2的保險絲單元210，能確保由數位數值產生器110所產生的隨機數位數值不隨時間變化的特性。
舉例來說，當數位數值“1”經由端點OUT傳送到控制單元330並且數位數值“0”經由端點OUT_BAR傳送到控制單元330，基於控制信號C與控制信號Cb，數位數值“1”可被程式化到OTP裝置310，並且數位數值“0”可被程式化到OTP裝置320。在此，將不允許對於已程式化的數值進行再寫入的動作。
根據實施例的需求，OTP裝置310與320的兩端的端點可連接到圖1裝置100的一部分節點。關於各種連接的例子將在圖13A到圖13D，圖15A到15E，以及圖17A到17D加以說明。
對於實體上設定OTP裝置310與320的方法，有各式各樣的實施例，例如從可程式唯讀記憶體(programmable read-only memory,PROM)到現場可程式唯讀記憶體(field programmable read-only memory,FPROM)都是屬於熟悉此項技藝者所週知的。據此，雖然關於OTP裝置310與320的實體配置在此並沒有作太多的說明，但是熟悉此項技藝者應該能夠理解並且進行對應的實作。
在圖1到圖3的實施例中，在第一次對於裝置100施加電壓或電流時，可以透過數位數值產生器110中的半導體裝置的製程變化來產生一個數位數值或一對數位數值，並且這個數位數值或這對數位數值可以立刻透過圖2的保險絲單元210或圖3的OTP裝置310與320，以實體的方式加以凍結。
然而，根據實施例的需要，凍結程序也可以透過將產生的數位數值存放在非揮發性記憶體的做法來加以替換。這樣的實施例做法，將參照圖4來加以說明。
圖4的示意圖例示根據本發明另一實施例，用來產生數位數值的裝置400。
當數位數值產生器410在端點OUT與端點OUT_BAR分別產生互補的數位數值時，數位數值可以存放在對應非揮發性記憶體的數位數值儲存單元420。
數位數值儲存單元420可以利用前述OTP裝置的方法加以設定，或可以透過多次可程式(multi-time programmable)或許多次可程式(many-time programmable,MTP)裝置來加以設定。
MTP裝置可以被解讀成包括所有具有可重寫特性的非揮發性記憶體。MTP裝置一般包括各種非揮發性記憶體的類別，例如，電力可抹除與可程式唯讀記憶體(EEPROM)、閃存記憶體(Flash memory)、矽-氧化矽-氮化矽-氧化矽-矽記憶體(Silicon-Oxide-Nitride-Oxide-Silicon,SONOS)、鐵電隨機存取記憶體(Ferroelectrics Random Access Memory,FRAM)與電阻隨機存取記憶體(Resistive Random Access Memory,RRAM)，以及其他相似的記憶體。
據此，當數位數值儲存單元420利用MTP裝置進行設定後，多種各式各樣的設定機制的實施例都是可能的。
在圖1到圖3的實施例中，當數位數值由數位數值產生器110產生後，對應的數位數值可以實體地被程式化到保險絲單元或OTP裝置310與320，並且被程式化的數位數值可以是無法逆轉的，並且是無法透過實體方式或電力方式回到先前的數值。據此，數位數值被稱作被“凍結”。
然而，對照圖4的實施例跟圖1到圖3的實施例並不相同，其差異在於逆轉性並未被確保。由數位數值產生器410所產生的數位數值可以存放在對應到非揮發性記憶體的數位數值儲存單元420中，藉此以簡化製造流程以及設定的成本，或滿足其他的需求。
由於存在數位數值儲存單元420可以被再程式化的可能性，避免對於數位數值儲存單元420進行重寫，將能確保相對比較長時間不隨著時間變異。然而，這跟圖1到圖3的實施例不隨時間變異的程度，是不會處於相同的等級。
雖然數位數值儲存單元420被描述成可透過非揮發性記憶體加以配置，對於能確保不隨時間變異的任何記憶體類別，只要能存放數位數值產生器410產生的數位數值，也應該被包含在所請範圍裡頭。
關於數位數值產生器420的背景介紹與配置，熟悉此項技藝者應該已經可以經由上述的說明得到瞭解，因此在次不再作進一步的說明。以下，參照圖5到圖9，將繼續說明數位數值產生器110或410多種各式各樣的實施例與配置。
圖5的電路圖用來說明根據本發明實施，圖1的數位數值產生器110或圖4的數位數值產生器410。
數位數值產生器110或410可以設定成圖5的電路500。
第一反向器510可具有第一邏輯門檻值(logical threshold value)。第二反向器540可具有第二邏輯門檻值。邏輯門檻值可指涉當反向器的一輸入電壓跟反向器的輸出電壓相同的一個電壓。邏輯門檻值可以利用當正在操作中的反向器的輸出端以及被短路的反向器的輸入端的電壓來加以測量。
透過相同製程製造的反向器理論上可以設計為具有相同的邏輯門檻值。然而，由於如上所述，在實際製造的製程中，會存在製程的變化，真實世界中製作出的任何兩個反向器將不會有完全相同的邏輯門檻值。
根據本發明的一個實施例，第一反向器510與第二反向器540可以透過相同的製造製程加以製造，並且由於製程變化在邏輯門檻值仍然可以存在差異。
在邏輯門檻值的差異可根據製程來決定，其差異大小則例如具有數個毫伏(millivolt)或數十毫伏。據此，第一反向器510的邏輯數位門檻與第二反向器540的邏輯門檻值，基於測量上的誤差，無法用一個個別的比較器電路來加以準確的比較。
據此，不透過個別比較電路，比較第一反向器510與第二反向器540的邏輯門檻值的方法，將基於圖5的電路加以說明如下。
透過利用電路500，藉由相對地比較第一反向器510與第二反向器540的邏輯門檻值，判斷第一反向器510與第二反向器540哪個具有較高的邏輯門檻值。
當第二反向器540不存在的時候，根據定義，當第一反向器510的輸入端與輸出端被短路時，第一反向器510的輸出電壓就是第一反向器510的邏輯門檻值。
同樣地，當第一反向器510不存在時，根據定義，當第二反向器540的輸出端跟輸入端被短路時，第二反向器540的邏輯門檻值就是第二反向器的輸出電壓。
然而，如圖5所示，第一反向器510的輸入端與第二反向器540的輸出端被短路，以連接到第一節點501，並且第一反向器510的輸出端與第二反向器540的輸入端被短路，以連接到第二節點502，將產生不同的結果。
當第一節點501與第二節點502藉由關閉(close)切換器(switch)530而短路時，第一節點501的電壓值與第二節點502的電壓值被短路，而界於第一反向器510的邏輯門檻值於第二反向器540的邏輯門檻值之間的數值。以下，這個數值將不會對應到第一反向器510的邏輯門檻值與第二反向器的邏輯門檻值的平均值。
不管第一反向器510與第二反向器540的哪個具有比較高的門檻值，在切換器530關閉時，第一節點501的電壓與第二節點502的電壓可對應到第一反向器510的邏輯門檻值與第二反向器540的邏輯門檻值之間的一個數值。
當第一節點501與第二節點502經由打開切換器530而斷開(open)時，第一節點501與第二節點502其中一個的電壓之邏輯電位對應到“0”，第一節點501與第二節點502中的另外一個的電壓之邏輯電位對應到“1”。
舉例來說，在關閉切換器530以短路第一節點501與第二節點502的時候，假設第一反向器510的邏輯門檻值低於第二反向器540的邏輯門檻值，第一節點501的電壓將高於第一反向器510的邏輯門檻值。
據此，當第一節點501與第二節點502經由開啟切換器530打開時，第一反向器510可辨識出第一節點501的電壓，對應到第一反向器510的輸入端為邏輯高電位，並且可控制第二節點502對應到第一反向器510的輸出端為邏輯低電位。
在這個例子中，第二反向器540可辨識第二節點502的電壓，對應到第二反向器540的輸入端為邏輯低電位，並且可控制第一節點501的電壓，對應到第二反向器的輸出端為邏輯高電位。
這樣的結果是，第二節點502電壓的邏輯電位對應到電路500的輸出OUT為高電位(HIGH)。
相反地，當假設第一反向器510的邏輯門檻值高於第二反向器540的邏輯門檻值，在切換器530關閉而短路第一節點501與第二節點502時，第一節點501的電壓可低於第一反向器510的邏輯門檻值。
據此，當第一節點501與第二節點502被切換器530再次開啟而斷開時，第一反向器510可辨識第一節點501的電壓，對應到第一反向器510的輸入端為邏輯低電位，並且可控制第二節點502的電壓，對應到第一反向器510的輸出端為邏輯高電位。
在這個例子中，第二反向器540可辨識第二節點502的電壓對應到第二反向器540的輸入端為邏輯高電位，並且可控制第一節點501的電壓對應到第二反向器540為邏輯低電位。
這樣的結果是，對應到電路500的輸出OUT的第二節點502的電壓的邏輯電位可為低電位。
如上所述，基於第一反向器510與第二反向器540哪個具有較高的邏輯門檻值，在切換器530被短路及打開，輸出OUT的邏輯電位可對應到高電位(也就是邏輯數值“1”)或低電位(也就是，邏輯數值“0”)。
在此，在同一個製造製程製作出來的第一反向器510與第二反向器540中，可隨機決定具有較高邏輯門檻值的反向器。同樣，一旦被製造，在第一反向器510與第二反向器540中具有較高邏輯門檻值的反向器不會被輕易改變。然而，當邏輯門檻值間的差異很小，或例如雜訊(noise)、外在溫度等因素造成的環境改變增加的時候，在第一反向器510與第二反向器540之中具有較高邏輯門檻值的反向器可能會換成另一個。雖然這樣的情況不會頻繁發生，為了實作安全或認證等的認證鎖匙，是需要確保能有完美的不隨時間變化的情形。
據此，當數位數值在電路500產生時，產生的數位數值可透過圖1的數位數值凍結單元120加以凍結，或可儲存在圖4的數位數值儲存單元420，藉以確保不隨時間產生變化。
如上說過多次，電路500可解讀成產生一個位元數位數值的單元細胞。當N個單元細胞備提供時，就能產生N位元的數位數值。以下，除非有相反提示，熟悉此項技藝者應該顯然能夠理解數位數值產生器110或410的擴充可能性的配置。
參照圖6，針對第一反向器510與第二反向器540之間邏輯門檻值的差異，將作進一步的說明。
圖6例示的電壓特性曲線，是說明圖5的實施例中，當第一反向器510的邏輯門檻值比第二反向器540的邏輯門檻值低的時候所發生情形。
曲線610指出第一反向器610的電壓特性曲線，並且曲線620指出第二反向器540的電壓特性曲線。當第一反向器510與第二反向器540透過相同製造製程製作出來，曲線610與曲線620兩者間幾乎相同。然而，由於製程變化所造成的微小差異，如圖6所示，仍然會存在。
當曲線610與具有梯度1的直線630交點被找到的時候，第一反向器510的邏輯門檻值V1也被確定。相同地，當曲線620與直線630的交點被找到的時候，第二反向器540的邏輯門檻值V2也可以被確定。
在這個例子中，V1比V2低。據此，當第一節點501與第二節點502被短路時，也就是圖5中切換器530被“重置”的時候，第一節點501的電壓VReset與第二節點502的電壓VReset對應到V1與V2之間的一個數值。
當第一節點501與第二節點502再度因切換器530的開啟而斷開時，第一反向器510將第一節點501的電壓視為邏輯高電位，並且控制第二節點502的電壓，其對應到第一反向器510的輸出端，使成為邏輯低電位。
在這個例子中，第二反向器540可以識別第二節點502的電壓VReset為邏輯低電位，並且可控制第一節點501的電壓，對應到第二反向器540的輸出端，以成為邏輯上的高電位。
據此，第二節點502的電壓VReset的邏輯電位，對應到圖5電路的輸出OUT，可以是高電位。
在各種描述基於半導體製程變化造成的裝置間特性差異而產生隨機數值的不同實施例中，參照圖4與圖5，其所說明的是一個利用反向器的實施例。
然而，反向器的配置並不限於圖5的電路500的情況。並且，只要符合本發明的精神跟原則，應該被認為包含了各種能夠利用半導體製程造成的裝置間特性差異來產生隨機數值的不同實施例。
除了反向器以外，數位數值產生器110或410可以利用不同的電子電路進行配置，例如差動放大器(differential amplifier)、閂鎖器(latch)電路以及其他相似的裝置等。在以下的說明中，一部分這類各樣的實施例，將透過圖7到圖9加以說明。
圖7是描述圖1的數位數值產生器110或圖4的數位數值產生器410，根據本發明的另一實施例。
參照圖7，差動放大器電路700用在設計數位數值產生器110或410。
當差動放大器的第一輸入端711與第二輸入端712被短路時，例如數值“1”或數值“0”的數位數值，可以藉由半導體製程變化，從第一輸出節點721與第二輸出節點722輸出。
差動放大器電路700可放大第一輸入端711的電壓與第二輸入端712的電壓之間的差異，並且可提供放大差異，作為第一輸出節點721的電壓值與第二輸出節點722的電壓值之間的放大差異。
據此，當第一輸入節點711與第二輸入節點722被短路時，第一輸出節點721的電壓與第二輸出節點722的電壓之間的差異，在理論上應該為0的輸出。
然而，由於在差動放大器電路700裡頭的裝置的電特性的差異，例如半導體製程變化產生的電晶體之間的差異，會使得第一輸出節點721的電壓與第二輸出節點722的電壓之間的差異，在第一輸入節點711與第二節點712被短路的時候，不會對應到0。
同樣地，除了電晶體裝置之間電特性的差異外，被動裝置例如包含在差動放大器裡頭的電阻、電容、電感等的差異，也會造成電壓的差異。
也就是說，晶片製造製程的製程變化，會造成被動元件的形狀與結構的差異，也因此，被動裝置在現實中會具有不同的特性值。
據此，藉由在第一輸入節點711與第二輸入節點712被短路時，比較第一輸出節點721與第二輸出節點722哪個有比較高的電壓，就能產生一個位元的識別鎖匙(identification key)。
舉例來說，當第一輸入節點711與第二輸入節點712被短路的時，第一輸出節點721比第二輸出節點722的電壓值高的時候，產生的數位數值會決定為“1”。否則，將會決定為“0”的數位數值。
同樣地，當N個單元細胞如上述被提供的時候，就能產生N位元的數位數值。
根據本發明的另一個實施例，圖8A與圖8B是用來描述圖1的數位數值產生器110與圖4的數位數值產生器410。
請參考圖8A與圖8B，設置-重設閂鎖器(set-reset latch,SR latch)，被用來設置數位數值產生器110或410的配置。圖8A與圖8B例示設置-重設閂鎖器的兩種配置範例。
在圖8A中，利用的是NOR閘。在圖8B中，利用的是NAND閘。
圖8B的NAND閘的兩個輸入Sb與Rb可以對應到圖8A的NOR閘的兩個輸入S與R的反向信號。
為了利用圖8A或圖8B例示的電路來配置數位數值產生器110或410，數值“1”會被輸入到NOR閘的兩個輸入S與R。
根據設置-重設閂鎖器理論上的邏輯表，當邏輯電位“0”被同時輸入到輸入S與R的時候，輸出Q與輸出Qb對應到輸出Q的反向電位是不在定義裡頭的。當邏輯電位“1”被同時輸入到輸入S與R，輸出Q與輸出Qb的每一個都對應到邏輯電位“0”。在這個情況下，當輸入S與R的邏輯電位輸入都被改成邏輯電位“0”的時候，由於構成兩個NOR閘的裝置特性間差異，輸出Q與輸出Qb彼此間被決定成互補。也就是說，輸出Q可以對應到“1”，並且輸出Qb可以對應到“0”，或是相反地，輸出節點Q可以對應到“0”，而輸出節點Qb則對應到“1”。
由於無法判定組成圖8A的NOR閘的裝置或組成圖8B電路的NAND閘的裝置具有隨機的差異特性，例如門檻值、移動性等，在這兩種情形下的實際結果是無法預期，而呈現一定的隨機特性。
據此，透過圖8A或圖8B配置產生的數位數值產生器110或410就會產生一個隨機的數位數值。
圖9例示的電路示意圖，說明了根據本發明另一實施例的數位數值產生器的配置方式。
雖然圖9的電路跟利用設置-重設閂鎖器的圖8A或圖8B的電路相似，切換器910被加到輸出Q跟Qb之間。
邏輯電位“0”可以同時輸入到輸入S與R，並且切換器910可以被關起來。輸出Q的電壓與輸出Qb的電壓可以變成彼此相同，並且輸出Q的電壓與輸出Qb的電壓可以對應到邏輯電位“1”的電壓與邏輯電位“0”的電壓之間的一個數值。
根據每個NOR閘的邏輯門檻值，當切換器910再次打開時，輸出Q可對應到“1”，並且輸出Qb可對應到“0”，或是相反地，輸出Q可對應到“O”，而輸出Qb可對應到“1”。在這個例子中，這兩個情況的實際結果可以產生隨機的結果。
由於構成NOR閘的裝置間具有例如門檻值、移動性等隨機不同的特性，這樣的隨機性可以出現。
據此，利用圖9的電路配置的圖1的數位數值產生器110或圖4的數位數值產生器410，可以產生隨機數位數值。
在以下的說明中，用來產生數位數值的裝置100的電路範例中，其由圖1的數位數值凍結單元120結合到數位數值產生器110，將參照圖10到圖17D加以說明。
圖10的示意圖例示用來產生數位數值的裝置的電路配置圖，在其中，圖2實施例的數位數值凍結單元結合到圖8A或圖8B利用設置-重設閂鎖器做成的數位數值產生器。
數位數值產生器1010的配置可以透過參照圖8A及圖8B利用設置-重設閂鎖器的電路而得到理解。
當不同的數位數值，例如數值“1”與數值“0”被數位數值產生器1010產生到兩個輸出端OUT與OUT_BAR的時候，基於相關的結果，過度電流施加到數位數值凍結單元1020的其中一個保險絲1021，並且保險絲1021的其中一個會被爆開。
據此，當保險絲被實體上爆開的時候，數位數值產生器1010所產生的數位數值就可以被數位數值凍結單元1020給凍結住。
爆開保險絲的流程將透過圖11作進一步的說明。
根據圖10的實施例，圖11例示的信號時間圖，描述了利用數位數值凍結單元1020凍結數位數值的流程。
舉例來說，在圖10的數位數值產生器1010的第一次操作的時候，在輸出OUT為“0”且輸出OUT_BAR為“1”的時候，過度電流施加到保險絲2。藉此，保險絲2被爆開，因而凍結數位數值。
圖10的保險絲1021例子的配置只是本發明諸多實施例的一部分實施例。據此，除了圖10，其他各式各樣的保險絲配置將進一步在圖12A到圖12D進行說明。
作為本發明的不同實施例，在圖12A到圖12D的電路圖中，數位數值凍單元配置在用來產生數位數值的的裝置中。
圖12A例示利用設置-重設閂鎖器配置的數位數值產生器的配置，而圖12B到12D則例示保險絲沿著設置-重設閂鎖器可以配置在各樣的可能位置1210、1220與1230。
詳細的說明透過圖8到圖11已經能充分地加以說明，據此，為了簡潔，更進一步的說明在此省略。
如圖3所描述，數位數值可以透過OTP裝置加以凍結，藉以替代保險絲，並且這樣的實施例在圖13A到圖13D加以參照說明。
根據本發明利用OTP裝置配置數位數值凍結單元的實施例，圖13A到13D的電路圖用來說明數位數值凍結單元的各種不同配置。
相似於圖12A到圖12D，圖13A例示的數位數值產生器的配置，利用設置-重設閂鎖器，而圖13B到13D則例示OTP裝置可以沿著設置-重設閂鎖器設置的不同位置1310、1320與1330的各種可能性。
利用OTP裝置來凍結數位數值可以藉由圖3等說明而獲得充分的瞭解，並且為了簡潔，更進一步的說明在此省略。
以下，將針對圖5及圖6利用反向器，以及設置-重設閂鎖器的實施例，繼續說明數位數值凍結單元可以結合到數位數值產生器的不同配置。
在圖14A到14E的電路圖中，數位數值凍結單元設置在用來產生數位數值的裝置中，其中，數位數值產生器根據本發明實施例的圖5進行設置。
圖14A例示圖5利用反向器配置的數位數值產生器的配置，而圖14B到14E則例示保險絲可能沿著反向器設置的不同位置1410、1420、1430與1440的可能性。
在這個例子中，數位數值藉由OTP裝置進行凍結，以替換保險絲，並且這樣的實施例將在圖15A到圖15E進行參照說明。
圖15A到圖15E的電路圖，用來描述當數位數值產生器是根據圖5配置，多種配置數位數值凍結單元的做法。其中數位數值凍結單元，根據本發明的實施例，是利用OTP裝置來配置。
相似於圖14A到14E，圖15A例示利用反向器配置的數位數值產生器，而圖15B到15E則例示OTP裝置可以沿著反向器設置不同位置1510、1520、1530與1540的不同可能性。
圖16A到16D的電路圖中，例示根據本發明另一實施例在依據圖7的實施例的數位數值產生器配置下，數位數值凍結單元設置在用來產生數位數值的裝置中的情況。
圖16A例示圖7利用差動放大器電路配置數位數值產生器的配置情形，而圖16B到16D則例示保險絲可以沿著差動放大器設置的不同可能位置1610、1620與1630。
在這個例子中，數位數值可透過OTP裝置加以凍結，以替換保險絲，並且這樣的實施例將在圖17A到17D加以參照說明。
圖17A到17D的電路圖，用來描述當數位數值產生器根據圖7的方式配置而數位數值凍結裝置利用OTP裝置配置的情況下，數位數值凍結單元的不同配置方法。
相似於圖16A到16D，圖17A例示利用差動放大器的數位數值產生器的配置，而圖17B到17D則例示可以沿著差動放大器設置的OTP裝置的不同可能位置1710、1720與1730。
圖18的流程圖例示根據本發明實施例產生數位數值的方法。
在步驟1810中，輸入信號施加到圖1裝置100的數位數值產生器110，以產生數位數值。施加輸入信號可以解讀成施加電壓、電流操作、第一次操作或其他相似情況。
在步驟1820中，數位數值產生器110可利用半導體製程變化導致的半導體裝置間特性值的差異來產生數位數值。在步驟1820的流程中，數位數值產生器110可以產生圖1到圖3，以及圖5到圖9所描述的隨機數值，並且，因此，重複的描述在此進行省略。
在步驟1830中，圖1的數位數值凍結單元120可凍結步驟1820產生的數位數值，因此確保了不隨時間變異的特性。
在圖2與圖3，以及圖10到圖17及對應的說明中，已經介紹了數位數值如何被凍結的流程。因此，在這裡不再重複進行同樣的說明。
圖19例示根據本發明另一個用來產生數位數值的方法之實施例。
在步驟1910施加輸入信號的流程，以及在步驟1920利用數位數值產生器410產生隨機數位數值的流程，與圖18的步驟1810與1820類似。
然而，圖19的方法與圖18不同的地方在於，所產生的隨機數位數值在步驟1930中，可存放在圖4的數位數值儲存單元420中。圖4已經介紹了數位數值儲存單元420，因此，為了簡潔，在此不再重複加以說明。
根據本發明的不同實施例，隨機數位數值可以透過半導體製程的變化而產生，並且數位數值可以被凍結或儲存，使得數位數值不會隨著時間的增加而老化。例如不會隨著溫度、雜訊等周邊環境的變化而受到影響。因此，不隨著時間變化的特性得以獲得確保。
據此，一個可靠的隨機數位數值可以作為識別碼鎖匙，或是應用在安全與認證領域的其他相似物。
上述本發明的例示實施例可以被紀錄在電腦可讀取媒體，包括可透過電腦執行的各種程式指令的操作。這類的媒體可個別或組合的形式，包括程式指令、資料檔案、資料結構或相似物。電腦可讀取媒體的例子包括磁性媒體，例如硬碟、軟碟與磁帶；光學媒體例如CDROM碟片與DVD；電磁光學媒體例如光學讀取軟碟(floptical disc)；特別設計用來存放與執行程式指令的硬體裝置，例如唯讀記憶體、隨機存取記憶體、閃存記憶體等等。程式指令的例子包括機器指令，例如編譯器產生的指令，以及存放高階指令的檔案，其可透過電腦的解譯器加以執行。描述的硬體裝置可以透過設置而執行本發明上述實施例一個或多個的軟體操作。反之亦然。
綜上所陳，本創作無論就目的、手段及功效，在在均顯示其迥異於習知技術之特徵。惟應注意的是，上述諸多實施例僅係為了便於說明而舉例而已，本創作所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
100‧‧‧產生數位數值的裝置
110‧‧‧數位數值產生器
120‧‧‧數位數值凍結單元
210‧‧‧保險絲單元
201,202‧‧‧保險絲
220‧‧‧保險絲控制單元
211,212,213,214‧‧‧端點
330‧‧‧控制單元
310,320‧‧‧OTP裝置
410‧‧‧數位數值產生器
420‧‧‧數位數值儲存單元
500‧‧‧電路
510‧‧‧第一反向器
540‧‧‧第二反向器
501‧‧‧第一節點
502‧‧‧第二節點
530‧‧‧切換器
610,620‧‧‧曲線
630‧‧‧直線
700‧‧‧差動放大器電路
711‧‧‧第一輸入端
712‧‧‧第二輸入端
721‧‧‧第一輸出節點
722‧‧‧第二輸出節點
910‧‧‧切換器
1010‧‧‧數位數值產生器
1020‧‧‧數位數值凍結單元
1021‧‧‧保險絲
1210,1220,1230‧‧‧保險絲的可能位置
1310,1320,1330‧‧‧OTP裝置的可能位置
1410,1420,1430,1440‧‧‧保險絲的可能位置
1510,1520,1530,1540‧‧‧OTP裝置的可能位置
1610,1620,1630‧‧‧保險絲的可能位置
1710,1720,1730‧‧‧OTP裝置的可能位置
圖1例示根據發明實施例用來產生數位數值的裝置的方塊圖。
圖2例示根據本發明實施例的數位數值凍結單元的配置示意圖。
圖3例示根據本發明另一實施例數位數值凍結單元的配置圖。
圖4例示根據本發明另一實施例用來產生數位數值的裝置示意圖。
圖5例示根據本發明實施例的數位數值產生器的配置示意圖。
圖6例示圖5的數位數值產生器的操作示意圖。
圖7例示根據本發明另一實施例的數位數值產生器的電路配置圖。
圖8A與圖8B例示根據本發明另一實施例的數位數值產生器的配置示意圖。
圖9例示根據本發明另一實施例數位數值產生器的配置圖。
圖10的電路配置示意圖例示由圖2實施例的數位數值凍結單元結合圖8A或8B實施例數位數值產生器的裝置，其用於產生數位數值。
圖11例示根據圖10的數位數值凍結單元如何凍結數位數值的流程。
圖12A到12D的電路圖例示數位數值凍結單元被設置在根據本發明不同實施例用於產生數位數值的裝置中。
圖13A到13D的電路圖例示根據本發明實施例，當數位數值凍結單元利用一次性可程式(OTP)裝置配置時，數位數值凍結單元的多種不同的配置示意圖。
圖14A到14E的電路圖為本發明的實施例示意圖，在這個示意圖中，數位數值凍結單元設置於用來產生數位數值的裝置，並且數位數值產生器按照圖5的實施例進行配置。
圖15A到圖15E的電路圖描述當數位數值產生器根據圖5的實施例設置，並且數位數值凍結單元利用OTP裝置設置的時候，數位數值凍結單元多種不同的配置的本發明實施例示意圖。
圖16A到16D的電路圖中，數位數值凍結單元設置在用於產生數位數值的裝置中，並且數位數值產生器是透過圖7的實施例加以配置，以作為本發明的另一實施例。
圖17A到17D的電路圖描述了多種不同的數位數值凍結裝置的配置，其中數位數值產生器透過圖7的實施例加以配置，而數位數值凍結單元則利用OTP裝置，以作為本發明的另一實施例。
圖18的流程圖例示根據本發明一實施例用來產生數位數值的方法。
圖19的流程圖例示根據本發明另一實施例用來產生數位數值的方法。
100‧‧‧產生數位數值的裝置
110‧‧‧數位數值產生器
120‧‧‧數位數值凍結單元

权利要求:
Claims (25)
[1] 一種產生數位數值的裝置，包含：一數位數值產生器，其利用半導體製程變化以產生一隨機數位數值；以及一數位數值凍結單元(digital value freezing unit)，其連接到該數位數值產生器，並且基於所產生之該數位數值，固定於一第一狀態與一第二狀態其中之一狀態，藉以凍結該數位數值。
[2] 如申請專利範圍第1項所述產生數位數值的裝置，其中該數位數值產生器包含一實體不可複製功能(Physically Unclonable Function,PUF)。
[3] 如申請專利範圍第2項所述產生數位數值的裝置，其中：該實體不可複製功能包含一第一反向器與一第二反向器，該第一反向器與該第二反向器是透過一相同製程製造，且在製造過程利用不同的製程變化，以具有不同的電特性數值；以及該第一反向器的一輸出端與該第二反向器的一輸入端連接到一第一節點，並且該第一反向器的一輸入端與該第二反向器的一輸出端連接到不同於該第一節點的一第二節點，並且，當該第一節點與該第二節點被短路並且被打開時，該數位數值產生器基於該第一節點與該第二節點中至少一個的一邏輯電位，產生該數位數值。
[4] 如申請專利範圍第2項所述產生數位數值的裝置，其中：該實體不可複製功能包含一差動放大器；以及該數位數值產生器在該差動放大器的兩個輸入節點被短路時，藉由比較兩個輸出節點的電壓值來產生該數位數值。
[5] 如申請專利範圍第2項所述產生數位數值的裝置，其中：該實體不可複製功能包含一設置-重設閂鎖器(Set-Reset(SR)latch)，以及對該設置-重設閂鎖器的兩個輸入節點同時輸入邏輯電位“1”，然後對該設置-重設閂鎖器的該兩個輸入節點同時輸入邏輯電位“0”的時候，基於構成設置-重設栓鎖器的一邏輯閘的一邏輯門檻值中的一差異決定兩個輸出節點其中至少一個的邏輯電位，據此該數位數值產生器產生該數位數值。
[6] 如申請專利範圍第2項所述產生數位數值的裝置，其中：該實體不可複製功能包含一設置-重設閂鎖器，以及該設置-重設閂鎖器的兩個輸出節點被短路，然後在該設置-重設閂鎖器的兩個輸入節點同時被輸入一邏輯電位“0”被開啟的時候，基於構成設置-重設栓鎖器的一邏輯閘的一邏輯門檻值中的一差異決定兩個輸出節點其中至少一個的邏輯電位，藉此該數位數值產生器產生該數位數值。
[7] 如申請專利範圍第1項所述產生數位數值的裝置，其中該數位數值凍結單元包含至少一保險絲，透過在對應於該數位數值產生器第一次操作的一時間所產生的數位數值接收一過度電流，該保險絲被爆開或未爆開，以凍結該數位數值。
[8] 如申請專利範圍第7項所述產生數位數值的裝置，其中：該第一狀態對應到該至少一保險絲被爆開的一狀態；以及該第二狀態對應到該至少一保險絲未被爆開的一狀態。
[9] 如申請專利範圍第1項所述產生數位數值的裝置，其中該數位數值凍結單元包含至少一一次性程式化裝置(One-Time Programmable(OTP)device)，該至少一一次性程式化裝置根據該數位數值產生器的一第一次操作產生的該數位數值來程式化，以凍結該數位數值。
[10] 一種產生一數位數值的裝置，包含：一數位數值產生器，其透過半導體製程變化來產生一隨機數位數值；及一數位數值儲存單元，其連接到該數位數值產生器，該數位數值儲存單元係用來存放所產生的該數位數值。
[11] 如申請專利範圍第10項所述產生數位數值的裝置，其中該數位數值產生器包含一實體不可複製功能(PUF)。
[12] 如申請專利範圍第11項所述產生數位數值的裝置，其中：該實體不可複製功能包含一第一反向器與一第二反向器，該第一反向器與該第二反向器是透過一相同製程製造，且在製造過程利用不同的製程變化，以具有不同的電特性數值；以及該第一反向器的一輸出端與該第二反向器的一輸入端連接到一第一節點，並且該第一反向器的一輸入端與該第二反向器的一輸出端連接到不同於該第一節點的一第二節點，並且，當該第一節點與該第二節點被短路並且被打開時，該數位數值產生器基於該第一節點與該第二節點中至少一個的一邏輯電位，產生該數位數值。
[13] 如申請專利範圍第11項所述產生數位數值的裝置，其中：該實體不可複製功能包含一差動放大器；以及該數位數值產生器在該差動放大器的兩個輸入節點被短路時，藉由比較兩個輸出節點的電壓值來產生該數位數值。
[14] 如申請專利範圍第11項所述產生數位數值的裝置，其中：該實體不可複製功能包含一設置-重設閂鎖器(Set-Reset(SR)latch)，以及對該設置-重設閂鎖器的兩個輸入節點同時輸入邏輯電位“1”，然後對該設置-重設閂鎖器的該兩個輸入節點同時輸入邏輯電位“0”的時候，基於構成設置-重設栓鎖器的一邏輯閘的一邏輯門檻值中的一差異決定兩個輸出節點其中至少一個的邏輯電位，據此該數位數值產生器產生該數位數值。
[15] 如申請專利範圍第11項所述產生數位數值的裝置，其中：該實體不可複製功能包含一設置-重設閂鎖器，以及該設置-重設閂鎖器的兩個輸出節點被短路，然後在該設置-重設閂鎖器的兩個輸入節點同時被輸入一邏輯電位“0”被開啟的時候，基於構成設置-重設栓鎖器的一邏輯閘的一邏輯門檻值中的一差異決定兩個輸出節點其中至少一個的邏輯電位，藉此該數位數值產生器產生該數位數值。
[16] 如申請專利範圍第10項所述產生數位數值的裝置，其中該數位數值儲存單元包含至少一非揮發性記憶體裝置，用於儲存該數位數值產生器在一第一次操作的一時間所產生的該數位數值。
[17] 如申請專利範圍第16項所述產生數位數值的裝置，其中該至少一非揮發性記憶體裝置對應到一多次可程式或許多次可程式裝置。
[18] 如申請專利範圍第16項所述產生數位數值的裝置，其中該至少一非揮發性記憶體裝置對應到電力可抹除與可程式唯讀記憶體、閃存記憶體、矽-氧化矽-氮化矽-氧化矽-矽記憶體、鐵電隨機存取記憶體與電阻隨機存取記憶體其中至少一種。
[19] 一種產生一數位數值的方法，該方法包含：產生一隨機數位數值，藉由用來產生一數位數值的一裝置的一數位數值產生器，該隨機數位數值是透過包含在該數位數值產生器的至少一元件的製程上變化所產生；以及凍結所產生的該數位數值，藉由利用連接到該數位數值產生器的一數位數值凍結單元，在該數位數值凍結單元被固定到基於所產生的該數位數值決定一第一狀態與一第二狀態其中之一狀態時，凍結所產生的該數位數值。
[20] 如申請專利範圍第19項所述的方法，其中凍結該數位數值的步驟包含：施加一過度電流到至少一保險絲，該至少一保險絲被包含在該數位數值凍結單元，基於該數位數值產生器的一第一次操作的一時間所產生的該數位數值，施加該過度電流；以及根據該至少一保險絲是否被該過度電流爆開，實體凍結該數位數值。
[21] 如申請專利範圍第19項所述的方法，其中所述凍結該數位數值的步驟包含：程式化至少一一次性可程式(OTP)裝置，該至少一一次性可程式裝置被包含在該數位數值凍結單元，基於該數位數值產生器在一第一次操作產生的該數位數值，程式化該至少一一次性可程式裝置；以及凍結該數位數值，其依據該至少一一次性可程式裝置是否被程式化而決定是否凍結該數位數值。
[22] 一種產生數位數值的方法，包含：產生一隨機數位數值，藉由用來產生一數位數值的一裝置的一數位數值產生器，該隨機數位數值是透過包含在該數位數值產生器的至少一元件的製程上變化所產生；以及儲存產生的該數位數值，其藉由連接到該數位數值產生器的一數位數值儲存單元，儲存產生的該數位數值。
[23] 如申請專利範圍第22項所述的方法，其中儲存該數位數值的步驟包含程式化至少一非揮發性記憶體裝置，該至少一非揮發性記憶體裝置被包含在該數位數值產生器，基於所產生的該數位數值，程式化該至少一非揮發性記憶體裝置。
[24] 如申請專利範圍第23項所述的方法，其中該至少一非揮發性記憶體裝置對應到一多次可程式裝置或許多次可程式(MTP)裝置。
[25] 如申請專利範圍第23項所述的方法，其中該至少一非揮發性記憶體對應到電力可抹除與可程式唯讀記憶體(EEPROM)、閃存記憶體、矽-氧化矽-氮化矽-氧化矽-矽(SONOS)記憶體、鐵電隨機存取記憶體(FRAM)與電阻隨機存取記憶體(RRAM)其中至少一種。

类似技术:

公开号 | 公开日 | 专利标题

TWI566184B|2017-01-11|產生數位值的裝置與方法

TWI440352B|2014-06-01|產生識別金鑰之裝置及方法

US20160301528A1|2016-10-13|Encryption device and method for defending a physical attack

TW201737627A|2017-10-16|利用相關電子開關的一次及多次程式化

TW202018704A|2020-05-16|利用雙單元電荷捕捉電晶體記憶體的物理不可複製功能

TWI625733B|2018-06-01|產生積體電路固有資訊的裝置及方法

JP6471130B2|2019-02-13|半導体装置およびセキュリティシステム

Gao et al.2017|R $^ 3$ PUF: A Highly Reliable Memristive Device based Reconfigurable PUF

KR20120114186A|2012-10-16|공정편차를 이용한 식별 키 생성 장치 및 방법

KR20170096807A|2017-08-25|메모리를 이용한 물리적 복제 불가능 함수 보안 칩

Wang et al.2020|A Novel Complementary Architecture of One-time-programmable Memory and Its Applications as Physical Unclonable Function | and One-time Password

同族专利:

公开号 | 公开日

EP3467716A1|2019-04-10|

KR20120112246A|2012-10-11|

KR20180128373A|2018-12-03|

KR101891089B1|2018-08-24|

US20130093502A1|2013-04-18|

TWI613596B|2018-02-01|

KR20180098482A|2018-09-04|

EP2693370A2|2014-02-05|

EP3118778B1|2018-08-29|

EP3467716B1|2020-11-04|

US20170310490A1|2017-10-26|

US20150304115A1|2015-10-22|

JP2017130970A|2017-07-27|

EP3118778A1|2017-01-18|

CN103548040A|2014-01-29|

DK2693370T3|2016-09-26|

US9729334B2|2017-08-08|

PL2693370T3|2017-03-31|

EP2693370B1|2016-08-17|

WO2012134239A2|2012-10-04|

JP2016181927A|2016-10-13|

KR101237456B1|2013-02-26|

TWI566184B|2017-01-11|

JP2014522134A|2014-08-28|

TW201702940A|2017-01-16|

US9105432B2|2015-08-11|

CN103548040B|2017-12-26|

ES2593302T3|2016-12-07|

JP2015080252A|2015-04-23|

EP2693370A4|2014-10-22|

KR20120112336A|2012-10-11|

WO2012134239A3|2013-01-03|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

TWI627555B|2017-10-16|2018-06-21|旺宏電子股份有限公司|物理不可複製函數辨識之產生方法及其產生之裝置|US4995004A|1989-05-15|1991-02-19|Dallas Semiconductor Corporation|RAM/ROM hybrid memory architecture|

US5978297A|1998-04-28|1999-11-02|Micron Technology, Inc.|Method and apparatus for strobing antifuse circuits in a memory device|

US6289454B1|1998-06-29|2001-09-11|Vlsi Technology, Inc.|Memory configuration which support multiple cryptographical algorithms|

US6161213A|1999-02-17|2000-12-12|Icid, Llc|System for providing an integrated circuit with a unique identification|

US6516415B1|1999-04-23|2003-02-04|Geneticware Co., Ltd|Device and method of maintaining a secret code within an integrated circuit package|

US6631390B1|2000-03-06|2003-10-07|Koninklijke Philips Electronics N.V.|Method and apparatus for generating random numbers using flip-flop meta-stability|

US6555204B1|2000-03-14|2003-04-29|International Business Machines Corporation|Method of preventing bridging between polycrystalline micro-scale features|

US6906557B1|2000-06-30|2005-06-14|Intel Corporation|Fuse sense circuit|

WO2002050910A1|2000-12-01|2002-06-27|Hitachi, Ltd|Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant|

US6434077B1|2001-03-13|2002-08-13|Mosaid Technologies, Inc.|Method and apparatus for selectively disabling logic in a semiconductor device|

EP1391853A1|2001-11-30|2004-02-25|STMicroelectronics S.A.|Diversification d'un identifiant unique d'un circuit intégré|

US6549050B1|2001-09-13|2003-04-15|Cypress Semiconductor Corp.|Programmable latch that avoids a non-desired output state|

JP3604674B2|2001-09-26|2004-12-22|株式会社東芝|乱数生成回路|

US6641050B2|2001-11-06|2003-11-04|International Business Machines Corporation|Secure credit card|

FR2833119A1|2001-11-30|2003-06-06|St Microelectronics Sa|Generation de quantites secretes d'identification d'un circuit integre|

US6777992B2|2002-04-04|2004-08-17|The Regents Of The University Of Michigan|Low-power CMOS flip-flop|

US7840803B2|2002-04-16|2010-11-23|Massachusetts Institute Of Technology|Authentication of integrated circuits|

US7302458B2|2003-03-14|2007-11-27|Nxp B.V.|Method and apparatus for choosing a combination of logic for generating random numbers using a difference signal|

US6728137B1|2003-04-29|2004-04-27|Ememory Technology Inc.|Method for programming and reading a plurality of one-time programmable memory blocks|

US7402855B2|2004-05-06|2008-07-22|Sidense Corp.|Split-channel antifuse array architecture|

US7012827B2|2004-05-07|2006-03-14|Taiwan Semiconductor Manufacturing Co., Ltd.|Multiple electrical fuses shared with one program device|

JP2006012211A|2004-06-22|2006-01-12|Toshiba Corp|半導体集積回路|

US8160244B2|2004-10-01|2012-04-17|Broadcom Corporation|Stateless hardware security module|

JP4524176B2|2004-12-17|2010-08-11|パナソニック株式会社|電子デバイスの製造方法|

US7230473B2|2005-03-21|2007-06-12|Texas Instruments Incorporated|Precise and process-invariant bandgap reference circuit and method|

KR100752645B1|2005-06-25|2007-08-29|삼성전자주식회사|누설 전류 패스를 차단할 수 있는 퓨즈 회로|

CN101421792B|2006-04-13|2015-09-23|Nxp股份有限公司|半导体器件标识符产生方法以及半导体器件|

US7518899B2|2006-11-01|2009-04-14|International Business Machines Corporation|Method of providing optimal field programming of electronic fuses|

EP2081170A1|2006-11-06|2009-07-22|Panasonic Corporation|Information security apparatus|

US8290150B2|2007-05-11|2012-10-16|Validity Sensors, Inc.|Method and system for electronically securing an electronic device using physically unclonable functions|

US7986024B2|2007-06-29|2011-07-26|Infineon Technologies Ag|Fuse sensing scheme|

WO2009059329A1|2007-11-01|2009-05-07|Jonker, Llc|Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory|

JP2009277326A|2008-05-16|2009-11-26|Nec Electronics Corp|フューズデータ読み出し回路|

US7761714B2|2008-10-02|2010-07-20|Infineon Technologies Ag|Integrated circuit and method for preventing an unauthorized access to a digital value|

US8203861B2|2008-12-30|2012-06-19|Invensas Corporation|Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit|

KR100926214B1|2009-04-23|2009-11-09|한양대학교 산학협력단|공정편차를 이용한 디지털 값 생성 장치 및 방법|

KR20100117006A|2009-07-22|2010-11-02|한양대학교 산학협력단|공정편차를 이용한 디지털 값 생성 장치 및 방법|

US20110154061A1|2009-12-21|2011-06-23|Babu Chilukuri|Data secure memory/storage control|

US8619979B2|2010-06-25|2013-12-31|International Business Machines Corporation|Physically unclonable function implemented through threshold voltage comparison|

US8583710B2|2010-09-17|2013-11-12|Infineon Technologies Ag|Identification circuit and method for generating an identification bit using physical unclonable functions|

JP5881715B2|2010-10-04|2016-03-09|イントリンシツク・イー・デー・ベー・ベー|開始挙動が改善された物理的複製不可能関数|

US8300450B2|2010-11-03|2012-10-30|International Business Machines Corporation|Implementing physically unclonable function utilizing EDRAM memory cell capacitance variation|

KR101139630B1|2010-12-09|2012-05-30|한양대학교 산학협력단|식별키 생성 장치 및 방법|

EP3118778B1|2011-03-31|2018-08-29|ICTK Co., Ltd.|Apparatus and method for generating a digital value|

EP3206330B1|2011-08-16|2018-12-26|ICTK Holdings Co., Ltd.|Apparatus and method for authentication between devices based on puf over machine-to-machine communications|

US8950008B2|2012-07-30|2015-02-03|International Business Machines Corporation|Undiscoverable physical chip identification|

US9742563B2|2012-09-28|2017-08-22|Intel Corporation|Secure provisioning of secret keys during integrated circuit manufacturing|

US8928347B2|2012-09-28|2015-01-06|Intel Corporation|Integrated circuits having accessible and inaccessible physically unclonable functions|

US9088278B2|2013-05-03|2015-07-21|International Business Machines Corporation|Physical unclonable function generation and management|EP3118778B1|2011-03-31|2018-08-29|ICTK Co., Ltd.|Apparatus and method for generating a digital value|

JP5956313B2|2012-11-13|2016-07-27|ルネサスエレクトロニクス株式会社|認証回路|

KR20140126787A|2013-04-22|2014-11-03| 아이씨티케이|ＰＵＦ 기반 하드웨어 ＯＴＰ 제공 장치 및 이를 이용한 ２－Ｆａｃｔｏｒ 인증 방법|

JP6106043B2|2013-07-25|2017-03-29|ルネサスエレクトロニクス株式会社|半導体集積回路装置|

WO2015027070A1|2013-08-21|2015-02-26|Carnegie Mellon University|Reliability of physical unclonable function circuits|

CN105849701B|2013-08-28|2019-07-23|Stc.Unm公司|采用金属电阻变化分析稳定性的系统和方法|

US10044513B2|2013-09-02|2018-08-07|Samsung Electronics Co., Ltd.|Security device having physical unclonable function|

KR101541597B1|2013-09-03|2015-08-03| 아이씨티케이|식별키 생성 장치 및 방법|

US9970986B2|2014-03-11|2018-05-15|Cryptography Research, Inc.|Integrated circuit authentication|

US9548113B2|2014-11-21|2017-01-17|Panasonic Intellectual Property Management Co., Ltd.|Tamper-resistant non-volatile memory device|

KR101580196B1|2014-12-15|2015-12-24|고려대학교 산학협력단|물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법|

KR102222449B1|2015-02-16|2021-03-03|삼성전자주식회사|탭이 내장된 데이터 수신기 및 이를 포함하는 데이터 전송 시스템|

US9391030B1|2015-02-19|2016-07-12|International Business Machines Corporation|On-chip semiconductor device having enhanced variability|

WO2017078426A1|2015-11-03|2017-05-11| 아이씨티케이|식별 키 생성 장치 및 방법|

KR101922931B1|2015-11-03|2018-11-28|주식회사 아이씨티케이 홀딩스|보안 장치 및 그 동작 방법|

KR101799905B1|2016-02-17|2017-11-21|충북대학교 산학협력단|메모리를 이용한 물리적 복제 불가능 함수 보안 칩|

US9747982B1|2016-02-22|2017-08-29|Arm Ltd.|Device and method for generating random numbers|

JP6383384B2|2016-06-24|2018-08-29|ウィンボンドエレクトロニクスコーポレーション|半導体装置、半導体装置の製造方法および固有情報の生成方法|

CN106168896B|2016-07-05|2018-10-09|北京大学深圳研究生院|一种真随机数发生器|

US9774317B1|2016-08-29|2017-09-26|Amazon Technologies, Inc.|Bistable-element for random number generation|

JP6471130B2|2016-09-20|2019-02-13|ウィンボンドエレクトロニクスコーポレーション|半導体装置およびセキュリティシステム|

US9864006B1|2016-11-30|2018-01-09|International Business Machines Corporation|Generating a unique die identifier for an electronic chip|

CN106814991B|2017-01-23|2019-12-13|北京大学|基于rram的无偏真随机数生成方法和生成器|

JP6339714B2|2017-03-03|2018-06-06|ルネサスエレクトロニクス株式会社|半導体集積回路装置|

WO2018175973A1|2017-03-23|2018-09-27|Arizona Board Of Regents On Behalf Of Arizona State University|Physical unclonable functions with copper-silicon oxide programmable metallization cells|

US10381088B2|2017-03-30|2019-08-13|Silicon Storage Technology, Inc.|System and method for generating random numbers based on non-volatile memory cell array entropy|

CN108875417B|2017-05-09|2020-05-08|中芯国际集成电路制造有限公司|Puf特征值的生成方法和具有puf的器件|

CN107689872A|2017-11-24|2018-02-13|北京中电华大电子设计有限责任公司|一种实现物理不可克隆功能的电路结构|

JP2018142396A|2018-05-10|2018-09-13|ルネサスエレクトロニクス株式会社|半導体集積回路装置|

US10839872B2|2018-07-03|2020-11-17|Ememory Technology Inc.|Random bit cell using an initial state of a latch to generate a random bit|

KR102129668B1|2018-08-13|2020-07-02|충북대학교 산학협력단|공정편차를 이용한 디지털 값 생성 장치 및 방법|

WO2020102934A1|2018-11-19|2020-05-28|深圳市汇顶科技股份有限公司|信号产生电路以及相关方法|

US10824396B2|2019-01-28|2020-11-03|Nuvoton Technology Corporation|Random number generator based on meta-stability of shorted back-to-back inverters|

US10734047B1|2019-01-29|2020-08-04|Nxp Usa, Inc.|SRAM based physically unclonable function and method for generating a PUF response|

US11244722B2|2019-09-20|2022-02-08|Arizona Board Of Regents On Behalf Of Arizona State University|Programmable interposers for electrically connecting integrated circuits|

CN111082925B|2019-10-23|2021-07-30|中山大学|基于aes算法和puf技术的嵌入式系统加密保护装置和方法|

WO2021100903A1|2019-11-20|2021-05-27|엘지전자 주식회사|복제가 불가능한 디지털 값 생성장치 및 그 방법|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

KR20110029431||2011-03-31||

[返回顶部]