• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之實施例大致有關於一種可建置式多模式驅動器及接收器。一通訊系統之實施例包括一通訊通道以及耦合於通訊通道之一第一裝置與一第二裝置。第一裝置包括一驅動器設備係用以在通訊通道上驅動資料訊號，驅動器設備包括複數電路係用以接收及驅動電路設備，每一電路由一或多個電路單元組成，電路單元就驅動器設備之等化控制為可建置的。第二裝置包括一接收器係用以自通訊通道接收資料訊號作為一輸入。第一裝置或第二裝置任一者包括複數可建置式電路元件，用以提供系統之訊號反射控制。
    公开号:TW201301817A
    申请号:TW101123341
    申请日:2012-06-28
    公开日:2013-01-01
    发明作者:Srikanth Gondi；Roger Isaac
    申请人:Silicon Image Inc；
    IPC主号:H04L25-00
    专利说明:
    可建置式多維驅動器及接收器
    本發明之實施例大致有關於電子裝置領域，特別是關於一種可建置式多維驅動器及接收器。
    晶片互連之資料通量在各種應用上，從伺服系統背板到介面連接於行動裝置記憶體之系統單晶片(SOC)，一直都在增加當中。此趨勢早已因半導體技術改良所致數位計算容量之增加而向前推進。
    雖對於某些特定技術晶片速度可加以放大，對應的電性介面速度卻因無關於半導體技術之課題而受限。
    舉例而言，輸入輸出(I/O)驅動器在介面設計中是重要的零件，在改良整體效能方面(就速度與功率言)會出現很大瓶頸。這些待改善課題中，有由電路引起的限制，不論是包含終端電阻(因此產生很大電流負載)之電路，或不包含終端電阻(因此產生I/O介面之速度限制)之電路。
    本發明之實施例大致有關於一種可建置式多維驅動器及接收器。
    在本發明之第一方面，一設備之實施例包括一預驅動器係用以提供複數資料訊號、及複數電路係用以自預驅動器接收並驅動資料訊號，其中上述電路就驅動器電路設備之終端電阻為可建置的，每一電路包括一或多個電路單元，這些電路單元就驅動器設備之等化控制為可建置的，且每一電路單元又包括複數電路子單元，這些電路子單元就驅動器設備之訊號反射控制為可建置的。上述設備更包括有一具有一通訊通道之介面，其中上述電路耦合於通訊通道。
    在本發明之第二方面，一通訊系統之實施例包括一通訊通道以及耦合於通訊通道的一第一裝置。第一裝置包括一驅動器設備，用以在通訊通道上驅動資料訊號，驅動器設備包括複數電路係用以接收並驅動資料訊號，其中上述電路就驅動器電路設備之終端電阻為可建置的，每一電路包括一或多個電路單元，這些電路單元就驅動器設備的等化控制為可建置的。上述系統更包括耦合於通訊通道之一第二裝置，第二裝置包括一接收器，係用以自通訊通道接收資料訊號。第一裝置或第二裝置任一者都包括有複數可建置式電路元件，用以提供系統之訊號反射控制。
    在本發明之第三方面，一訊號溝通系統包括一第一裝置，第一裝置包括一具有複數電路之多維驅動器設備。驅動器設備包括：可建置式終端電阻，其中終端電阻之建置係藉由致能一或多個電路所提供；可建置式訊號加強，其中訊號加強之建置係藉由複數訊號樣本所提供，這些訊號樣本被提供至每一電路之一或多個電路單元的每一個；以及可建置式反射消去，其中反射消去的建置係藉由複數被延遲時脈所提供，這些被延遲時脈用於對提供至每一電路單元之複數個電路子單元的每一個之訊號樣本計時(clocking)。上述系統更包括經由一通訊通道耦合於第一裝置之一第二裝置，第二裝置包括一接收器設備，用以自通訊通道接收資料訊號。
    在本發明之第四方面，一建置一通訊界面之方法包括決定第一裝置與第二裝置間介面之參數，第一裝置包括一可建置式驅動器設備，而第二裝置包括一接收設備。上述方法更包括：藉由致能複數電路之一或多個建置第一裝置之驅動器設備之一終端電阻；藉由提供特定訊號樣本至每一電路之一或多個電路單元建置驅動器設備之訊號等化；以及藉由對往每一電路之每一電路單元之複數電路子單元之訊號樣本之輸入提供特定時序延遲，以建置驅動器設備之訊號反射消去。
    本發明之實施例大致關於一種可建置式多維可建置式驅動器及接收器。
    在一些實施例中，一方法、設備、或系統提供一多維驅動器，其可經建置以控制加強及反射。在一些實施例中，一方法、設備、或系統可更包括用於一多維驅動器之一接收器。此處用語”多維”係指電路片段(slices)建置成負數個單元型態之驅動器，每一電路片段的分割可稱為一”維”。
    在一些實施例中，一設備、系統、或方法包括用於高速線路介面之一驅動器前端設計，例如動態隨存記憶體(dynamic random access memory；DRAM)介面。在一些實施例中，提出了用以在驅動器中整合反射消去、等化及終端控制之多維技術。在一些實施例中，自一多維驅動器接收資料之一接收器提供了反射消去。
    在一些實施例中，一驅動器設備包括複數電路，每一電路包括一或多個電路單元，且每一電路單元包括複數電路子單元。在一些實施例中，每一電路子單元包括一第一電阻器及一第二電阻器，其中第一電阻器之第一端及第二電阻器之第一端係在一節點耦合，而該節點可耦合於一通訊節點。在一些實施例中，第一電阻器之第二端耦合於一第一電晶體之第一端子，第一電晶體之第二端子耦合於一電壓源。在一些實施例中，第二電阻器之第二端耦合於一第二電晶體之第一端子，第二電晶體之第二端子接地。在一些實施例中，提供一輸入至第一電晶體之一閘極以及第二電晶體之一閘極，其中該輸入可為往驅動器設備之一輸入訊號之樣本，該樣本可被延遲一特定延遲因子。
    在一些實施例中，一驅動器設備包括：可建置式終端電阻，其中終端電阻之建置係藉由致能複數電路之一或多個所提供；可建置式訊號加強，其中加強之建置係藉由致能每一電路之一或多個電路單元所提供；以及可建置式反射消去，其中反射消去的建置係藉由致能每一電路單元之複數電路子單元的一或多個所提供，或藉由一接收器設備之建置提供。
    第1圖繪示一I/O連結之元件實施例。在此例示提供了電性連接兩裝置之一單通道I/O連結之功能區塊。如圖示者，平行資料105被一序列器110序列化，被序列化之輸出被一驅動器130接收以經由一通道135進行傳輸。序列器110與驅動器130可藉由一時脈訊號125計時，時脈訊號125由一鎖相迴路(phase lock loop；PLL)電路115產生，鎖相迴路電路115使用一參考時脈訊號120產生時脈訊號125。經由通道135傳輸之被序列化資料由一訊號等化器140所接收，訊號等化器140提供被等化資料訊號給一時脈及資料回復元件145。時脈及資料回復元件提供被回復資料給一解序列器155、提供一被回復時脈訊號150給訊號等化器140及解序列器155。解序列器155解序列上述資料並產生一平行資料輸出160。
    操作當中，I/O連結100之總功耗很大部分是在於驅動器130。在一些實施例中，驅動器130為一可建置式多模式驅動器，可用來減少功耗。在一些實施例中，驅動器130為一多維驅動器，提供終端控制、等化/解加強控制、及反射控制。
    第2圖繪示一電源串聯終端驅動器。在此例示中，電源串聯終端驅動器200(也稱電壓模式驅動器)提供終端控制。驅動器包括複數電路”片段”，每一片段為一電路，顯示為片段1 210、片段2 240，一直到片段N 245。如第2圖所示，一預驅動器205提供訊號到這些片段。在此例示中，每一電路片段包括一第一電晶體(M1)212，其第一端子耦合於供應電壓VDD，第二端子耦合於一第一電阻器(R1)214的第一端。R1 214的第二端耦合於一第二電阻器(R2)216的第一端及一通訊通道(CHAN)260。R2 216的第二端耦合於一第二電晶體(M2)218的第一端子，其中M2 218的第二端子接地。一來自預驅動器205的輸入資料訊號在M1和M2的閘極被接收。
    如圖示者，驅動器200元件的數值與電路片段數目有關。故，若有N個片段，且用於驅動器之電晶體閘極寬度等同於W，而電阻器之電阻等同於R，則M1 212具有一閘極寬度W/N，電阻器R1 214具有一電阻R*N歐姆。視驅動器終端需求而定，驅動器可建置為使得特定數量片段是接通的(engaged)，而其他片段處於三態(tri-stated)。
    如第2圖所示，一接收器(RX)270耦合於CHAN 260，其中連接處包括有一電阻器終端(Rt)272係接於地。在此例示結構中，驅動器200在一高狀態時消耗靜態電流，故會有關聯於電阻器終端272很大的功率代償。
    在操作驅動器時，一終端電阻器像是第2圖的電阻器終端272，其存在與否對驅動器電路之操作有很大影響。為說明此電路操作，第3圖為不具終端電阻器之電路所產生之波形，第4圖為具有終端電阻器之電路所產生之波形。第3、4圖說明了以經時間偏移且相重疊之資料樣式產生的眼孔圖(eye diagram；eye pattern)。比較具有及不具終端之波形，由第3圖可看出眼孔圖300中的眼部，在不具終端之電路中，在約1.6每秒十億位元(gigabits per second；Gbps)之處開始閉合，第4圖的眼孔圖400，在具有終端電阻器場合中，在約4.5Gbps之處保持開啟。故終端在維持訊號完整度方面扮演著重要角色，以眼部開孔來例示出。此導因於從一接收器回歸至驅動器之之反射效應，且此效應損壞現存之訊號，並在眼部產生下落或高起。此外，還有額外供電彈跳(supply bounce)效應(其中電流的快速變化，例如由電路中元件切換所引起，使得供給電壓震盪至高及/或低於正常水準)，但第3、4圖中供電彈跳效應控制地很好。
    訊號反射所致資料損壞會嚴重限制系統可達之最大速度。但是無終端電路之一優點在於相較於有終端電路功耗更低，功耗限制在電路的動態功耗上。
    在一些實施例中，一驅動器設備運作而使輸出圖之眼部寬度及高度增加。在一些實施例中，一驅動器設備可運作以處理具有最小或無終端電阻之通道，而通道也可操作以在高速下傳輸資料。在一些實施例中，一驅動器運作而使在接收器輸入之眼部開孔增大，藉此允許更好的介面效能。
    在一些實施例中，一可建置式多維驅動器包括：(1)終端控制；(2)等化/解加強控制；以及(3)反射控制。
    第5圖繪示一多維驅動器之實施例。在一些實施例中，終端控制是採用把驅動器電路分成多個片段之方式。第5圖中驅動器500包括N個電路片段，繪示為片段1 510、片段2 540並一直到片段N 545。在一些實施例中，每一片段更分成特定數目(例如M個)的電路單元，用以提供一等化/解加強區塊。在一些實施例中，每一片段的每一單元包括一電路結構。在此例示中，一第一單元包括一第一電晶體(M11)512，其第一端子耦合於供給電壓VDD，而第二端子耦合於一第一電阻器(R11)514的第一端。R11 514的第二端耦合於一第二電阻器(R12)516的第一端以及一通訊通道(CHAN)560。R12 516的第二端耦合於第二電晶體(M12)518的第一端子，其中M12 518的第二端子接地。一來自預驅動器505之輸入資料訊號在M11與M12的閘極被接收。此外，片段510的每一額外單元包含以相同方式建構之元件，例如第M-1個單元，其包括有一第一電晶體(M21)522、一第一電阻器(R21)524、一第二電阻器(R22)526、一第二電晶體(M22)528，一直到第M個單元，其包括有一第一電晶體(M31)532、一第一電阻器(R31)534、一第二電阻器(R32)536、一第二電晶體(M32)538。元件之數值反映了包含M個單元之N個片段之存在，電晶體閘極寬度為W/(M*N)，電阻為R*N*M歐姆。
    如圖示，電路片段的兩個維度耦合於一通道(CHAN)560之一傳輸器側，其中接收器(RX)570耦合於CHAN 560之一接收器側，通道經由一第一電容器(C1)554在傳輸器側接地、經由一第二電容器(C2)574在接收器側接地。
    如圖示，預驅動器505提供M個樣本d(0)、d(-1)，一直到d(-M)。在一範例中，若需一階等化，則樣本d(0)、d(-1)被劃分於M個單元之中以達到所需等化。在一特定範例中，若須二階6dB的等化，則樣本等量地劃分於M個單元之中。在一些實施例中，可用二進制加權而非線性加權劃分M個單元，如第5圖所提供者。
    第6圖繪示一驅動器之反射消去區塊之實施例。在一些實施例中，為了提供反射消去，一片段中N個單元的每一個可進一步分成L個單元，如在第6圖反射消去區塊680所繪者。在此處L個單元可稱為”子單元”。在此例示中，L個子單元中的第一個子單元包含有一第一電晶體(M111)612，其第一端子耦合於供給電壓VDD，第二端子耦合於一第一電阻器(R111)614的第一端。R111 614的第二端耦合於一第二電阻器(R112)616的第一端以及通訊通道。R112 616的第二端耦合於一第二電晶體(M112)618的第一端子，其中M112 618的第二端子接地。來自一預驅動器605複數個元件其中之一之一輸入資料訊號樣本在M111與M112的閘極被接收。此外，反射消去區塊680的每一個額外子單元包含以相通方式建構之元件，例如第L-1個子單元包含一第一電晶體(M121)622、一第一電阻器(R121)624、一第二電阻器(R122)626、一第二電晶體(M122)628，一直到第L個子單元，其包含一第一電晶體(M131)632、一第一電阻器(R131)634、一第二電阻器(R132)636、一第二電晶體(M132)638。元件之數值反映了包含M個元件之N個片段之存在，每一個元件都包含L個子單元，電晶體閘極寬度為W/(M*N*L)，電阻為R*N*M*L歐姆。
    在一些實施例中，一反射消去區塊之L個子單元的每一個的輸入與引起反射之最糟情況樣本有關。要被考慮的額外參數是飛行時間(tf)，其為一訊號傳輸於驅動器與接收器所需之時間。目前及過去樣本對時間平移之反射衰減有影響，時間平移與飛行時間相關，其中飛行時間又與特定通訊通道之特性有關，包括裝置封裝、板、打線、及其他通訊通道之相關元件。
    在一些實施例中，一時間調整區塊例如一延遲鎖定迴路(delay locked loop；DLL)/相位內插單元602可用於提供消去反射分量所需要之精準定時控制。如圖示，來自DLL/相位內插器單元602之相位clk1、clk2，一直到clk l 可用來控制來自預驅動器605之元件訊號之定時(timing)。在一些實施例中，每一相位(clk1、clk2…clk l )間之相位差可以是越過通道之飛行時間tf的倍率。
    第7圖為一具有反射消去區塊之多維驅動器實施例之示意圖。圖中一驅動器700包括N個片段(510、540及545)，每一片段更藉由等化/解加強區塊510而分成M個單元，如同第5圖所繪者。這些單元從預驅動器505接收資料。而且一片段之每一單元再藉由反射消去區塊680劃分，如同第6圖所繪者，子單元接收由預驅動器605提供之被延遲之資料訊號樣本，對被延遲樣本之計時則由DLL/相位內插單元602提供。在一些實施例中，驅動器700為可建置以提供終端、等化及反射之控制。
    關於提供反射消去之一方法、設備、或系統，第8圖繪示一通道隨時間之步階響應。圖中之圖表800提供了當驅動器具有從0到1之過渡時，在一接收器之步階響應(故，例如從代表邏輯值為0之0伏特過渡到代表數值為1之伏特數。(要注意的是觀察系統脈衝響應會產生類似於第8圖所繪示之結果)。雖然線被充至VDD伏特，線段之反射產生不當的非單調擾動，此擾動對整體訊號完整度有害。在一位元期間內可能有數個反射分量，因此可能需以微量位元時間週期解析度來消去細微擾動。在此範例中，擾動發生在時間週期t1、t2、t3及t4，其值分別為h0、h0+h1、h2及h3。
    在一些實施例中，第8圖所繪示之擾動可藉由一反射消去區塊來補償，像是第6圖的反射消去區塊680，其中DLL/相位內插單元602提供對應於時間週期(t1-tf)、(t2-tf)、(t3-tf)、(t4-tf)等之相位，驅動器提供目前及先前之位元加權值以補償擾動。
    在一些實施例中，為了做出必要之修正(如第9圖所繪者)，一方法、設備或系統提供偵測在接收器之反射分量之數量與定時，將於後詳述。在一些實施例中，對反射分量之修正提供了有關反射元件及修正之資料之逆向通訊。在一些實施例中，一回返通道(backchannel)用來溝通有關係數之最佳設定之資訊。在一些實施例中，此資訊可被儲存像是存在DRAM記憶體中。在一些實施例中，DLL可提供同相I(in-phase)、正交Q(quadrature-phase)、Ibar、Qbar等相位以用於一四象限相位調整。在一些實施例中，相位內插器可依據來自校正邏輯區塊之相位編碼(phase code)資料為每一預驅動器係數調整相位。
    在一些實施例中，一正步階與一負步階被用來評估有關反射行為之資料特性。在一些實施例中，校正相位期間，正脈衝以非常低頻率被送出，一回返通道被用來傳輸資料以為位元週期的不同部分選擇正確的參考電壓。在一些實施例中，對經過調整之每一時脈相位而言，參考電壓被更新以偵測在接收器之正確電壓。如此一來整個眼部可被掃描(二維掃描)且所決定出的相位編碼及參考電壓資料被儲存在校正邏輯中。
    雖反射控制是以I/O結構來繪示出，但實施例並不限於此I/O結構。在一些實施例中，使用驅動器/接收器之反射消去(其定時可能不是一位元或時脈週期的整數倍)更被用於其他訊號溝通。在一些實施例中，反射消去也可用來消去來自周邊通道之串音(crosstalk)或供電上之切換噪音(當供電噪音可由特定位元序列決定)。在一些實施例中，上述消去也可應用在DRAM I/O，其中定時及等化資訊可儲存在專門用來控制DRAM PHY效能之暫存器中。
    第9圖繪示提供反射消去之多維驅動器設備或系統之一部分之實施例。圖中一驅動器900包括反射消去區塊680，如同第6圖所繪者。如圖所示，每一反射消去區塊680從預驅動器605接收帶有被延遲樣本之資料。
    在一些實施例中，驅動器900耦合於一通道(CHAN)960的第一端，其中一接收器(RX)962連接於CHAN的第二端。在一些實施例中，RX的一輸出耦合於一參考電壓選擇區塊964，參考電壓選擇區塊964接收複數電壓(Vref1~VrefN)並提供一選定電壓作為RX 962之一第二輸入。RX 962與Vref選擇區塊更耦合於一回返通道(BCHAN)970。從回返通道所接收之資料是被一校正邏輯區塊974所接收，校正邏輯區塊974提供來自一校正相位之相位編碼。在一些實施例中，一設備包括一DLL 978及相位內插器976(例如第6圖所示之DLL/相位內插器單元602之元件)。在一些實施例中，DLL 978提供正交時脈元件Clki、Clkq、Clki_bar以及Clkq_bar到相位內插器976，相位內插器976還接收來自校正邏輯之相位編碼並產生被延遲樣本時脈訊號Clk1、Clk2，一直到ClkL，也產生正向時脈訊號，其中正向時脈訊號經由一正向時脈通道(FCCHAN)972而傳輸，用於RX 962之計時。
    第10圖繪示提供反射消去之系統一部分之實施例。圖中一驅動器1000在每一電路片段中包括有M個等化/解加強區塊，這些片段為片段1 1010、片段2 1040，一直到片段N 1045，如同第10圖所繪者。如圖所示，預驅動器1005提供M個樣本d(0)、d(-1)，一直到d(-M)。驅動器設備1000耦合在一通訊通道(CHAN)1060的傳輸側，其中一接收設備1065之一接收器(RX)1070的第一輸入可耦合於CHAN 1060的一接收側。
    在一些實施例中，作為替代，一反射消去區塊可放置在接收器設備1065如第10圖所示。在一些實施例中，RX 1070的一輸出耦合於相串接之一第一複數正反器或閂鎖，以第一正反器(FF1)1073、一第二正反器(FF2)1074，一直到第M正反器(FFM)1075顯示。在一些實施例中，每一正反器1073~1075接收一時脈訊號clk。
    在一些實施例中，接收設備1065更包括一反射消去區塊1080，反射消去區塊包括相串接之一第二複數正反器或閂鎖係耦合於RX 1070之輸出，以一第一反射正反器(FFRef1)1083、一第二反射正反器(FFRef2)1084，一直到一第L反射正反器(FFRefL)1085顯示。在一些實施例中，每一反射正反器1083~1085接收一個別被延遲時脈訊號，繪示為FFRef1 1083接收clk1，FFRef2 1084接收clk2，一直到FFRefL 1085接收clkL。在一些實施例中，第一複數正器的每一個的一取樣輸出以及第二複數正器的每一個的一取樣輸出被一求和區塊或其他元件1090加總，最後的總合作為RX 1070的一第二輸入。
    在一些實施例中，反射消去區塊1080更包括一眼部監視器1081係接收接收器1070之一輸出，用以監視眼部輸出。眼部監視器1081耦合於校正邏輯區塊1082，校正邏輯區塊1082提供相位編碼。在一些實施例中，一設備包括一DLL 1086及相位內插器1087(像是第6圖所繪DLL/相位內插器單元602之元件)。在一些實施例中，DLL 1086提供正交時脈元件clki、clkq、clki_bar以及clkq_bar至相位內插器1087，相位內插器1087還接收來自校正邏輯區塊1082的相位編碼並產生延遲樣本時脈訊號clk1、clk2，一直到clkL。
    在一些實施例中，眼部監視器電路1081為了加權參數(圖未示)還有相位編碼之最佳化而監視眼部寬度及高度。在一些實施例中，求和區塊1090以加權方式將來自第一與第二複數正反器之每一樣本加總，例如依據加權因子α1、α2等，對於被加總之所有元件也是如此。在一些實施例中，第10圖所繪之反射消去技術提供了在操作上的延伸，反射消去區塊提供額外消除反射分量之功能性，使得RX 1070可看到最佳化眼部開口。對照於TX的反射消去區塊，如第6、9圖所繪者，RX反射消去區塊1080具有得自RX輸入緩衝器之樣本，這些樣本係在微量時間週期之觀點上被延遲。舉例而言，Clk1可在位元過渡點之後設為2*tf(兩倍飛行時間)時間延遲(其中為了簡化目的忽略RX緩衝器延遲)。在此範例中，當FFref1的輸出是要用來提供適當加權分量以在接收器輸入消去此分量，第一樣本被反射並回到接收器。此技術擴展至反射消去區塊中每一其他樣本。
    第11圖繪示用於裝置間一介面之一多維驅動器設備之實施例。在一些實施例中，一第一裝置像是一系統1110經由一通道1150(可表示一或多個介於第一裝置與第二裝置之通道)耦合於一第二裝置像是一記憶體1160。在一些實施例中，上述系統為一系統單晶片(SOC)而記憶體為一動態隨存記憶體(DRAM)。在一些實施例中，系統1110及記憶體1160其中之一或二者全部包括有一可建置式多維驅動器設備1115例如第8圖所繪者，其包括複數電路，每一電路包括一或多個電路單元，且每一電路單元包括有複數電路子單元。在一些實施例中，驅動器設備1115經由通道1150耦合於一接收器設備1170，而記憶體1160包括一可建置式多維驅動器設備1165，可建置式多維驅動器設備1165經由通道1150耦合於一接收器設備1120。
    在一些實施例中，驅動器及接收器設備之參數例如終端電阻可以是對稱或非對稱的。舉例而言，在一從記憶體1160往系統1110之讀取操作中，資料被驅動器設備1165驅動至接收器設備1120，可能會有一有效終端在記憶體1160及系統1110這兩側，而在一從系統1110往記憶體1160之寫入操作中，資料被驅動器設備1115驅動到接收器設備1170，可能會有一終端電阻在系統1110這一側、但在記憶體1160這一側接收器沒有終端。
    在一些實施例中，若記憶體1160為第二裝置，系統1110與記憶體1160間連結之參數資訊，像是有關終端、等化及反射能力之資料可儲存在記憶體1160之晶片上暫存器1175。舉例而言，系統可包括一控制器1125，而記憶體不包括一控制器。在一些實施例中，參數資訊儲存在晶片上暫存器1175以供記憶體1160存取。
    第12圖為利用一多維驅動器設備將資料從一第一裝置驅動到一第二裝置之過程之實施例流程圖。在一些實施例中，在一第一裝置與一第二裝置間之一通訊介面，步驟1200，第一裝置包括一可建置式多維驅動器設備，而第二裝置包括一接收器設備。在一些實施例中，接收器設備亦可為可建置的，包括一可建置式終端電阻。在一些實施例中，可建構一校正相位以決定電路參數，可包括以低頻傳輸訊號，步驟1202。在一些實施例中，校正與操作當中，依據一時脈訊號與來自接收器設備之回饋產生用於訊號樣本輸入之被延遲訊號時脈以及用於接收設備之一時脈，步驟1204，如先前第9圖所述者。在一些實施例中，決定對於第一裝置之驅動器設備及第二裝置之接收設備所必要之參數，步驟1206。在一些實施例中，也決定出用於第二裝置之一驅動器設備與第一裝置之一接收設備之反向連接之參數。在一些實施例中，介面之參數可儲存在一裝置像是不包括一控制器之一記憶體裝置之一或多個暫存器中。
    在一些實施例中，可藉由致能多達N個電路片段而建置驅動器設備之一終端電阻，步驟1208。在一些實施例中，亦可建置接收器設備之一終端電阻。
    在一些實施例中，藉由特定訊號樣本提供給每一電路片段之M個(M為一或更多)電路單元來建置驅動器設備之訊號等化，步驟1210。在一些實施例中，建置通訊介面之訊號反射消去，步驟1212。在一些實施例中，訊號反射消去之建置包括藉由延遲往每一電路單元之L個電路子單元之訊號樣本來建置驅動器設備，如第9圖所繪示。在一些實施例中，訊號反射消去之建置包括藉由調整正反器裝置之計時來建置接收器設備，其中正反器裝置耦合於一接收器，如第10圖所繪示。
    在一些實施例中，系統係利用驅動器設備而操作，如經建置以將一訊號從第一裝置驅動到第二裝置，步驟1214。
    為了說明之目的，以上的描述提出許多特定細節以提供對本發明之完整了解。然而熟知本技術領域人士可清楚知道本發明可在剔除某些特定細節下實施。在其他例子當中眾所周知的結構與設備以方塊圖表示。所繪示零件之間可以有中介之結構。此處所描述或繪示之零件可以有額外未被繪示出或未被描述到的輸入或輸出。所繪元件或零件也可以不同方式或順序配置，包括任何場之重排序或場大小之修飾。
    本發明可包括各種過程。這些過程可透過硬體零件執行，或體現在電腦可讀取指令，指令可用來使泛用或專用處理器或被程式設計有上述指令之邏輯電路執行上述過程。作為替代選擇，上述過程可透過硬體與軟體之組合來執行。
    本發明之一部分可以是一電腦程式產品，該電腦程式產品可包括一電腦可讀取儲存媒體係儲存有電腦程式指令，該電腦程式指令用來程式化一電腦(或其他電子設備)以依據本發明執行之一過程。電腦可讀取儲存媒體可包括但不限於軟碟、光學碟、光碟唯讀記憶體以及磁光碟、唯讀記憶體、隨存記憶體、可電性抹除可程式化唯讀記憶體、磁或光學卡片、快閃記憶體、或適於儲存電子指令之其他類型媒體/電腦可讀取媒體。此外，本發明也可作為一電腦程式產品而被下載，其中該程式可從一遠端電腦傳輸到一請求端電腦。
    許多方法係以其最基本形式描述，但在不背離本發明基本範圍前提下可將過程增添進或自任一方法中刪除，且可將資訊加入或自任一已描述之訊息刪減。熟知此項技藝者將清楚知悉可以做更進一步之修改及適應。特定的實施例並非用來限制本發明而只是做為例示
    若稱元件”A”耦合於元件”B”，則元件A可以是直接耦合於元件B或者透過例如元件C而間接耦合。當本說明書裡說一零件、特徵、結構、過程或特性A”使”一零件、特徵、結構、過程或特性B，意指”A”至少為”B”之部分原因，但也可存在有一促成”B”之其他零件、特徵、結構、過程或特性。若說明書指一零件、特徵、結構、過程或特性”可”被含括，則該特定零件、特徵、結構、過程或特性並不一定被含括。若說明書稱”一”元件，並非表示只有一個所述元件。
    一實施例為本發明之一實施或範例。本說明書中提及”一實施例”、”一些實施例”、”其他實施例”是指與該實施例相關所描述之一特定特徵、結構或特性被含括在至少一些但不一定是全部的實施例當中。”一實施例”或”一些實施例”之不同表達並不一定是全部指相同的實施例。應理解的是，以上作為本發明例示性實施例之描述當中，為了更有效率揭露以及幫助理解本發明一或多個不同的方面，本發明的各種特色有時於單一實施例、圖式或其描述群組在一起。然而，此揭露之方法不應解釋為有讓所請發明要求比申請專利範圍每一項所明白提及者更多特徵之意圖。相反地，如底下請求項所反映出的，比單一實施例中的全部揭露更少之特徵才是進步性方面之所在。是故請求項在此明白併入描述，每一請求項都自成本發明之一個別實施例。
    為了說明之目的，以上的描述提出許多特定細節以提供對本發明之完整了解。然而熟知本技術領域人士可清楚知道本發明可在剔除某些特定細節下實施。在其他例子當中眾所周知的結構與設備以方塊圖表示。所繪示零件之間可以有中介之結構。此處所描述或繪示之零件可以有額外未被繪示出或未被描述到的輸入或輸出。所繪示元件或零件也可以不同排列或順序配置，包括任何場之呈現或場大小的修改。
    本發明可包括各種過程。本發明各種過程可透過硬體零件執行，或由電腦可讀取指令來體現，電腦可讀取指令被程式設計於一泛用或專用處理器或邏輯電路使其可用來執行上述過程。作為替代選擇，上述過程可透過硬體與軟體之組合來執行。
    本發明一部分可以是一電腦程式產品，該電腦程式產品可包括一電腦可讀取儲存媒體係儲存有電腦程式指令，該電腦程式指令用來程式化一電腦(或其他電子設備)以執行依據本發明之一過程。電腦可讀取儲存媒體可包括但不限於軟碟、光學碟、光碟唯讀記憶體以及磁光碟、唯讀記憶體、隨存記憶體、可電性抹除可程式化唯讀記憶體、磁或光學卡片、快閃記憶體、或適於儲存電子指令之其他類型媒體/電腦可讀取媒體。此外，本發明也可作為一電腦程式產品而被下載，其中該程式可從一遠端電腦傳輸到一請求端電腦。
    許多方法係以其最基本形式描述，但在不背離本發明基本範圍前提下可將過程增添進或自任一方法中刪除，且可將資訊加入或自任一已描述之訊息刪減。熟知此項技藝者將清楚知悉可以做更進一步之修改及適應。特定的實施例並非用來限制本發明而只是做為例示。
    若稱元件”A”耦合於元件”B”，則元件A可以是直接耦合於元件B或者透過例如元件C而間接耦合。當本說明書裡說一零件、特徵、結構、過程或特性A”使”一零件、特徵、結構、過程或特性B，意指”A”至少為”B”之部分原因，但也可存在有一促成”B”之其他零件、特徵、結構、過程或特性。若說明書指一零件、特徵、結構、過程或特性”可”被含括，則該特定零件、特徵、結構、過程或特性並不一定被含括。若說明書稱”一”元件，並非表示只有一個所述元件。
    一實施例為本發明之一實施或範例。本說明書中提及”一實施例”、”一些實施例”、”其他實施例”是指與該實施例相關所描述之一特定特徵、結構或特性被含括在至少一些但不一定是全部的實施例當中。”一實施例”或”一些實施例”之不同表達並不一定是全部指相同的實施例。應理解的是，以上作為本發明例示性實施例之描述當中，為了更有效率揭露以及幫助理解本發明一或多個不同的方面，本發明的各種特色有時歸類於單一實施例、圖式或其描述。
    100‧‧‧I/O連結
    105‧‧‧平行資料
    110‧‧‧序列器
    115‧‧‧鎖相迴路電路
    120‧‧‧參考時脈訊號
    125‧‧‧時脈訊號
    130,200,500,700,900,1000‧‧‧驅動器
    135,960,1150‧‧‧通道
    140‧‧‧訊號等化器
    145‧‧‧時脈及資料回復元件
    150‧‧‧被回復時脈訊號
    155‧‧‧解序列器
    160‧‧‧平行資料輸出
    205,505,605,1005‧‧‧預驅動器
    210,510,1010‧‧‧片段1
    212,512,522,532,612,622,632‧‧‧第一電晶體
    214,514,524,534,614,624,634‧‧‧第一電阻器
    216,516,526,536,616,626,636‧‧‧第二電阻器
    218,518,528,538,618,628,638‧‧‧第二電晶體
    240,540,1040‧‧‧片段2
    245,545,1045‧‧‧片段N
    260,560,1060‧‧‧通訊通道
    270,570,962,1070‧‧‧接收器
    272‧‧‧電阻器終端
    300,400‧‧‧眼孔圖
    554‧‧‧第一電容器
    574‧‧‧第二電容器
    602‧‧‧延遲鎖定迴路/相位內插單元
    680,1080‧‧‧反射消去區塊
    800‧‧‧圖表
    964‧‧‧參考電壓選擇區塊
    970‧‧‧回返通道
    972‧‧‧正向時脈通道
    974,1082‧‧‧校正邏輯區塊
    976,1087‧‧‧相位內插器
    978,1086‧‧‧DLL
    1065‧‧‧接收設備
    1073‧‧‧第一正反器
    1074‧‧‧第二正反器
    1075‧‧‧第M正反器
    1081‧‧‧眼部監視器
    1083‧‧‧第一反射正反器
    1084‧‧‧第二反射正反器
    1085‧‧‧第L反射正反器
    1090‧‧‧求和區塊
    1110‧‧‧系統
    1115‧‧‧驅動器設備
    1120,1170‧‧‧接收器設備
    1125‧‧‧控制器
    1160‧‧‧記憶體
    1165‧‧‧可建置式多維驅動器設備
    1175‧‧‧晶片上暫存器
    1202~1214‧‧‧步驟
    所繪示本發明之實施例係作為範例而不構成限定，在附圖中相同標號表示類似元件。
    第1圖繪示一I/O連結之元件實施例。
    第2圖繪示一電源串聯終端驅動器。
    第3圖為不具終端電阻器之電路所產生之波形。
    第4圖為具有終端電阻器之電路所產生之波形。
    第5圖繪示一多維驅動器之實施例。
    第6圖繪示一驅動器之反射消去區塊之實施例。
    第7圖為一具有反射消去區塊之多維驅動器實施例之示意圖。
    第8圖繪示一通道隨時間之步階響應。
    第9圖繪示提供反射消去之多維驅動器設備或系統之一部分之實施例。
    第10圖繪示提供反射消去之系統一部分之實施例。
    第11圖繪示用於裝置間一介面之一多維驅動器設備之實施例。
    第12圖為利用一多維驅動器設備將資料從一第一裝置驅動到一第二裝置之過程之實施例流程圖。
    200‧‧‧驅動器
    205‧‧‧預驅動器
    210‧‧‧片段1
    212‧‧‧第一電晶體
    214‧‧‧第一電阻器
    216‧‧‧第二電阻器
    218‧‧‧第二電晶體
    240‧‧‧片段2
    245‧‧‧片段N
    260‧‧‧通訊通道
    270‧‧‧接收器
    272‧‧‧電阻器終端
    权利要求:
    Claims (32)
    [1] 一種驅動器電路設備，包括：一預驅動器，用以提供複數資料訊號；複數電路，用以自該預驅動器接收與驅動該等資料訊號，其中該等電路就該驅動器電路設備之終端電阻為可建置的，每一電路由一或多個電路單元組成，該一或多個電路單元就該驅動器設備之等化控制為可建置的，每一電路單元由複數電路子單元組成，該等電路子單元就該驅動器設備之訊號反射控制為可建置的；以及一具有一通訊通道之介面，該等電路耦合於該通訊通道。
    [2] 如請求項1所述之驅動器電路設備，其中每一電路子單元包括一第一電阻器及一第二電阻器，其中該第一電阻器之一第一端耦合於該通訊通道，該第一電阻器之一第二端耦合於一第一電晶體之一第一端子，該第二電阻器之一第一端耦合於該通訊通道，該第二電阻器之一第二端耦合於一第二電晶體之一第一端子，該第一電晶體之一第二端子耦合於一供給電壓，且該第二電晶體之一第二端子接地。
    [3] 如請求項1所述之驅動器電路設備，其中一輸入訊號之一系列訊號樣本之一係提供給每一電路單元，且一訊號樣本之一系列被延遲版本之一提供給每一電路單元。
    [4] 如請求項3所述之驅動器電路設備，其中該等電路藉由提供複數訊號樣本於該一或多個電路單元之中，以產生對該驅動器設備所需之訊號加權，因而就等化控制為可建置的。
    [5] 如請求項3所述之驅動器電路設備，其中每一電路之該等電路子單元藉由對該等訊號樣本提供複數延遲，以提供該驅動器電路設備與一接收器電路設備之間訊號反射之控制，因而就訊號反射控制為可建置的，該接收器電路設備係耦合於該通訊通道。
    [6] 如請求項5所述之驅動器電路設備，其中該等訊號樣本之延遲週期不是一時脈週期的整數倍。
    [7] 如請求項1所述之驅動器電路設備，其中該驅動器設備包括N個電路，其中每一電路包括M個電路單元，且其中每一電路單元包括L個電路子單元。
    [8] 如請求項7所述之驅動器電路設備，其中一電路子單元包括電阻為R歐姆之一第一電阻器，且其中該驅動器電路設備之一第一電阻之值為R×N×M×L歐姆。
    [9] 如請求項7所述之驅動器電路設備，其中一電路子單元包括一第一電晶體，其具有一閘極寬度W，且其中該驅動器電路設備之等效閘極寬度值為W/(N×M×L)。
    [10] 一種通訊系統，包括：一通訊通道；一第一裝置，耦合於該通訊通道，該第一裝置包括一驅動器設備係用以在該通訊通道上驅動複數資料訊號，該驅動器設備包括複數電路係用以接收與驅動該等資料訊號，其中該等電路就該驅動器電路設備之終端電阻為可建置的，且每一電路由一或多個電路單元組成，該等電路單元就該驅動器設備之等化控制為可建置的；以及一第二裝置，耦合於該通訊通道，該第二裝置包括一接收器係用以自該通訊通道接收資料訊號作為一輸入；其中該第一裝置或該第二裝置任一者包括有複數可建置式電路元件，用以提供該系統之訊號反射控制。
    [11] 如請求項10所述之系統，其中該第一裝置包括該等可建置式電路元件，該一或多個電路單元由複數電路子單元組成，該等電路子單元就該驅動器設備之訊號反射控制為可建置的。
    [12] 如請求項11所述之系統，其中該第二裝置更包括一參考電壓選擇區塊，係提供複數參考電壓其中之一作為該接收器之一第二輸入。
    [13] 如請求項11所述之系統，其中該第一裝置更包括一校正邏輯區塊，用以接收該接收器之一輸出並產生複數相位編碼。
    [14] 如請求項13所述之系統，其中該第一裝置更包括一相位內插器電路區塊，係耦合於該校正邏輯區塊，用以自該校正邏輯區塊接收該等相位編碼、自一延遲鎖定迴路接收複數時脈訊號，以產生用於複數被延遲訊號樣本之複數時脈訊號，該等被延遲訊號樣本係提供至該電路子單元。
    [15] 如請求項10所述之系統，其中該第二裝置包括該等可建置式電路元件。
    [16] 如請求項15所述之系統，其中該第二裝置包括一求和元件，該求和元件接收相串聯之一第一複數正反器之輸出以及相串聯之一第二複數正反器之輸出，該第一複數正反器耦合於該接收器之一輸出，該第二複數正反器耦合於該接收器之該輸出，每一第一複數正反器被一共同第一時脈訊號予以計時，每一第二複數正反器被一個別被延遲時脈訊號予以計時。
    [17] 如請求項16所述之系統，其中該求和元件產生之一總和係作為該接收器之一第二輸入。
    [18] 如請求項15所述之系統，其中該第二裝置更包括一眼部監視器，用以監視來自該接收器之該輸出之複數資料訊號之一眼部圖案。
    [19] 一種訊號溝通系統，包括：一第一裝置，包括一具有複數電路之多維驅動器設備，該驅動器設備包括可建置式終端電阻、可建置式訊號加強以及可建置式反射消去，其中該終端電阻之建置係藉由致能該等電路之一或多個所提供，該訊號加強之建置係藉由提供至每一電路之一或多個電路單元的每一個之複數訊號樣本所提供，該反射消去之建置係藉由用於該等訊號樣本之計時之複數被延遲時脈所提供，該等訊號樣本係提供至每一電路單元之複數電路子單元的每一個；以及一第二裝置，經由一通訊通道耦合於該第一裝置，該第二裝置包括一接收器設備，用以自該通訊通道接收複數資料訊號。
    [20] 如請求項19所述之系統，其中該第一裝置更包括一接收器設備，而該第二裝置更包括一驅動器設備。
    [21] 如請求項20所述之系統，其中該第一裝置之該驅動器設備之該終端電阻與該第二裝置之該驅動器設備之一終端電阻係可建置為不同。
    [22] 如請求項19所述之系統，其中該第一裝置之該接收器設備之一終端電阻與該第二裝置之該接收器設備之一終端電阻係可建置為不同。
    [23] 如請求項22所述之系統，其中該第一裝置之該接收器設備或該第二裝置之該接收器設備係可建置為不具有終端電阻。
    [24] 如請求項19所述之系統，其中該第一裝置為一系統單晶片(SOC)，而該第二裝置為一動態隨存記憶體(DRAM)。
    [25] 如請求項19所述之系統，其中該等被延遲時脈之延遲週期不是一時脈週期的整數倍。
    [26] 一種建置一通訊介面之方法，包括：決定一第一裝置與一第二裝置間之一介面之複數參數，該第一裝置包括一可建置式驅動器設備，該第二裝置包括一接收設備；藉由致能複數電路之一或多個來建置該第一裝置之該驅動器設備之一終端電阻；藉由提供複數特定訊號樣本至每一電路之一或多個電路單元來建置該驅動器設備的訊號等化；以及建置該通訊介面之訊號反射消去。
    [27] 如請求項26所述之方法，更包括為該通訊介面建構一校正相位，以決定該介面之該等參數。
    [28] 如請求項27所述之方法，其中該校正相位包括以一降低之時脈速度計時該第一裝置與該第二裝置。
    [29] 如請求項26所述之方法，其中該建置訊號反射消去之步驟包括該驅動器設備提供用於該等訊號樣本之輸入之複數特定時序延遲至每一電路之每一電路單元之複數電路子單元。
    [30] 如請求項26所述之方法，更包括：提供該接收器設備之一接收器之一輸出至一第一複數正反器以及一第二複數正反器；以及加總該第一複數正反器以及該第二複數正反器之輸出，其中該建置訊號反射消去之步驟包括該接收器設備提供用於該第二複數正反器之複數時序延遲。
    [31] 一種反射消去設備，包括：一時間調整單元，用以產生複數時脈訊號；一預驅動器，包括複數元件，每一元件用以接收該等時脈訊號其中之一，每一預驅動器元件用以提供一資料樣本，該資料樣本係被延遲了一時間，該時間由個別的該等時脈訊號所決定；以及複數電路單元，耦合於一第一節點，每一電路單元包括：一第一電晶體，該第一電晶體之一第一端子耦合於一供給電壓；一第一電阻器，該第一電阻器之一第一端耦合於該第一電晶體之一第二端子，該第一電阻器之一第二端耦合於該第一節點；一第二電晶體，該第二電晶體之一第一端子接地；及一第二電阻器，該第二電阻器之一第一端耦合於該第二電晶體之一第二端子，該第二電阻器之一第二端耦合於該第一節點；其中，每一電路單元係用以自該等預驅動器其中之一接收一資料訊號樣本，該等電路單元依據該等時脈訊號之時序調整而就訊號反射消去為可建置的，其中該時序調整藉由該時間調整單元達成。
    [32] 如請求項31所述之設備，其中該時間調整單元包括：一延遲鎖定迴路元件，用以接收一時脈訊號；以及一相位內插器元件，耦合於該延遲鎖定迴路元件，用以自校正邏輯接收複數資料訊號相位編碼。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI533644B|2016-05-11|可建置式多維驅動器及接收器
    US10652052B2|2020-05-12|Selectable-tap equalizer
    WO2004008490A2|2004-01-22|A selectable-tap equalizer, auto-configured equalizer, receiving circuit having an equalizer calibration function, and system having grouped reflection characteristics
    US8861667B1|2014-10-14|Clock data recovery circuit with equalizer clock calibration
    US7362800B1|2008-04-22|Auto-configured equalizer
    同族专利:
    公开号 | 公开日
    EP2726951A2|2014-05-07|
    US20140286388A1|2014-09-25|
    EP2726951A4|2014-12-24|
    CN103547978B|2017-05-03|
    WO2013003230A3|2013-04-04|
    TWI533644B|2016-05-11|
    CN103547978A|2014-01-29|
    JP6109163B2|2017-04-05|
    KR20140046002A|2014-04-17|
    US20130002290A1|2013-01-03|
    US8760188B2|2014-06-24|
    KR101954769B1|2019-05-31|
    WO2013003230A2|2013-01-03|
    US9281969B2|2016-03-08|
    JP2014523189A|2014-09-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5982210A|1994-09-02|1999-11-09|Sun Microsystems, Inc.|PLL system clock generator with instantaneous clock frequency shifting|
    KR0138327B1|1994-12-19|1998-06-15|김광호|데이타 전송장치|
    JP3712476B2|1996-10-02|2005-11-02|富士通株式会社|信号伝送システム及び半導体装置|
    US6870419B1|1997-08-29|2005-03-22|Rambus Inc.|Memory system including a memory device having a controlled output driver characteristic|
    US6560290B2|1998-01-20|2003-05-06|Silicon Image, Inc.|CMOS driver and on-chip termination for gigabaud speed data communication|
    US6397042B1|1998-03-06|2002-05-28|Texas Instruments Incorporated|Self test of an electronic device|
    US6377575B1|1998-08-05|2002-04-23|Vitesse Semiconductor Corporation|High speed cross point switch routing circuit with word-synchronous serial back plane|
    US6288563B1|1998-12-31|2001-09-11|Intel Corporation|Slew rate control|
    US6826390B1|1999-07-14|2004-11-30|Fujitsu Limited|Receiver, transceiver circuit, signal transmission method, and signal transmission system|
    US7209178B1|1999-09-21|2007-04-24|Samsung Electronics, Co., Ltd.|Optical transfer system having a transmitter and a receiver|
    US6321282B1|1999-10-19|2001-11-20|Rambus Inc.|Apparatus and method for topography dependent signaling|
    US6901126B1|2000-06-30|2005-05-31|Texas Instruments Incorporated|Time division multiplex data recovery system using close loop phase and delay locked loop|
    US6646953B1|2000-07-06|2003-11-11|Rambus Inc.|Single-clock, strobeless signaling system|
    US6718473B1|2000-09-26|2004-04-06|Sun Microsystems, Inc.|Method and apparatus for reducing power consumption|
    DE10064928A1|2000-12-23|2002-07-04|Alcatel Sa|Verfahren, Taktgebermodul und Empfängermodul zur Synchronisierung eines Empfängermoduls|
    US6748469B1|2001-01-31|2004-06-08|Lsi Logic Corporation|Parallel/serial SCSI with legacy support|
    US6792494B2|2001-03-30|2004-09-14|Intel Corporation|Apparatus and method for parallel and serial PCI hot plug signals|
    US6859107B1|2001-09-05|2005-02-22|Silicon Image, Inc.|Frequency comparator with hysteresis between locked and unlocked conditions|
    US6920183B2|2001-09-26|2005-07-19|Intel Corporation|Crosstalk equalization for input-output driver circuits|
    US6845420B2|2001-10-11|2005-01-18|International Business Machines Corporation|System for supporting both serial and parallel storage devices on a connector|
    KR100744109B1|2001-10-23|2007-08-01|삼성전자주식회사|공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치|
    US7069464B2|2001-11-21|2006-06-27|Interdigital Technology Corporation|Hybrid parallel/serial bus interface|
    JP3667690B2|2001-12-19|2005-07-06|エルピーダメモリ株式会社|出力バッファ回路及び半導体集積回路装置|
    US7036032B2|2002-01-04|2006-04-25|Ati Technologies, Inc.|System for reduced power consumption by phase locked loop and method thereof|
    US6952123B2|2002-03-22|2005-10-04|Rambus Inc.|System with dual rail regulated locked loop|
    US7191371B2|2002-04-09|2007-03-13|Internatioanl Business Machines Corporation|System and method for sequential testing of high speed serial link core|
    KR100422451B1|2002-05-24|2004-03-11|삼성전자주식회사|온-다이 터미네이션 제어방법 및 그에 따른 제어회로|
    JP2004013979A|2002-06-05|2004-01-15|Elpida Memory Inc|半導体装置|
    US8861667B1|2002-07-12|2014-10-14|Rambus Inc.|Clock data recovery circuit with equalizer clock calibration|
    AT459053T|2002-07-17|2010-03-15|Chronologic Pty Ltd|Synchronisierter multikanal-usb|
    US7155617B2|2002-08-01|2006-12-26|Texas Instruments Incorporated|Methods and systems for performing dynamic power management via frequency and voltage scaling|
    US8230114B2|2002-08-07|2012-07-24|Broadcom Corporation|System and method for implementing a single chip having a multiple sub-layer PHY|
    JP4159415B2|2002-08-23|2008-10-01|エルピーダメモリ株式会社|メモリモジュール及びメモリシステム|
    US20040098545A1|2002-11-15|2004-05-20|Pline Steven L.|Transferring data in selectable transfer modes|
    US6677793B1|2003-02-03|2004-01-13|Lsi Logic Corporation|Automatic delay matching circuit for data serializer|
    KR100917009B1|2003-02-10|2009-09-10|삼성전자주식회사|트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터|
    KR100614638B1|2003-02-26|2006-08-23|삼성전자주식회사|고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법|
    US7447278B2|2003-05-21|2008-11-04|International Business Machines Corporation|Apparatus for transmitting and receiving data|
    US7970003B2|2003-05-30|2011-06-28|General Dynamics Advanced Information Systems Inc.|Low power telemetry system and method|
    US7133648B1|2003-06-03|2006-11-07|Xilinx, Inc.|Bidirectional multi-gigabit transceiver|
    US6930507B2|2003-07-10|2005-08-16|International Business Machines Corporation|Thevenins receiver|
    US6924660B2|2003-09-08|2005-08-02|Rambus Inc.|Calibration methods and circuits for optimized on-die termination|
    KR100767739B1|2003-09-09|2007-10-17|가부시키가이샤 아드반테스트|비교 회로, 캘리브레이션 장치, 시험 장치 및 캘리브레이션 방법|
    US7406118B2|2003-09-11|2008-07-29|Xilinx, Inc.|Programmable logic device including programmable multi-gigabit transceivers|
    US7224951B1|2003-09-11|2007-05-29|Xilinx, Inc.|PMA RX in coarse loop for high speed sampling|
    US7089444B1|2003-09-24|2006-08-08|Altera Corporation|Clock and data recovery circuits|
    JP4086757B2|2003-10-23|2008-05-14|Ｎｅｃエレクトロニクス株式会社|半導体集積回路の入出力インターフェース回路|
    US7308058B2|2003-10-27|2007-12-11|Rambus Inc.|Transparent multi-mode PAM interface|
    US6996749B1|2003-11-13|2006-02-07|Intel Coporation|Method and apparatus for providing debug functionality in a buffered memory channel|
    US7555048B1|2003-11-24|2009-06-30|Neascape, Inc.|High-speed single-ended interface|
    US7233164B2|2003-12-17|2007-06-19|Rambus Inc.|Offset cancellation in a multi-level signaling system|
    US7126378B2|2003-12-17|2006-10-24|Rambus, Inc.|High speed signaling system with adaptive transmit pre-emphasis|
    JP2005223829A|2004-02-09|2005-08-18|Nec Electronics Corp|分数分周回路及びこれを用いたデータ伝送装置|
    US7042258B2|2004-04-29|2006-05-09|Agere Systems Inc.|Signal generator with selectable mode control|
    US7496774B2|2004-06-04|2009-02-24|Broadcom Corporation|Method and system for generating clocks for standby mode operation in a mobile communication device|
    US7529329B2|2004-08-10|2009-05-05|Applied Micro Circuits Corporation|Circuit for adaptive sampling edge position control and a method therefor|
    KR100643605B1|2004-08-16|2006-11-10|삼성전자주식회사|적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법|
    US7254797B2|2004-09-30|2007-08-07|Rambus Inc.|Input/output cells with localized clock routing|
    EP3468124A1|2005-01-20|2019-04-10|Rambus Inc.|High-speed signaling systems with adaptable pre-emphasis and equalization|
    US7130226B2|2005-02-09|2006-10-31|Micron Technology, Inc.|Clock generating circuit with multiple modes of operation|
    US7102446B1|2005-02-11|2006-09-05|Silicon Image, Inc.|Phase lock loop with coarse control loop having frequency lock detector and device including same|
    JP2006238309A|2005-02-28|2006-09-07|Kawasaki Microelectronics Kk|半導体集積回路|
    JP4428272B2|2005-03-28|2010-03-10|セイコーエプソン株式会社|表示ドライバ及び電子機器|
    AT490472T|2005-04-12|2010-12-15|Analog Devices Inc|Selbstprüfungsschaltung für integrierte schaltungen von multimediaschnittstellen mit hoher auflösung|
    US7505512B1|2005-05-05|2009-03-17|Xilinx , Inc.|Method and apparatus for combining statistical eye channel compliance methods with linear continuous-time equalization|
    JP4832020B2|2005-07-28|2011-12-07|ルネサスエレクトロニクス株式会社|プリエンファシス回路|
    JP2007036869A|2005-07-28|2007-02-08|Nec Electronics Corp|シリアルパラレル変換、パラレルシリアル変換、ｆｉｆｏ一体回路|
    KR100795724B1|2005-08-24|2008-01-17|삼성전자주식회사|아이 사이즈 측정 회로, 데이터 통신 시스템의 수신기 및아이 사이즈 측정 방법|
    US7307447B2|2005-10-27|2007-12-11|International Business Machines Corporation|Self series terminated serial link transmitter having segmentation for amplitude, pre-emphasis, and slew rate control and voltage regulation for amplitude accuracy and high voltage protection|
    TWI323080B|2005-11-10|2010-04-01|Via Tech Inc|Dual-function driver|
    US7450535B2|2005-12-01|2008-11-11|Rambus Inc.|Pulsed signaling multiplexer|
    JP2007155587A|2005-12-07|2007-06-21|Nec Electronics Corp|通信装置|
    US8570881B2|2006-03-28|2013-10-29|Advanced Micro Devices, Inc.|Transmitter voltage and receiver time margining|
    US7501851B2|2006-05-26|2009-03-10|Pmc Sierra Inc.|Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis|
    US7643849B2|2006-05-30|2010-01-05|Pixart Imaging Inc.|Cellular phone data communication system wherein a parallel interfaced baseband module and a serial interfaced multimedia module are coupled to one another using a parallel/serial conversion module|
    JP2008092285A|2006-10-02|2008-04-17|Nec Corp|移動通信端末及びその制御方法|
    US20080123792A1|2006-11-27|2008-05-29|Edoardo Prete|Apparatus and method for transmitting signals over a signal line|
    US8208815B1|2006-11-30|2012-06-26|Marvell International Ltd.|Bit accurate upstream burst transmission phase method for reducing burst data arrival variation|
    US7949041B2|2006-12-05|2011-05-24|Rambus Inc.|Methods and circuits for asymmetric distribution of channel equalization between devices|
    US7898288B2|2006-12-07|2011-03-01|Integrated Device Technology, Inc.|Input termination for delay locked loop feedback with impedance matching|
    US7624297B2|2006-12-13|2009-11-24|International Business Machines Corporation|Architecture for a physical interface of a high speed front side bus|
    WO2008076700A2|2006-12-13|2008-06-26|Rambus Inc.|Interface with variable data rate|
    KR101300659B1|2007-01-19|2013-08-30|삼성전자주식회사|등화기를 갖는 수신기 및 그것의 등화방법|
    US8289032B2|2007-03-20|2012-10-16|Rambus Inc.|Integrated circuit having receiver jitter tolerance measurement|
    US7692447B2|2007-05-18|2010-04-06|International Business Machines Corporation|Driver circuit|
    US8553752B2|2007-05-24|2013-10-08|Rambus Inc.|Method and apparatus for determining a calibration signal|
    JP2008301337A|2007-06-01|2008-12-11|Nec Electronics Corp|入出力回路|
    US8275027B2|2007-06-12|2012-09-25|The Board Of Trustees Of The Leland Stanford Junior University|Multi-mode transmitter|
    US7890788B2|2007-07-09|2011-02-15|John Yin|Clock data recovery and synchronization in interconnected devices|
    KR100853480B1|2007-07-12|2008-08-21|주식회사 하이닉스반도체|온 다이 터미네이션 회로를 포함하는 반도체메모리소자|
    US8279976B2|2007-10-30|2012-10-02|Rambus Inc.|Signaling with superimposed differential-mode and common-mode signals|
    DE102007054307A1|2007-11-08|2009-05-20|Siemens Ag|Verfahren und Vorrichtung zum Durchführen einer Frequenzanalyse eines Wechselspannungssignals, insbesondere an einer Versorgungsnetzleitung|
    US7619448B2|2007-12-17|2009-11-17|Omnivision Technologies, Inc.|Replica bias circuit for high speed low voltage common mode driver|
    KR100936445B1|2008-01-11|2010-01-13|한국과학기술원|고속 직렬-병렬 변환시스템 및 방법|
    JP4434289B2|2008-03-19|2010-03-17|セイコーエプソン株式会社|集積回路装置、電気光学装置及び電子機器|
    KR100897302B1|2008-04-10|2009-05-14|주식회사 하이닉스반도체|데이터 라인 터미네이션 회로|
    US8880928B2|2008-04-11|2014-11-04|Thinklogical, Llc|Multirate transmission system and method for parallel input data|
    US20090289668A1|2008-05-23|2009-11-26|Arm Limited|Output driver circuit for an integrated circuit|
    US7961532B2|2008-06-27|2011-06-14|Rambus Inc.|Bimodal memory controller|
    US8135100B2|2008-08-20|2012-03-13|International Business Machines Corporation|Adaptive clock and equalization control systems and methods for data receivers in communications systems|
    JP4683093B2|2008-08-29|2011-05-11|ソニー株式会社|情報処理装置、信号伝送方法、及び復号方法|
    KR100937951B1|2008-09-05|2010-01-21|주식회사 하이닉스반도체|캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치|
    KR20100043971A|2008-10-21|2010-04-29|삼성전자주식회사|출력신호의 전압 스윙을 조절할 수 있는 출력 회로, 이를 포함하는 반도체 장치, 및 반도체 장치들을 포함하는 통신 시스템|
    US8051228B2|2008-11-13|2011-11-01|International Business Machines Corporation|Physical interface macros supporting heterogeneous electrical properties|
    US7782113B2|2008-11-24|2010-08-24|United Microelectronics Corp.|Level shifter adaptive for use in a power-saving operation mode|
    US20100157644A1|2008-12-19|2010-06-24|Unity Semiconductor Corporation|Configurable memory interface to provide serial and parallel access to memories|
    US7919984B2|2008-12-31|2011-04-05|Intel Corporation|System and apparatus of reconfigurable transceiver design for multi-mode signaling|
    US8918667B2|2009-01-12|2014-12-23|Rambus Inc.|Mesochronous signaling system with core-clock synchronization|
    US8395446B1|2009-01-31|2013-03-12|Xilinx, Inc.|Dual-mode amplifier|
    US8102784B1|2009-02-18|2012-01-24|Dust Networks, Inc.|Localization in a network|
    US8878792B2|2009-08-13|2014-11-04|Samsung Electronics Co., Ltd.|Clock and data recovery circuit of a source driver and a display device|
    US8253440B2|2009-08-31|2012-08-28|Intel Corporation|Methods and systems to calibrate push-pull drivers|
    US8222925B2|2009-09-29|2012-07-17|Ralink Technology Corp.|Multimode Ethernet line driver|
    US8510487B2|2010-02-11|2013-08-13|Silicon Image, Inc.|Hybrid interface for serial and parallel communication|
    US8626474B2|2010-04-19|2014-01-07|Altera Corporation|Simulation tool for high-speed communications links|
    CA2752316C|2010-09-13|2015-10-27|Afshin Rezayee|Decision feedback equalizer and transceiver|
    CN102064927B|2010-09-21|2013-11-13|四川和芯微电子股份有限公司|时序纠错系统及方法|
    US8446173B1|2010-11-03|2013-05-21|Pmc-Sierra, Inc.|Scalable high-swing transmitter with rise and/or fall time mismatch compensation|
    US8578222B2|2011-02-17|2013-11-05|Qualcomm Incorporated|SerDes power throttling as a function of detected error rate|
    US8593885B2|2011-03-18|2013-11-26|Rambus Inc.|Staggered mode transitions in a segmented interface|
    US8930647B1|2011-04-06|2015-01-06|P4tents1, LLC|Multiple class memory systems|
    US8416001B2|2011-04-08|2013-04-09|Altera Corporation|Techniques for reducing duty cycle distortion in periodic signals|
    US8565047B2|2011-04-28|2013-10-22|Lsi Corporation|Systems and methods for data write loopback based timing control|
    CN103703451B|2011-05-25|2016-09-07|斯兰纳私人集团有限公司|具有usb2.0高速模式和自动速度检测的usb隔离器集成电路|
    US8415980B2|2011-06-28|2013-04-09|Microsoft Corporation|Serializing transmitter|
    US8832487B2|2011-06-28|2014-09-09|Microsoft Corporation|High-speed I/O data system|
    WO2013009442A2|2011-07-12|2013-01-17|Rambus Inc.|Dynamically changing data access bandwidth by selectively enabling and disabling data links|
    US8705605B1|2011-11-03|2014-04-22|Altera Corporation|Technique for providing loopback testing with single stage equalizer|
    US8520348B2|2011-12-22|2013-08-27|Lsi Corporation|High-swing differential driver using low-voltage transistors|
    US8779819B1|2012-04-30|2014-07-15|Pmc-Sierra Us, Inc.|Transmitter output impedance calibration for output rise and fall time equalization and edge rate control|KR20130045144A|2011-10-24|2013-05-03|삼성전자주식회사|출력 드라이버와 이를 포함하는 장치들, 및 접지 터미네이션|
    US8937490B2|2011-10-24|2015-01-20|Samsung Electronics Co., Ltd.|Output driver, devices having the same, and ground termination|
    KR102032854B1|2012-12-20|2019-10-16|에스케이하이닉스 주식회사|신호 전달 회로|
    JP2014187162A|2013-03-22|2014-10-02|Toshiba Corp|半導体装置とそのトリミング方法|
    JP6266286B2|2013-09-27|2018-01-24|Hoya株式会社|マスクブランク用基板の製造方法、マスクブランクの製造方法、転写用マスクの製造方法、及び半導体デバイスの製造方法|
    US9306729B2|2014-01-14|2016-04-05|International Business Machines Corporation|Phase interpolator calibration|
    JP6371111B2|2014-05-16|2018-08-08|ザインエレクトロニクス株式会社|受信装置|
    US9231631B1|2014-06-20|2016-01-05|Altera Corporation|Circuits and methods for adjusting the voltage swing of a signal|
    US9317052B1|2014-11-24|2016-04-19|SK Hynix Inc.|Semiconductor apparatus with calibration circuit and system including the same|
    DE102016102696A1|2016-02-16|2017-08-17|Infineon Technologies Ag|Vorrichtung und Verfahren zur internen Resetsignalerzeugung|
    CN106505978B|2016-09-23|2019-06-18|华为技术有限公司|一种相位内插器及相位内插器的控制器|
    US9942030B1|2017-02-02|2018-04-10|International Business Machines Corporation|Serial transmitter with feed forward equalizer|
    US9942028B1|2017-02-02|2018-04-10|International Business Machines Corporation|Serial transmitter with feed forward equalizer and timing calibration|
    KR101959825B1|2017-10-17|2019-03-19|금오공과대학교 산학협력단|3레벨 전압모드 송신기|
    TWI741227B|2018-11-13|2021-10-01|瑞鼎科技股份有限公司|接收器之輸入偵測電路及其運作方法|
    US10761130B1|2019-04-25|2020-09-01|Teradyne, Inc.|Voltage driver circuit calibration|
    US10942220B2|2019-04-25|2021-03-09|Teradyne, Inc.|Voltage driver with supply current stabilization|
    US11119155B2|2019-04-25|2021-09-14|Teradyne, Inc.|Voltage driver circuit|
    US10985759B2|2019-06-28|2021-04-20|Nxp B.V.|Apparatuses and methods involving a segmented source-series terminated line driver|
    US10996950B2|2019-06-28|2021-05-04|Nxp B.V.|Apparatuses and methods involving selective disablement of side effects caused by accessing register sets|
    US10999097B2|2019-06-28|2021-05-04|Nxp B.V.|Apparatuses and methods involving first type of transaction registers mapped to second type of transaction addresses|
    US11010323B2|2019-06-28|2021-05-18|Nxp B.V.|Apparatuses and methods involving disabling address pointers|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/174,616|US8760188B2|2011-06-30|2011-06-30|Configurable multi-dimensional driver and receiver|
    [返回顶部]