• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種PCB功率檢視系統。該系統從電腦的儲存器讀取印刷電路板PCB的佈圖檔案，分析該佈圖檔案得到該PCB各層的電源區域及接地區域的銅箔分佈情況。之後，該系統根據分析得到的銅箔分佈情況計算電流從該PCB上供電模組到負載晶片所經過的該PCB上各層的電源區域或接地區域的銅箔的長度及截面積，並根據計算得到的銅箔的長度、截面積及電阻率及預設參數計算該PCB各層的功率消耗。當該PCB某一層的功率消耗超過預設標準時，該系統在所述佈圖檔案上定位該層的電源區域及接地區域，並提示用戶對定位區域的銅箔佈局進行修改。
    公开号:TW201301073A
    申请号:TW100123022
    申请日:2011-06-30
    公开日:2013-01-01
    发明作者:Tsung-Sheng Huang；Chun-Jen Chen；Duen-Yi Ho；Wei-Chieh Chou；Shin-Ting Yen
    申请人:Hon Hai Prec Ind Co Ltd；
    IPC主号:G06F30-00
    专利说明:
    印刷電路板功率檢視系統及方法
    本發明涉及一種印刷電路板(printed circuit board，PCB)輔助設計系統及方法，尤其是關於一種PCB功率檢視系統及方法。
    印刷電路板(printed circuit board，PCB)的生產流程一般是先設計出PCB佈局圖(layout)，再根據PCB佈局圖製作PCB樣板，打上零件，然後送交實驗室測試PCB樣板是否滿足客戶的效率需求。若不滿足需求，則根據經驗修改PCB佈局圖。
    由於缺乏有效的工具來幫助進行效率上的分析，設計部門通常都得等到PCB樣板送回實測時，才能了解PCB效率是否能符合要求；在無法了解PCB佈局圖哪個地方需要做改進時，只能以經驗來修改，經常是改善有限，而且返工的機率高。
    鑒於以上內容，有必要提供一種PCB功率檢視系統及方法，可在PCB打板前估算出效率是否能滿足客戶需求，定位PCB佈局圖需要修改的部分，以避免PCB設計返工的問題。
    一種印刷電路板功率檢視系統。該系統包括一系列功能模組。利用這些功能模組，該系統從電腦的儲存器讀取印刷電路板PCB的佈圖檔案，分析該佈圖檔案得到該PCB每一層的電源區域及接地區域的銅箔分佈情況。之後，該系統根據分析得到的銅箔分佈情況計算電流從該PCB上供電模組到負載晶片所經過的該PCB上每一層的電源區域或接地區域的銅箔的長度及截面積，並根據計算得到的銅箔的長度、截面積及電阻率及預設參數計算該PCB每一層的功率消耗。當該PCB某一層的功率消耗超過預設標準時，該系統在所述佈圖檔案上定位該層的電源區域及接地區域，並提示用戶對定位區域的銅箔佈局進行修改。
    一種印刷電路板功率檢視方法，該方法包括：(A)從電腦的儲存器讀取印刷電路板PCB的佈圖檔案；(B)佈圖分析步驟：分析該佈圖檔案，得到該PCB每一層的電源區域及接地區域的銅箔分佈情況；(C)根據分析得到的銅箔分佈情況計算電流從該PCB上供電模組到負載晶片所經過的該PCB上每一層的電源區域或接地區域的銅箔的長度及截面積；(D)根據計算得到的銅箔的長度、截面積及電阻率及預設參數計算該PCB每一層的功率消耗；(E)判斷該PCB每一層的功率消耗是否超過預設標準；及(F)當該PCB某一層的功率消耗超過預設標準時，在所述佈圖檔案上定位該層的電源區域及接地區域，並提示用戶對定位區域的銅箔佈局進行修改。
    相較於習知技術，本發明所提供之PCB功率檢視系統及方法，可在PCB打板前估算出效率是否能滿足客戶需求，定位PCB佈局圖需要修改的部分，以避免設計返工的問題。
    參閱圖1所示，係本發明印刷電路板(printed circuit board，PCB)功率檢視系統較佳實施方式之應用環境圖。該PCB功率檢視系統30應用於電腦100。該電腦100還包括儲存器10、處理器20及顯示器50。儲存器10儲存各種PCB，例如PCB 200的PCB佈圖檔案40，以及PCB功率檢視系統30的程式化代碼。處理器20執行所述程式化代碼，實現PCB功率檢視系統30提供的下述功能。顯示器50顯示PCB佈圖檔案40。
    參閱圖2所示，係本發明PCB功率檢視系統30較佳實施方式之功能模組圖。該PCB功率檢視系統30包括檔案讀取模組31、佈圖分析模組32、計算模組33、判斷模組34及提示模組35。本發明所稱的模組可以為由多個電子元器件構成的硬體晶片，也可以為由一系列計算指令組成的電腦程式段。本實施例所述的模組是一種能夠被電腦100的處理器20所執行並且能夠完成固定功能的電腦程式段，其儲存在電腦100的儲存器10中。
    檔案讀取模組31用於從儲存器10讀取所述PCB佈圖檔案40。
    佈圖分析模組32用於分析該PCB佈圖檔案40，得到PCB 200每一層的電源區域21及接地區域23的銅箔分佈情況(參閱圖4所示)。PCB佈圖檔案40包括PCB 200各層的走線佈局及PCB 200上零件的佈局。
    PCB的層數，是指PCB擁有可以獨立佈線的銅箔的層數。例如，多層PCB可能包括多個訊號層，電源層，地層等。每一層都包括敷有銅箔的一個或多個電源區域或接地區域。導通孔是PCB上一些填充或者包裹了可導電材料的孔，是多層PCB中不同層走線之間的電氣連接。這些孔可以連接多層PCB之間的電源區域或接地區域，讓電流順利通過PCB各層。PCB功率的損耗主要源自各層銅箔的阻抗。
    計算模組33用於根據分析得到的銅箔分佈情況計算電流從PCB 200上供電模組201到負載晶片(integrated chip，IC) 202 (例如CPU、記憶體等)所經過的PCB 200上每一層的電源區域21或接地區域23的銅箔的長度L及截面積A。如圖4所示，箭頭表示電流方向，PCB 200 某一個訊號層包括電源區域21、訊號線區域22及接地區域23。電流從供電模組201到達負載IC 202途經電源區域21或接地區域23。由於電源區域21或接地區域23的銅箔分布形狀及厚度是不規則的，故計算模組33可能需要利用一定的數學方法，例如微積分，計算電流從供電模組201到負載IC 202途經電源區域21或接地區域23的銅箔的長度L及截面積A。
    計算模組33還用於根據計算得到的銅箔的長度L、截面積A及電阻率p及預先設置的參數計算PCB每一層的功率消耗DCR。所述預先設置的參數包括供電模組201的供電電壓、負載IC 202的需求電流。例如，在本實施方式中，設置供電模組201的供電電壓為1伏特，負載IC 202的需求電流為1安培，則功率消耗DCR=p*L/A。PCB每一層的功率消耗DCR等於該層電源區域21的功率消耗DCR及接地區域23的功率消耗DCR之和。
    判斷模組34用於判斷PCB每一層的功率消耗DCR是否超過預設標準。該預設標準可以為一個相對標準，例如，假設PCB 200某一個訊號層的功率消耗DCR大於或等於其它某一層的功率消耗DCR的10倍，則判斷模組34判斷該訊號層的功率消耗DCR超過預設標準。該預設標準也可以為一個具體數值，例如7.13776e-6。
    提示模組35用於當PCB 200某一層的功率消耗DCR超過預設標準時，在PCB佈圖檔案40上定位該層的電源區域21及接地區域23，提示用戶對電源區域21及接地區域23的銅箔佈局進行修改，例如調整銅箔的長度L或截面積A。
    參閱圖3所示，係本發明PCB功率檢視方法較佳實施方式之流程圖。
    步驟S31，檔案讀取模組31從儲存器10讀取所述PCB佈圖檔案40。
    步驟S32，佈圖分析模組32分析該PCB佈圖檔案40，得到PCB 200每一層的電源區域21及接地區域23的銅箔分佈情況。PCB佈圖檔案40包括PCB 200各層的走線佈局及PCB 200上零件的佈局。
    步驟S33，計算模組33根據分析得到的銅箔分佈情況計算電流從PCB 200上供電模組201到負載IC 202(例如CPU、記憶體等)所經過的PCB 200上每一層的電源區域21或接地區域23的銅箔的長度L及截面積A。如圖4所示，箭頭表示電流方向，PCB 200某一個訊號層包括電源區域21、訊號線區域22及接地區域23。電流從供電模組201途經電源區域21或接地區域23到達負載IC 202。
    步驟S34，計算模組33根據計算得到的銅箔的長度L、截面積A及電阻率p及預先設置的參數計算PCB每一層的功率消耗DCR。所述預先設置的參數包括供電模組201的供電電壓、負載IC 202的需求電流。例如，在本實施方式中，設置供電模組201的供電電壓為1伏特，負載IC 202的需求電流為1安培，則功率消耗DCR=p*L/A。PCB每一層的功率消耗DCR等於該層電源區域21的功率消耗DCR及接地區域23的功率消耗DCR之和。
    步驟S35，判斷模組34判斷PCB 200每一層的功率消耗DCR是否超過預設標準，例如判斷PCB 200某一個訊號層的功率消耗DCR是否大於或等於其它某一層的功率消耗DCR的10倍。若PCB 200每一層的功率消耗DCR都未超過預設標準，則流程結束。若PCB 200某一層的功率消耗DCR超過預設標準，則執行步驟S36。
    步驟S36，提示模組35在PCB佈圖檔案40上定位該層的電源區域21及接地區域23，並提示用戶對電源區域21及接地區域23的銅箔佈局進行修改，例如調整銅箔的長度L或截面積A。
    最後應說明的是，以上實施方式僅用以說明本發明的技術方案而非限制，儘管參照較佳實施方式對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換，而不脫離本發明技術方案的精神和範圍。
    100．．．電腦
    10．．．儲存器
    20．．．處理器
    30．．．PCB功率檢視系統
    31．．．檔案讀取模組
    32．．．佈圖分析模組
    33．．．計算模組
    34．．．判斷模組
    35．．．提示模組
    40．．．PCB佈圖檔案
    50．．．顯示器
    200．．．PCB
    201．．．供電模組
    202．．．負載IC
    21．．．電源區域
    22．．．訊號線區域
    23．．．接地區域
    圖1係本發明PCB功率檢視系統較佳實施方式之應用環境圖。
    圖2係本發明PCB功率檢視系統較佳實施方式之功能模組圖。
    圖3係本發明PCB功率檢視方法較佳實施方式之流程圖。
    圖4係電流從PCB上供電模組至負載IC之示意圖。
    30．．．PCB功率檢視系統
    31．．．檔案讀取模組
    32．．．佈圖分析模組
    33．．．計算模組
    34．．．判斷模組
    35．．．提示模組
    权利要求:
    Claims (8)
    [1] 一種印刷電路板功率檢視系統，該系統包括：檔案讀取模組，用於從電腦的儲存器讀取印刷電路板PCB的佈圖檔案；佈圖分析模組，用於分析該佈圖檔案，得到該PCB每一層的電源區域及接地區域的銅箔分佈情況；計算模組，用於根據分析得到的銅箔分佈情況計算電流從該PCB上供電模組到負載晶片所經過的該PCB上每一層的電源區域或接地區域的銅箔的長度及截面積，並根據計算得到的銅箔的長度、截面積及電阻率及預設參數計算該PCB每一層的功率消耗；判斷模組，用於判斷該PCB每一層的功率消耗是否超過預設標準；及提示模組，用於當該PCB某一層的功率消耗超過預設標準時，在所述佈圖檔案上定位該層的電源區域及接地區域，並提示用戶對定位區域的銅箔佈局進行修改。
    [2] 如申請專利範圍第1項所述之印刷電路板功率檢視系統，其中，該PCB每一層的功率消耗等於該層電源區域的功率消耗及接地區域的功率消耗之和。
    [3] 如申請專利範圍第1項所述之印刷電路板功率檢視系統，其中，所述預設參數包括供電模組的供電電壓及負載晶片的需求電流。
    [4] 如申請專利範圍第1項所述之印刷電路板功率檢視系統，其中，所述計算模組利用微積分的方法計算電流從供電模組到負載晶片途經電源區域或接地區域的銅箔的長度及截面積。
    [5] 一種印刷電路板功率檢視方法，該方法包括：檔案讀取步驟：從電腦的儲存器讀取印刷電路板PCB的佈圖檔案；佈圖分析步驟：分析該佈圖檔案，得到該PCB每一層的電源區域及接地區域的銅箔分佈情況；第一計算步驟：根據分析得到的銅箔分佈情況計算電流從該PCB上供電模組到負載晶片所經過的該PCB上每一層的電源區域或接地區域的銅箔的長度及截面積；第二計算步驟：根據計算得到的銅箔的長度、截面積及電阻率及預設參數計算該PCB每一層的功率消耗；判斷步驟：判斷該PCB每一層的功率消耗是否超過預設標準；及提示步驟：當該PCB某一層的功率消耗超過預設標準時，在所述佈圖檔案上定位該層的電源區域及接地區域，並提示用戶對定位區域的銅箔佈局進行修改。
    [6] 如申請專利範圍第5項所述之印刷電路板功率檢視方法，其中，該PCB每一層的功率消耗等於該層電源區域的功率消耗及接地區域的功率消耗之和。
    [7] 如申請專利範圍第5項所述之印刷電路板功率檢視方法，其中，所述預設參數包括供電模組的供電電壓及負載晶片的需求電流。
    [8] 如申請專利範圍第5項所述之印刷電路板功率檢視方法，其中，計算電流從供電模組到負載晶片途經電源區域或接地區域的銅箔的長度及截面積係採取微積分的方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI478000B|2015-03-21|印刷電路板功率檢視系統及方法
    JP5244990B1|2013-07-24|不良検出装置
    JP4353914B2|2009-10-28|ボンディングプロセスにおける電気性能テストを容易にする為のボンディング配列構造を用いたテスト方法
    JP2004004039A|2004-01-08|電子システムにおける被給電要素に関する電流特性を求めるためのテスト方法
    US20060218514A1|2006-09-28|Power supply analysis method and program product for executing the same
    US20170016963A1|2017-01-19|Conductivity distribution derivation method and conductivity distribution derivation device
    TW201301970A|2013-01-01|訊號線長度檢查系統及方法
    JP6288945B2|2018-03-07|ノイズ源位置推定装置及びノイズ源位置推定プログラム
    TW200538919A|2005-12-01|System and method for checking split plane of motherboard layout
    JP5938864B2|2016-06-22|基板検査装置、部品実装システム、基板検査方法、プログラム
    JP5354287B2|2013-11-27|亀裂面積率算出方法および装置
    JP2010140279A|2010-06-24|電子システム設計手法
    CN105557081B|2018-10-09|判断检查基板时的补偿矩阵的有效性的方法
    CN102867072A|2013-01-09|印刷电路板功率检视系统及方法
    JP6596623B2|2019-10-30|製造装置及びプログラム
    TWI446199B|2014-07-21|印刷電路板溫升分析系統及方法
    Huang et al.2014|A novel method for IR-drop reduction in high-performance printed circuit boards
    JP2011133990A|2011-07-07|プリント配線板の電圧降下算定装置、算定方法、及び算定プログラム
    JP2016073140A|2016-05-09|負荷一体型電源装置及びｌｅｄ一体型電源照明装置
    JP5910132B2|2016-04-27|電子回路のレイアウト作成装置及び方法
    KR101547604B1|2015-09-07|Ｂｂｔ를 이용한 누락검출 방법
    JPWO2019142571A1|2021-01-14|抵抗測定装置及び基板検査装置
    JP2001067390A|2001-03-16|プリント基板設計装置
    TW201426369A|2014-07-01|電流偵測電路布圖方法
    JP6337577B2|2018-06-06|伝導ノイズ解析方法及び伝導ノイズ解析装置
    同族专利:
    公开号 | 公开日
    US8464201B2|2013-06-11|
    TWI478000B|2015-03-21|
    US20130007690A1|2013-01-03|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN113033139A|2021-05-19|2021-06-25|福莱盈电子股份有限公司|一种电路板表面化金面积的计算方法|US6110213A|1997-11-06|2000-08-29|Vlt Coporation|Fabrication rules based automated design and manufacturing system and method|
    JP2008009776A|2006-06-29|2008-01-17|Matsushita Electric Ind Co Ltd|半導体集積回路の設計方法、設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、半導体集積回路|
    TW201037313A|2009-04-03|2010-10-16|Hon Hai Prec Ind Co Ltd|Test apparatus for computer motherboard|
    CN102043874B|2009-10-21|2013-06-05|鸿富锦精密工业（深圳）有限公司|印刷电路板温升分析系统及方法|CN103475686B|2013-03-28|2016-08-03|国家电网公司|用于电力仿真的通信数据分发系统及通信数据分发方法|
    CN105677976B|2016-01-01|2019-02-26|广州兴森快捷电路科技有限公司|Pcb线路电阻计算方法|
    CN111537863A|2020-05-12|2020-08-14|深圳中富电路股份有限公司|基于流胶叠构的pcb信号损耗计算方法|
    法律状态:
    2016-12-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100123022A|TWI478000B|2011-06-30|2011-06-30|印刷電路板功率檢視系統及方法|TW100123022A| TWI478000B|2011-06-30|2011-06-30|印刷電路板功率檢視系統及方法|
    US13/441,849| US8464201B2|2011-06-30|2012-04-07|Electronic device and simulation method for checking printed circuit board power loss|
    [返回顶部]