专利摘要:
SAMチップを使用して、基板上に堆積させた自己組織化単分子層に酸化物パターンを画定することにより、改良されたチップ・パターニング型原子層堆積が提供される。酸化物パターンは、ALDパターンを直接的に画定することができる。もう1つの方法としては、(例えば化学的エッチングによって)前記酸化物パターンを除去することにより基板露出パターンを形成し、その基板露出パターンをALDパターンの画定に使用するようにすることもできる。
公开号:JP2011515317A
申请号:JP2011500819
申请日:2009-03-24
公开日:2011-05-19
发明作者:キム、ヨン・ボーン;ダスグプタ、ネイル;プリンツ、フリードリヒ・ビー;リー、ウォンヤン
申请人:本田技研工業株式会社;
IPC主号:C30B29-64
专利说明:

[0001] 本発明は、原子層堆積法用の横方向パターン制御に関する。]
背景技術

[0002] 原子層堆積法(ALD)は、成長工程のサブナノメートルの精度での制御を可能にするために、一連の自己制限的表面反応ステップを用いる薄膜成長技術である。前記自己制限的吸着反応は、広い領域に渡る膜厚及び均一性の精密な制御を確実にする。例えば、ALD法を用いると、層#1上で層#2の成長が開始される前に、層#1の成長が完了することを確実にすることができる。このようにして、ALDは、成長方向(通常はz方向と呼ばれる)へのデバイスの構造及び組成の非常に正確な及び精密な制御を提供する。しかし、ALDにおいて、横方向(すなわち、x方向及びy方向)に成長方向(z方向)と同程度の構造/組成の制御を提供するという課題が依然として残っている。]
[0003] ALDと併用して横方向のパターニング能力を提供するための様々な方法が研究されてきた。そのようなパターニング技術では、ALDの特徴である層成長によって層が崩壊しないことが重要であり、実際の実験的研究では、一般的に、ALDと共に使用する任意の特定のパターニング方法の適合性を確認することが必要である。例えば、実験的に研究された1つの方法では、ミクロ接触プリントレジストを使用する。領域選択性ALD用の化学的レジストの多くは、自己組織化単分子層(SAM)を使用する。SAMは、固体表面に自発的に形成することができる有機薄膜である。SAMは、表面の物理的性質、化学的性質及び電気的性質を改変することができる。特に、ALD前駆体の表面反応を抑制することができる。様々なSAMは、フォトリソグラフィーや電子ビームリソグラフィーで使用されるレジスト層とは異なり、最大で摂氏数百度までの温度で安定する。]
[0004] ALDと共に使用される横方向パターニングに考えられる別の方法は、走査型プローブ顕微鏡法(SPM)用チップ(tip)を使用して、基板表面に保護材料を追加するまたは基板表面から保護材料を除去する方法である(特許文献1:米国特許第7,326,293号明細書)。保護材料の追加または除去により形成されたパターンは、その後のALDにおける横方向パターンを制御する。しかし、保護材料を基板表面に直接的に追加するまたは基板表面から直接的に除去する工程は、時間がかかる及び/または実施において問題がある(例えば、保護材料を基板表面から除去する場合、除去した材料がチップに蓄積してパターニング能力を低下させる可能性がある)。]
[0005] したがって、上述した問題点を解消したチップでパターニングするALD方法を提供することは、当該技術分野における進歩になるであろう。]
先行技術

[0006] 米国特許第7,326,293号明細書]
課題を解決するための手段

[0007] SAMチップを使用して、基板上に堆積させた自己組織化単分子層に酸化物パターンを画定することにより、改良されたチップ・パターニング型原子層堆積が提供される。酸化物パターンは、ALDパターンを直接的に画定することができる。もう1つの方法としては、(例えば化学的エッチングによって)前記酸化物パターンを除去することにより基板露出パターンを形成し、その基板露出パターンをALDパターンの画定に使用するようにすることもできる。本発明の方法は、SPMチップと基板との間で物質(すなわち、原子、分子及び/またはイオン)を移動させる方法に関連して生じる様々な問題を避けながら、原子層堆積の正確な横方向の制御を提供する。]
図面の簡単な説明

[0008] 本発明の一実施形態に従った工程の中間結果及び最終結果を示す側面図を示す。
本発明の一実施形態に従った工程の中間結果及び最終結果の上面図である。
裸のシリコンウエハ(a)及びODTS成長シリコンサンプル(b)におけるZrO2堆積のXPSスペクトルを示す。
実験から得た中間結果及び最終結果を示す側面図を示す。
実験的な作製ランの間のいくつかの点でのAFM像を示す。
原子層堆積パターンを有する実験サンプルから得られた特徴を示す。]
実施例

[0009] 図1a〜dは、第1の例示的な工程順序の結果の側面図を示す。図1aは、クリーンなシリコン基板102上にSAM(自己組織化単分子層)106を堆積させた初期構成を示す。SAM106は、均一かつ高密度に形成された単分子層であることが好ましい。Si基板の自然酸化物は、104として示されている。図1bは、SAM106のSPM(走査型プローブ顕微鏡)酸化を示す。より具体的には、伝導性SPMチップ(tip)107を通じて電場が印可されると、陽極バイアスは、SAM106の局所的酸化を誘起することができ、酸化物パターン108を形成すると共に、形成された酸化物パターンの上部に位置するSAMを除去する。AFM(原子間力顕微鏡)チップを所定の態様で位置させることによって、ODTS成長シリコンの表面に酸化物パターンを形成することができる。] 図1a 図1b
[0010] 図1cは、(例えばフッ化水素酸(HF)エッチングにより)酸化物パターンを除去し、該パターンの真下のシリコン基板を露出させた結果を示す。SAM106の未酸化部分は、エッチングによる損傷を受けないままである。このパターニング(パターン形成)された基板は、その後のALD工程のためのテンプレートとして使用することができる。図1dは、酸化物エッチングにより露出させた領域に、ALD材料110を成長させた後の結果を示す。所望のALD工程が完了した後、残りのSAMは、随意的に、例えば酸素プラズマ法、オゾンプラズマ法及び/またはピラニア溶液を使用する方法などの様々な方法によって除去することができる。] 図1c 図1d
[0011] 図1e〜fは、この基本工程のいくつかの変形例を示す。図1eの例では、ALD材料110は、酸化物108の上に堆積されている。この方法は、SPMチップによる酸化によって形成された酸化物108がALDにとって適切な表面を提供する場合は好適である。図1fの例では、SAM106は、ALDを阻害するのではなくALDを助長する。したがって、この例では、ALDは、酸化物パターニングの後にSAM106がその元の形態で存在する領域で行われ、酸化物パターニング後にSAM106が改変された(または除去された)領域では行われない。この点については、図2a〜cに関連してさらに後述する。] 図1e 図1f
[0012] SAMを局所的に酸化することができるあらゆる種類のSAMチップを使用することができるが、好ましい実施形態では、原子間力顕微鏡法(AFM)または走査型トンネル顕微鏡法(STM)を用いて、酸化リソグラフィを実施する。選択的酸化は、チップと基板との間の電場により、及び/またはチップと基板との間の電子移動により誘起される。1若しくは複数のSPMチップを使用して、酸化物パターンを生成することができる。同時に作動させるSPMチップの数を増加させることにより、酸化物パターンの生成に要する時間を短縮することができる。複数のSPMチップを使用する場合、複数のSPMチップは、各チップの相対間隔が固定されたアレイとして構成するか、または、各チップの位置を独立的に制御可能に構成することができる。]
[0013] 原子層堆積は、エピタキシャル堆積が行われる場合(すなわち、成長材料が、結晶基板に適合する結晶性を有する場合)は、原子層エピタキシー(ALE)と呼ばれることもある。本明細書において使用される「原子層堆積」なる用語には、エピタキシャル成長及び非エピタキシャル成長の両方が含まれる。]
[0014] 図2a〜cは、本発明の一実施形態に従った工程の中間結果及び最終結果の上面図を示す。図2aは、上述したようにして、酸化物パターン204が基板202上に形成された状態を示す。図2b〜cは、酸化物パターン206に対応するALDパターンの2つの可能性を示す。図2bの例では、ALDパターン206aは、酸化物パターン204と実質的に一致するように形成される。一方、図2cの例では、ALDパターン206aは、酸化物パターン204のネガ像と実質的に一致するように形成される。図2bは、ALDがSAMが酸化された(及び随意的に除去された)領域でのみ行われるように、SAMがALDを阻害する場合を示している。図2cは、ALDがSAMが酸化された(及び随意的に除去された)領域以外の全ての領域で行われるように、SAMがALDを助長する場合が示されている。] 図2a 図2b 図2c
[0015] 実験:以下の事項は、上述した考えに関連して行われた実験の説明である。ナノ構造体作製方法としての、SAMまたはAFM酸化リソグラフィを用いるジルコニア(ZrO2)の領域選択的ALDについて実験的に研究した。SAM層をZrO2ALD工程用の化学的マスクとして使用し、AFM酸化リソグラフィをナノスケールパターニングツールとして使用する。AFM酸化リソグラフィを用いて、ODTS・SAM成長シリコン基板上に酸化物パターンを形成する。次に、フッ化水素酸エッチングにより、酸化物パターンを局所的に除去し、その真下のシリコン基板を露出させる。ALD工程を100サイクル行った後、高さが7nm以下で幅が100nm以下のZrO2ALDナノ構造体が作製された。AFM酸化リソグラフィにより画定されたパターンの外側には、検出可能なZr元素は存在しなかった。]
[0016] ODTS SAMの作製。ODTS(97%)、トルエン(無水の、99.8%)及びクロロホルム(99%)を含む、SAMの形成に使用される全ての化学薬品は、米国ウィスコンシン州ミルウォーキー所在のアルドリッチ社(Aldrich)から購入し、受け取って使用した。全てのシリコン片は、クリーニング前に、Si(100)ウエハ(ホウ素が添加されたp型。抵抗率:0.1〜0.9Ωcm)から切り取った。シリコン片を、クロロホルム、アセトン及びエタノール内での超音波処理によってクリーニングした。その後、DI水洗浄及びピラニアエッチングを行った。クロロホルム、アセトン及びエタノール内でのさらなる超音波処理を行った後、シリコン片をDI水(脱イオン水)で洗浄し、その後、窒素流でブロー乾燥させた。SAMの成長は、空気がパージされた乾燥したグローブボックス内で室温で行った。これらのクリーニングされたシリコン片をODTSで共形的かつ高密度で被覆させるために、トルエン内の10mMのオクタデシルトリクロロシラン(ODTS)溶液に48時間以上浸漬させた。所望の浸漬時間が経過した後、前記サンプルをトルエン、アセトン及びクロロホルム内に素早く浸し、その後、N2流でブロー乾燥させた。その後、AFM酸化リソグラフィまたはALD工程を行った。希釈したHF酸(50:1HF)(Fisher Scientific社製)のエッチングにより、酸化物パターンを除去した。その後、DI水洗浄を行った。]
[0017] AFM酸化リソグラフィ。市販のAFMシステム(JSPM 5200、JEOL)を使用し、酸化を行うための追加的な回路を用いて接触モードでAFMリソグラフィを行った。40nmの半径を有するPt被覆シリコンチップ(Nanosensors社製のPPP−NCHPt)を使用した。相対湿度(RH)は、60〜70%の範囲内に制御した。シリコン基板のRMSの粗さは1Å未満であり、自然酸化物層の厚さは約2nmであった。電気パルスは、AFMシステム及び外部回路により、0〜10V(AFMチップは常に接地されている)の大きさ、及び0.05〜10msの持続時間にそれぞれ制御した。]
[0018] ZrO2薄膜の作製。前記サンプルを、特注の、ZrO2薄膜用のフロー型ALDシステムに装着した。ALDチャンバの基本圧力は、2×102トールであった。基板の温度は200℃に設定し、前駆体の温度は80℃に設定した。テトラキス(ジメチルアミド)ジルコニウム(Zr(NMe2)4)前駆体及び水を使用して、ZrO2薄膜を堆積させた。窒素を使用して、堆積チャンバ及びガスマニホールドを30秒間パージした。]
[0019] 分析技術。参照サンプル上に堆積させたパターニング(パターン形成)されていない膜については、X線光電子分光法(Physical Electronics社製のPHI VersaProbeを使用して行う)を用いてZrO2の元素組成を測定した。パターニングされた基板については、原子間力顕微鏡法(AFM)または走査電子顕微鏡法(SEM)を用いて表面形状を取得した。オージェ電子分光法(Physical Electronics社製のPHI 700を使用して行う)を用いて元素マッピングを行った。本明細書において示されるスペクトルの全ては、<0.1原子%の検出感度を有する。]
[0020] ALDナノ構造体の作製は、平坦かつ高密度に形成されたODTS層を必要とする。SAM成長前における、クリーニングされたシリコンウエハ上の自然酸化物は、厚さが2nm以下で、RMS粗さが1Å未満であった。自然酸化物上のODTS層のRMS粗さは、5Å未満であった。ODTS層へのダメージからの人為的影響を最小化するために、RMS粗さはタッピングモードのAFMスキャンを用いて測定した。コンタクトモードを使用すると、RMS粗さがより小さい値となる恐れがある。ZrO2前駆体を十分に阻害するためには、ODTS溶液内への浸漬時間は48時間以上必要である。ODTS層の厚さ及び水接触角度は、26Å及び110°の値に達した。この値は、以前に報告された値と一致する。]
[0021] ODTSのALD阻害能力を、まず、未パターン化基板について調査した。裸のシリコン基板及びODTS成長シリコン基板を、ALDチャンバ内に導入し、ZrO2のALDを50サイクル行った。各サイクルにおいて、基板表面を(Zr(NMe2)4)前駆体に0.5秒間、水に0.5秒間、それぞれ暴露させる。各暴露の後は、ガス相反応が起こる可能性を避けるために、窒素を使用して堆積チャンバ及びガスマニホールドを30秒間パージする。バルク成長速度が1サイクル当たり0.8Åであると仮定すれば、ZrO2のALDを50サイクル行うと、裸のシリコン基板上に〜40Åの厚さのZrO2膜を形成することができる。]
[0022] 図3a〜bのXPSスペクトルは、自然酸化物を有する裸のシリコンウエハ(a)、及び高密度のODTS層を有するODTS成長シリコンウエハ(b)におけるZrO2堆積を示す。裸のシリコンウエハ(図3a)では、明確なZrピークが見られた(15.2原子%)。しかし、ODTS成長シリコンウエハ(図3b)では、分光計の感度内(<0.1原子%)ではZrピークは見られなかった。炭素濃度は、裸のシリコンウエハでは37.7原子%だったが、ODTS成長シリコンウエハでは57.6原子%だった。これらの結果から、共形的かつ高密度のODTS層がSi基板上に形成されたこと、及びODTSがZrO2のALDに対する効果的な分子レジストして使用することができることが確認された。] 図3a 図3b
[0023] 図4a〜cは、各ステップでの概略断面図を示す。AFM酸化リソグラフィによって形成された酸化物パターンは、図4aに示すように、表面上に〜0.7nmの見掛けの高さを有する。また一方、ODST層406(〜2.6nm)、自然酸化物404(〜2nm)及び、酸化中におけるSi基板402(〜2.4nm)の体積減少を考えると、酸化物パターン408の合計厚さは〜7.7nmとなる。その後、HFエッチングにより酸化物パターンを除去すると(溝の底部に形成された自然酸化物410は除去しない)、見掛けの深さは〜5nmとなる(図4b)。図4cにおいては、ALD工程の完了後にODSTを除去した最終構造体におけるALDパターン412の見掛けの高さは〜5nmであるが、ALDパターンの実際の厚さは〜7.4nmであると推定される。このモデルに基づく成長速度は1サイクルあたり〜0.74Åであり、これは、裸のシリコンウエハから得られたZrO2の一般的な成長速度である1サイクルあたり〜0.8Åと十分に一致している。] 図4a 図4b 図4c
[0024] 図5a〜dは、ALDナノ構造体の各作製ステップにおける順次的なAFMトポグラフィー画像である。図5aのポジパターンは、AFM陽極酸化によりODTS成長基板上に形成された酸化物パターンである。酸化物パターンの形成は、接触モード及び10Vで行った。酸化は、シリコンと自然酸化物層との間の界面からの酸化物パターン成長を開始させると共に、酸化物パターン上のODTS SAMが除去される。ODTS成長基板における酸化物パターンの高さは7〜8Åであるが、同一のAFM酸化条件下では、裸のシリコンウエハにおける酸化物パターンの高さは〜4nmであった。両者のこの不一致は、ODTS層の厚さが〜2.6nmであることにより説明することができる。これらの酸化物パターンの線幅は〜130nmであった。] 図5a
[0025] 希釈したHF溶液(50:1HF、2分間)を使用して酸化物パターンを除去することにより、図5bに示すネガパターンが形成された。HFエッチングは、ODTS層を除去せず、酸化物パターンのみを選択的に除去した。ネガパターンの深さは〜5nmであり、これは、ODSTの厚さ(〜2.6nm)と自然酸化物層の厚さ(〜2nm)との合計とほぼ同じであった。このわずかな不一致は、酸化中のシリコン基板の体積損失、及び酸化エッチング後に起こる自然酸化物の再成長に起因する。] 図5b
[0026] これらの予めパターニングされたサンプルを、ZrO2堆積のために、ALDチャンバ内に入れる。ODTSはALD反応のための化学的レジストであるので、ZrO2はODTS単分子層が存在する領域には堆積せず、AFM酸化及び酸化エッチングによってODSTが除去されたネガパターンの領域にのみ堆積する。ZrO2のALDを100サイクル行った後、酸素プラズマエッチングによりODTS層を除去し、シリコン基板上にALDパターンを形成する。その結果、図5cに示されるような、高さが〜5nmで、線幅が〜140nmのZrO2 ALDナノ構造体が作製される。作製されたナノ構造体は、優れた空間分解能を示す。最終構造体の線幅の変化は、AFM酸化リソグラフィ後の酸化物の幅と比較すると8%未満である。] 図5c
[0027] 図5dは、ALDナノ構造体の別の例を示す(3×3のパターン、高さは〜5nm)。このALDナノ構造体の直径は〜40nmであり、この研究で作製された最小パターンである。パターンの横方向の寸法は、AFM酸化リソグラフィにより、直径40nmから数nmまで容易に制御することができる。しかし、チップのサイズには限界があるので、それより小さいパターンの作製及び特性化は困難である。ALDナノ構造体の小型化は、鋭いかつ高アスペクト比のチップにより実現することが可能であろう。] 図5d
[0028] オージェ電子分光法(AES)を用いて、ALDパターンの化学組成を確認する。SEMによる識別を容易にするために、及びより大きなAES信号が得られるように、ALDパターンは線幅が〜300nmの比較的大きなパターンで形成される。ALDパターンのSEM画像及びZr元素マップを、図6a及び図6bにそれぞれ示す。SEM画像の低コントラストは、シリコン基板上のZrO2パターン及び自然酸化物の絶縁性に起因する。この低伝導性は、元素マッピングの解像度を制限する。図6bの元素マッピングは、10サイクルのデータ収集後に取得した。なお、特にこのスケールでは、より高い信号対ノイズ比を得るためにより多数のサイクル数が一般的に使用される。データ収集中に生じるドリフトは、通常は、画像レジストレーション及び各サイクル間の補正によって調節される。しかしこの場合は、サイクル数は限定されているので、SEM画像のコントラストは、このドリフト補正機能を実施するためには十分ではない。しかし、少なくサイクル数のデータ収集にも関わらず、元素マップは、非常に高い空間分解能のZrO2パターンを明確に示す。元素マップにおけるより明るいコントラストは、追跡元素(この場合はZr)の密度がより高いことを示す。] 図6a 図6b
[0029] 加えて、ZrO2パターンの内側及び外側の2つの領域の概観走査は、図6cに示すように、ALD前駆体に対する優れた選択性を示す。分光器の感度(<0.1原子パーセント)内では、Zrピークは、(パターンの内側の位置で取得した)曲線604において明確に検出されるが、(パターンの外側の位置で取得した)曲線602では識別可能なZrピークは検出されない。加えて、ZrO2パターンなので、曲線604の酸素濃度はより高いものとなる。一方、AESスペクトルはODTS除去前に取得されるので、曲線604の炭素濃度はより小さいものとなる。これらの結果は、ALDナノ構造体の化学組成を確認すると共に、優れた空間的選択性を示すことを実証する。AFM(走査型トンネル顕微鏡法)により取得された3Dトポグラフィーを、比較のために図6dに示す。] 図6c 図6d
权利要求:

請求項1
原子層堆積法を領域選択的に実施するための方法であって、基板上に自己組織化単分子層を堆積させるステップと、前記自己組織化単分子層を1若しくは複数の走査型プローブ顕微鏡チップからの電界及び/または電流に曝して選択的に酸化することにより形成された酸化物パターンを有するパターニング基板を作製するステップと、前記酸化物パターンによって画定されたALDパターンが形成されるように前記パターニング基板上に原子層堆積(ALD)を行うステップとを含む方法。
請求項2
請求項1に記載の方法であって、ALDパターンが、前記酸化物パターンと実質的に一致するように形成されることを特徴とする方法。
請求項3
請求項1に記載の方法であって、前記ALDパターンが、前記酸化物パターンのネガ画像と実質的に一致するように形成されることを特徴とする方法。
請求項4
請求項1に記載の方法であって、前記原子層堆積が、エピタキシャル成長であることを特徴とする方法。
請求項5
請求項1に記載の方法であって、前記原子層堆積が、非エピタキシャル成長であることを特徴とする方法。
請求項6
請求項1に記載の方法であって、前記走査型プローブ顕微鏡チップが、原子間力顕微鏡チップであることを特徴とする方法。
請求項7
請求項1に記載の方法であって、前記走査型プローブ顕微鏡チップが、走査型トンネル顕微鏡チップであることを特徴とする方法。
請求項8
原子層堆積法を領域選択的に実施するための方法であって、基板上に自己組織化単分子層を堆積させるステップと、前記自己組織化単分子層を1若しくは複数の走査型プローブ顕微鏡チップからの電界及び/または電流に曝して選択的に酸化することにより酸化物パターンを形成するステップと、前記酸化物パターンを除去することにより形成された基板露出パターンを有するパターニング基板を作製するステップと、前記基板露出パターンによって画定されたALDパターンが形成されるように前記パターニング基板上に原子層堆積(ALD)を行うステップとを含む方法。
請求項9
請求項8に記載の方法であって、ALDパターンが、前記酸化物パターンと実質的に一致するように形成されることを特徴とする方法。
請求項10
請求項8に記載の方法であって、前記ALDパターンが、前記酸化物パターンのネガ画像と実質的に一致するように形成されることを特徴とする方法。
請求項11
請求項8に記載の方法であって、前記原子層堆積が、エピタキシャル成長であることを特徴とする方法。
請求項12
請求項8に記載の方法であって、前記原子層堆積が、非エピタキシャル成長であることを特徴とする方法。
請求項13
請求項8に記載の方法であって、前記走査型プローブ顕微鏡チップが、原子間力顕微鏡チップであることを特徴とする方法。
請求項14
請求項8に記載の方法であって、前記走査型プローブ顕微鏡チップが、走査型トンネル顕微鏡チップであることを特徴とする方法。
类似技术:
公开号 | 公开日 | 专利标题
US9018649B2|2015-04-28|Method of producing nanopatterned articles, and articles produced thereby
Hoeppener et al.2002|Metal Nanoparticles, Nanowires, and Contact Electrodes Self‐Assembled on Patterned Monolayer Templates—A Bottom‐up Chemical Approach
Maoz et al.1999|Nanoelectrochemical patterning of monolayer surfaces: toward spatially defined self‐assembly of nanostructures
US9126835B2|2015-09-08|Carbon nanotube film structure and method for manufacturing the same
US6476409B2|2002-11-05|Nano-structures, process for preparing nano-structures and devices
Lüthi et al.1999|Parallel nanodevice fabrication using a combination of shadow mask and scanning probe methods
JP4532634B2|2010-08-25|細孔の製造方法
Nemes-Incze et al.2010|Crystallographically selective nanopatterning of graphene on SiO 2
US7407887B2|2008-08-05|Nanostructures, nanogrooves, and nanowires
JP5878679B2|2016-03-08|基板製品を製造する方法
Marrian et al.1994|Low voltage electron beam lithography in self‐assembled ultrathin films with the scanning tunneling microscope
JP5883621B2|2016-03-15|インプリントで誘導されるブロック共重合体のパターン化のためのシステムおよび方法
Ryu et al.2017|Advanced oxidation scanning probe lithography
US6833558B2|2004-12-21|Parallel and selective growth method of carbon nanotube on the substrates for electronic-spintronic device applications
US8647814B2|2014-02-11|Method of making nanopatterns and nanostructures and nanopatterned functional oxide materials
US7951424B2|2011-05-31|Selective placement of carbon nanotubes on oxide surfaces
Sugimura et al.1995|Degradation of a trimethylsilyl monolayer on silicon substrates induced by scanning probe anodization
US8691011B2|2014-04-08|Method for metal-free synthesis of epitaxial semiconductor nanowires on si
Tseng et al.2005|Nanofabrication by scanning probe microscope lithography: A review
Lercel et al.1993|Self‐assembled monolayer electron‐beam resists on GaAs and SiO2
Wang et al.1997|Nanometer scale patterning and pattern transfer on amorphous Si, crystalline Si, and SiO 2 surfaces using self-assembled monolayers
US8007617B2|2011-08-30|Method of transferring carbon nanotubes
JP4912600B2|2012-04-11|カーボンナノチューブの水平成長方法およびカーボンナノチューブを含む素子
KR101169307B1|2012-07-30|나노구조체 및 그의 제조 방법
KR20110014446A|2011-02-11|그라펜 기재 및 그의 제조방법
同族专利:
公开号 | 公开日
JP5512649B2|2014-06-04|
US20090238990A1|2009-09-24|
WO2009120343A1|2009-10-01|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JP2003504857A|1999-07-02|2003-02-04|プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ|ナノスコピックワイヤを用いる装置、アレイおよびその製造方法|
JP2003309061A|2002-04-18|2003-10-31|Japan Science & Technology Corp|シリコンウェハー上の有機単分子膜の光パターニング|
JP2005074578A|2003-09-01|2005-03-24|Sony Corp|微粒子アレイ及びその製造方法並びに磁気記録媒体|
JP2007519226A|2003-11-05|2007-07-12|コーニンクレッカフィリップスエレクトロニクスエヌヴィ|基板上にパターン化層を形成する方法|
JP2006247823A|2005-03-14|2006-09-21|Ricoh Co Ltd|パターン化単分子膜および微細パターンの作成方法|
WO2007062962A1|2005-12-01|2007-06-07|International Business Machines Corporation|Combined stepper and deposition tool|JP2011518047A|2008-03-24|2011-06-23|本田技研工業株式会社|原子間力顕微鏡を利用したナノ構造の堆積のための装置|WO2005054256A1|2003-12-04|2005-06-16|Asahi Glass Company, Limited|含フッ素化合物、撥水性組成物および薄膜|
US7351607B2|2003-12-11|2008-04-01|Georgia Tech Research Corporation|Large scale patterned growth of aligned one-dimensional nanostructures|
US7326293B2|2004-03-26|2008-02-05|Zyvex Labs, Llc|Patterned atomic layer epitaxy|
US7253409B2|2004-07-20|2007-08-07|The Board Of Trustees Of The Leland Stanford Junior University|Electrochemical nano-patterning using ionic conductors|
US7160819B2|2005-04-25|2007-01-09|Sharp Laboratories Of America, Inc.|Method to perform selective atomic layer deposition of zinc oxide|
EP1937419A4|2005-09-08|2009-11-04|Applied Materials Inc|Patterned electroless metallization processes for large area electronics|
KR100809691B1|2006-07-28|2008-03-06|삼성전자주식회사|수동 소자를 구비한 반도체 패키지 및 이것으로 구성되는반도체 메모리 모듈|
US7790631B2|2006-11-21|2010-09-07|Intel Corporation|Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal|
US8084087B2|2007-02-14|2011-12-27|The Board Of Trustees Of The Leland Stanford Junior University|Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition|US8496999B2|2008-03-24|2013-07-30|The Board Of Trustees Of The Leland Stanford Junior University|Field-aided preferential deposition of precursors|
法律状态:
2011-10-15| RD02| Notification of acceptance of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111014 |
2012-02-03| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120202 |
2013-09-11| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
2013-10-17| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131016 |
2013-11-27| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
2013-12-12| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
2014-03-07| TRDD| Decision of grant or rejection written|
2014-03-19| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
2014-04-03| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
2014-04-04| R150| Certificate of patent or registration of utility model|Ref document number: 5512649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2017-04-04| LAPS| Cancellation because of no payment of annual fees|
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]