专利摘要:
本発明は、複数の個別チップ(9)を一つのベースウェハ(1)にボンディングする方法に関するものであって、個別チップが複数の層でベースウェハ上にスタックされ、これら垂直方向に隣接する個別チップならびにベースウェハと、ベースウェハに垂直方向に隣接する個別チップ層との間に導電性接続(7)が存在する方法は、 a)ベースウェハを担体(5)に固定するステップ、 b)チップの少なくとも一つの層をベースウェハ上の所定の位置に配置するステップ、 c)担体と一緒に固定されたベースウェハの上でチップを熱処理するステップを、この順番で有する。
公开号:JP2011514686A
申请号:JP2011500083
申请日:2009-03-13
公开日:2011-05-06
发明作者:マルクス・ヴィンプリンガー
申请人:エーファウ・グループ・ゲーエムベーハー;
IPC主号:H01L25-065
专利说明:

[0001] 本発明は請求項1に記載の方法に関する。]
背景技術

[0002] 半導体産業において優勢な小型化圧力により、いわゆる「三次元集積回路」(3DIC)を製造する方法が必要になっている。3DICは、複数のチップが垂直方向にスタックされたチップスタックおよび、垂直方向に隣接するチップにまでシリコンを貫通する接続により構成されている。この接続はシリコン貫通ビア(TSV)と呼ばれる。]
[0003] そのようなチップには、より高い実装密度、および、より低コストかつより高い性能が期待される。さらにそれにより新しい態様と形態のチップを製造できる。3DIC製造には基本的にさまざまな方法があり、すなわち、個々のチップを個々のチップ上に重ね合わせる「チップツウチップ」(C2C)法とも呼ばれる非常に時間のかかる方法、または、ウェハをウェハ上に重ねる「ウェハツウウェハ」(W2W)法と呼ばれるものがある。また、いわゆるチップ・オン・ウェハ法である「チップツウウェハ」(C2W)法も取り上げられる。技術的問題が非常に大きいためまだ合理的な適用技術には至っていない。本発明は、3DIC製造のための、技術的に実施可能なC2W法に関する。]
[0004] C2C法はスループットが低く製造コストが比較的高いため、大量生産においてはほとんど使用されない。]
[0005] W2W法では両方のウェハの大きさが同じであること、および、両方のウェハ上のチップが同じ大きさであることが必要である。その際、問題となるのは、特にチップスタックの高さが比較的高い場合のシリコン利用率(いわゆる収率)が平均以下であることである。また、機能するチップにおける達成可能なチップ収量もC2C法またはC2W法より低い。]
[0006] チップスタックまたは3DIC製造のためにC2W法を適用する際の技術的問題としては、ウェハの操作、特にチップがスタックされているウェハの操作、および、プリント基板上または基本的に上に位置するパッケージユニット上へ実装するためのスタック工程およびチップのコネクタ(インターフェース)のための、特に温度など、さまざまに異なる要件が挙げられる。]
[0007] ウェハ上の複数のチップスタックを分離する直前にベースウェハが破損すると、数千個の高価なチップが不良品となる恐れがあるため、ベースウェハの操作は大変重要である。上に複数のチップスタックが固定/ボンディングされたベースウェハの操作は、ベースウェハが薄いかつ/または面積が大きいほど困難になる。ベースウェハとは、C2W法においてその上にチップがスタックされるウェハを指す。]
発明が解決しようとする課題

[0008] 本発明の課題は、できるだけ高いスループットでチップスタック(3DIC)を製造するための、できるだけ不良品が出ない方法を提供することである。]
課題を解決するための手段

[0009] この課題は、請求項1に記載の特徴により解決される。本発明の好適な発展形は従属請求項に記載されている。本明細書および/または請求項および/または図に示された少なくとも2つの特徴のあらゆる組み合わせも、本発明の範囲に入る。]
[0010] 本発明の基礎となっている考えは、少なくとも、ベースウェハ上にチップをスタックする間、および、ボンディングのためにチップを熱処理する間に、ウェハを担体上に固定すること、または担体に接合することである。]
[0011] ベースウェハを担体上に固定することにより、C2W法のスループットにとって驚くほど好適に、チップをスタックするまたはチップをベースウェハ上の所定位置へ配置する方法ステップと、チップを熱処理するかまたはチップをベースウェハにボンディングする方法ステップとを分離することが可能になる。熱処理またはボンディングステップは、使用する材料によっては非常に長い時間がかかることがある一方、ベースウェハ上でのチップの位置決めまたはスタックおよび配置という方法ステップは、たとえば1時間に数千チップという非常にゆっくりとした速さで進む可能性がある。]
[0012] そのため、複数の熱処理チャンバ/ボンディングステーションを設け、かつ/または、スタックされたチップを持つ複数のベースウェハを一つの熱処理チャンバ/ボンディングステーション内で加工することにより、スループットを高めることができる。熱処理チャンバとしてはホットプレート、連続加熱炉、またはそれに類するものが考慮される。特に好適なプロセスは、熱処理工程の間、チップに圧力をかけることができるよう修正されたウェハボンドチャンバにより実現できる。]
[0013] その他の方法と比較して、本発明の方法の長所として特に挙げられるのは、大きさの異なるチップをスタックできるということである。]
[0014] 特にベースウェハの応力または湾曲を補償すること、またはこれらを妨げることができるのは、担体にゆるく接続されたベースウェハを使用することだけではない。]
[0015] 担体をベースウェハの大きさにほぼ対応させること、特に、半径の差が10mmより大きくならないようにすることにより、操作をさらに容易にすることができる。]
[0016] 特に好適な固定手段は負圧または真空、静電手段、機械的クランプおよび/または接着であり、接着の際は、熱処理の際の高温においてもベースウェハを担体に確実に固定するために、望ましくは耐熱接着剤が使用される。作り出すべき接合の種類またはチップスタックの高さまたはその他の因子に応じて、異なる固定手段または作用を組み合わせることにより、操作をさらに改善することができる。]
[0017] 本発明の望ましい実施形態においては、垂直方向に隣接するチップの位置合わせが、チップを所定の位置に配置する際に直ちに行われ、その際、配置すべきチップの接点と、その下のチップ層の対応する接点またはベースウェハの接点とが互いに位置合わせされ、接続される。]
[0018] この方法におけるチップ収量は、チップ配置の際に、下の層において機能しているチップの上にのみ、チップを配置するよう注意することにより好適に改善できる。さらに好適には、配置すべきチップに機能的に接続されたすべてのチップの機能を検査し、チップに機能的に接続すべき全てのチップが機能している場合にのみ、チップが配置される。]
[0019] 熱処理またはボンディングステップにおいて、ウェハと、その上に配置されたチップとの間または配置されたチップ間の導電性接続が作り出される。その際、金属接続表面の酸化を回避するために、加熱が、適切な雰囲気、望ましくは酸素を含まない雰囲気内で行われることが好適である。これは特に窒素雰囲気またはその他のたとえばアルゴンなどの不活性な雰囲気を使用することにより達成可能であり、その際、適用例の中には、不活性なだけでなく還元性の雰囲気が特に好適であるものがある。この特性はたとえばパージガスまたは蟻酸蒸気などにより達成できる。このときパージガスは水素と窒素との混合、特に水素2%と窒素98%から水素15%と窒素85%までの混合で構成することができる。この混合において窒素はその他の不活性ガスに置き換えることもできる。]
[0020] チップ配置後にチップの操作性を向上させ、また、ずれが起こらないよう、配置後にチップを接着すること、望ましくは、後続のボンディングステップ中に気化する有機接着剤により接着することが好適である。代替的に、チップは、たとえばシリコン表面または二酸化ケイ素表面または窒化ケイ素表面の間で、好適には室温で自然に生じる分子結合により固定することができる。]
[0021] 本発明の特別な実施形態においてはベースウェハの厚みは、特にバックグラインディングにより、200μm未満、特に100μm未満、望ましくは50μm未満、さらに望ましくは20μm未満である。]
[0022] 特に多くのチップが配置されるベースウェハの直径は少なくとも200mm、特に少なくとも300mm、望ましくは少なくとも450mmである。]
[0023] 本発明の特別な実施形態においては、ステップBまたはCの後に、各チップスタックを基板または基本的に上に位置する最も近いパッケージユニットに接合するために、はんだビーズ(いわゆる「はんだバンプ」または「C4バンプ」)を載せることが、本発明により初めて可能になった。]
[0024] はんだビーズは、融点が低い合金でできており、概してチップ/チップスタックを他の電気/電子部品に接合するのに役立つ。]
[0025] 特に、ベースウェハを貫通する伝導性接続(TSV)を持つベースウェハを使用する場合、チップまたはチップスタックを、ステップBまたはCの後に一つの物質、特に、高温安定性および/または力学的安定性という特徴を持つ物質、特に、有機材料および/またはセラミック材料の物質内に流し込むのが好適である。特に望ましい実施形態においては、該物質内に少なくとも部分的にエポキシ樹脂が含まれているか、または、その物質が完全にエポキシ樹脂で構成されている。本発明の一つの特別な実施形態においてはエポキシ樹脂を含む該物質は繊維強化されたものとすることができる。]
[0026] 本発明の好適な実施形態においては、上記物質には、特に、大気圧未満の圧力、望ましくは真空内において流し込みを実施した後に、大気圧に膨張させることにより、流し込み後に圧力がかけられる。]
[0027] 上記物質、望ましくは熱硬化性物質の効果により、ベースウェハは好適に、流し込み後に担体から取外すことができる。]
[0028] 本発明の望ましい実施形態において上記物質の加工は、流し込み後または流し込み中に該物質がベースウェハに対応する基本モールドに入れられ、かつ/または、該物質が、個々のチップの一番上の層まで除去される、特に削り取られるように行われる。それにより、ベースウェハ、流し込まれたチップおよび上記物質から構成された本体のさらなる操作がさらに容易になり、特に、その操作のために周知の構造を利用することができる。上記物質を除去することにより、正確な平面の表面が作られ、それにより好適に、最上層に冷却要素を載せることができる。]
[0029] 本発明において特に望ましい実施形態においては、ベースウェハおよび/または担体がシリコン製、つまり、担体もウェハである。該ウェハは周知の構造により操作可能であり、追加的な長所として、ベースウェハおよび担体がシリコン製であるならば、担体の熱膨張係数が同一であることが挙げられる。]
[0030] 本発明のさらなる長所、特徴、特性は、以下の望ましい実施形態の説明および図により理解できる。]
図面の簡単な説明

[0031] 本発明の方法を実施するための装置の構造を示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明の第1の実施例による方法の流れを図式的に示した図である。
本発明により製造されたチップスタックを図式的に示した図である。
複数のチップを有する本発明のチップスタックを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明の第2の実施例による方法の流れを図式的に示した図である。
本発明により製造されたチップを図式的に示した図である。
複数のチップを有する、本発明により製造されたチップスタックを図式的に示した図である。]
実施例

[0032] これらの図では、同じ部品、および同じ機能を持つ部品には同じ符号が付与されている。]
[0033] 図1は、本発明の方法を実施するための装置の構成を図式的に示したものであり、ベースウェハがステーションB.1上において、または、予備取付された状態で、担体に取付けられ、また、テープ除去ステーションB.2上において、以前のバックグラインディングプロセスにより存在するバックグラインドテープが除去された後に、図2eまたは図4fに基づいて範囲Aにおいてベースウェハ上へチップ層が配置される。] 図1
[0034] ベースウェハが取付けられた担体は、ロボットアームを備えるロボットB.3を介して操作される。]
[0035] 操作モジュールBにはカセットステーションB.4が設けられており、ここから本方法に必要な材料が取り出され、または再び収容される。]
[0036] チップをチップ配置システムAに配置した後、ベースウェハおよび該ベースウェハ上に場合によっては接着剤で固定されてスタックされたチップを備える担体は、熱処理のためまたはチップのボンディングのためのボンディングステーションCへと導かれる。熱処理中またはボンディング中、すでに次のベースウェハにチップを載せることができる。特にチップ配置に比較して、ボンディングには、要件プロフィールによっては非常に時間がかかる可能性があるため、ボンディングステーションCは複数のボンディングユニットで構成することもできる。]
[0037] たとえばチップスタックのダイスモジュール内での分離など、ベースウェハ上にボンディングされたチップスタックのさらなる操作ステップは図1には示されていないが、ボンディングステーションCに隣接させるか、または望ましくは操作モジュールBの範囲、つまり図1における操作モジュールBの上方に配置することができるため、チップスタックをロボットアームを介して操作することができる。本発明の望ましい実施形態においては、ダイスモジュール内でもまだ担体を使用できるため、チップスタックはベースウェハにボンディングされた後も引続き確実に操作可能とすることができる。] 図1
[0038] 図2aにはシリコン製のベースウェハ1が図示されており、その前面2には、以前の操作ステップによりチップ3が取付けられており、該チップ3は表面2に面一にセットされている。]
[0039] ベースウェハ1は、接合手段4を介して、ここではやはりシリコン製のウェハである担体5に接合されているため、図2bに示すようにベースウェハ1の裏面6からバックグラインディングすることができる。]
[0040] 図2cに示すように、各チップ3の範囲において、ベースウェハ1の裏面6からそれぞれのチップ3まで至る電気的接続7が、ベースウェハ1の裏面6から作り出される。]
[0041] ベースウェハ1の裏面6には、さらなる個別チップ9を電気的に接続するために、導電性接続7上に導電性薄板8が載せられる(図2d参照)。本発明の特別な実施形態においては、チップも導電性接続7に直接接続するかまたはその他の導電性接続ポイントが作り出される。個別チップ9はそれぞれ、一つのチップ3および、該チップ3を収容する一つのシリコン製保持部により構成されている。]
[0042] 図2eに示すように、個別チップ9のチップ面10が導電性薄板8上に載せられ、その際、ステップ2cから2eを場合によっては複数回繰り返して複数の個別チップ9を重ねてスタックする(図3b参照)ことができる。この連続プロセスは、熱処理ステップまたは個々の配置ステップ間のボンディングステップの有無に関わらず実施することができる。個別チップ9は、チップ配置ステーションAにおいてベースウェハ1に配置される。]
[0043] 図2fの方法ステップでは、個別チップ9または場合によっては個別チップ9の複数の層が、本図の実施例ではエポキシ樹脂である物質11内に流し込まれる。]
[0044] チップのボンディングおよび物質11の硬化後、薄くて面積の大きなベースウェハ1が物質11により十分に安定するため、担体5を取外すことができる。担体5の取外しは、図2fに示した流し込みステップ(熱依存)において接合手段を除去することにより自動的に行うことができる。さらに、この取外しステップを後続のプロセスステップの一つにおいて別個に行うことが好適となる可能性があり、その際、該取外しステップは、熱的、化学的、または外部のエネルギー源(たとえば紫外線、赤外線、レーザー、マイクロ波など)の作用により作動させることができる。]
[0045] 図2hに示した方法ステップにおいて、ベースウェハ1は、前面2が上を向くように回転される。]
[0046] 図2iに示されたさらなる方法ステップにおいて、図2kに示したようにはんだビーズ12を載せるために、今や上に載っているチップ3の上に再び導電性薄板8が置かれる。はんだビーズ12は、後にチップ(3DIC)を基板または上に位置する一番近いパッケージユニット/チップ層に接合するためのものである。]
[0047] チップ3の間の結合のための材料としては、さまざまなバリエーションが考慮される。基本的には金属結合、有機結合、無機結合、ハイブリッド結合に分けられる。金属結合においては金属拡散結合、ボンディング中に生じる共晶結合、ボンディング前にすでに存在し、ボンディング中に合金を融解させることができる共晶が挙げられる。該合金は、はんだビーズでもあり、はんだビーズは球の形でウェハ上に置かれ、実質的に圧力の影響なしに結合を行える。また、導電性ポリマーの使用も考慮できる。]
[0048] 図2lの方法ステップにおいては、チップスタックおよびはんだビーズ12を載せたベースウェハが分離フレーム13(ダイシング・フレーム)上に置かれ、次に図2mに示したようにチップスタックが互いに分離される(ダイシング)。]
[0049] 図3aおよび図3bには、上記方法により製造されたチップスタックの2つの例が図示されており、図3aでは、ベースウェハ1のチップ3に一つの個別チップ9のみが取付けられており、図3bのチップスタックでは、ベースウェハ1に4つの個別チップ9が取付けられている。]
[0050] 図4aにはバックグラインドテープ14に接着されたベースウェハ1が図示されており、該ベースウェハ1にはすでに、チップ3および導電性薄板8がベースウェハ1の前面2に取付けられている。]
[0051] 図4bの方法ステップにおいては、ベースウェハ1は背面6からバックグラインディングされ、図4cで回転されることによりベースウェハ1の背面6が下向きになる。]
[0052] 図4dの方法ステップにおいてベースウェハ1の背面6が担体5に固定され、次にバックグラインドテープ14がベースウェハ1の前面2から剥がされる(図4e参照)。]
[0053] 次に続く方法ステップでは、図4fに示すように個別チップ9が、図1のチップ配置ステーションA内において、ベースウェハ1のチップ3の対応する導電性薄板8上に配置され、場合によっては固定される。] 図1
[0054] チップスタックが配置され、場合によっては固定された後、これらチップスタックを載せたベースウェハ1は分離フレーム13上に載せられ、個々のチップスタックが互いに分離される(図4g、図4h、図4i参照)。]
[0055] ベースウェハ1の破損およびチップの損傷を回避するために、ベースウェハ1は望ましくは担体5と一緒に分離フレーム13に載せることができる。]
[0056] 図5aおよび図5bに図示された、完成したチップスタックの例では、図3aおよび3bに図示されたチップスタックとは異なり、チップ3に導電的に接続されている、多くはワイヤの形の配線コネクタ15を介して一つの基板(図示されず)または最終的なチップキャリア(リードフレームとも呼ばれる)の接点に接続することができる。]
[0057] Aチップ配置ステーション
B操作モジュール
B.1移送ステーション
B.2テープ除去ステーション
B.3ロボットアームを有するロボット
B.4カセットステーション
Cボンディングステーション
1ベースウェハ
2 前面
3チップ
4接合手段
5担体
6 裏面
7導電性接続
8導電性薄板
9 個別チップ
10チップ面
11物質
12はんだビーズ
13分離フレーム
14バックグラインドテープ
15 配線セット]
权利要求:

請求項1
複数のチップ(3)を一つのベースウェハ(1)にボンディングする方法であって、前記チップ(3)が複数の層になって前記ベースウェハ(1)上にスタックされ、これら垂直方向に隣接するチップ(3)ならびに前記ベースウェハ(1)と、前記ベースウェハ(1)に垂直方向に隣接するチップ(3)層との間に導電性接続(7)が存在する方法において、以下のステップ;a)前記ベースウェハ(1)を担体(5)上に固定するステップ、b)チップ(3)の少なくとも一つの層を前記ベースウェハ(1)上の所定の位置に配置するステップ、c)前記担体(5)に固定された前記ベースウェハ(1)の上で前記チップ(3)を熱処理するステップ、をこの順番で有することを特徴とする方法。
請求項2
前記ステップb)およびステップc)が異なる装置内で実施されることを特徴とする請求項1に記載の方法。
請求項3
前記担体(5)が少なくとも部分的にシリコンで構成されていて、前記ベースウェハ(1)の大きさにほぼ相当しており、特に、前記ベースウェハ(1)との半径差が10mm以下、特に5mm以下、望ましくは2mm以下、さらに望ましくは1mm以下であることを特徴とする請求項1または請求項2に記載の方法。
請求項4
固定のために、固定手段、特に真空、静電手段、機械的なクランピング、および/または接着剤、望ましくは耐熱性接着剤が使用されることを特徴とする請求項1から請求項3のいずれか一項に記載の方法。
請求項5
チップ(3)が所定の位置に配置される際に、接点が、その下のチップ層またはベースウェハの相応する接点に対応させられ、接続されることを特徴とする請求項1から請求項4のいずれか一項に記載の方法。
請求項6
チップ(3)配置の際、チップ(3)が、その下の層の、機能しているチップ(3)の上にのみ配置されることを特徴とする請求項1から請求項5のいずれか一項に記載の方法。
請求項7
前記熱処理が、酸素が含まれない雰囲気中で、特に不活性な雰囲気中で、望ましくは還元性の雰囲気中で、さらに望ましくはパージガスまたは蟻酸の雰囲気中で行われることを特徴とする請求項1から請求項6のいずれか一項に記載の方法。
請求項8
前記チップ(3)が、配置された後に望ましくは有機接着剤により接着されるかまたは分子結合により固定されることを特徴とする請求項1から請求項7のいずれか一項に記載の方法。
請求項9
前記ベースウェハ(1)の厚さが200μm未満、特に100μm未満、望ましくは50μm未満、さらに望ましくは20μm未満であることを特徴とする請求項1から請求項8のいずれか一項に記載の方法。
請求項10
前記ベースウェハ(1)の直径が少なくとも200mm、特に少なくとも300mm、望ましくは少なくとも450mmであることを特徴とする請求項1から請求項9のいずれか一項に記載の方法。
請求項11
前記チップ(3)またはチップスタックが前記ステップb)またはc)の後に、ある物質(11)内、特に熱的および/または力学的および/または化学的に高い安定性、および/または、疎水性の特性を有する、特に有機的材料、望ましくはエポキシ樹脂、またはセラミック材料の物質(11)内に流し込まれることを特徴とする請求項1から請求項10のいずれか一項に記載の方法。
請求項12
前記流し込み後に、前記物質(11)に圧力がかけられること、特に、大気圧未満、望ましくは真空内で前記流し込みが実施された後に大気圧に膨張することにより圧力がかけられることを特徴とする請求項11に記載の方法。
請求項13
前記物質(11)が室温またはそれより高い温度において流体の形で流し込まれることを特徴とする請求項11または請求項12に記載の方法。
請求項14
前記ベースウェハ(1)が、前記流し込み後に前記担体(5)から取外されることを特徴とする請求項12または請求項13に記載の方法。
請求項15
前記ベースウェハ(1)が前記物質(11)および前記物質(11)内に流し込まれたチップ(3)と共に、前記流し込み後または前記流し込み中に、前記ベースウェハ(1)に対応する基礎モールド内に入れられ、かつ/または、前記物質(11)が前記個別チップ(9)の一番上の層まで除去される、特に研削されることを特徴とする請求項12から請求項14のいずれか一項に記載の方法。
請求項16
前記ステップb)またはc)の後、特に前記流し込み後に、各チップスタックを基板またはさらなるチップスタックに接合するために、はんだビーズ(12)が載せられることを特徴とする請求項1から請求項15のいずれか一項に記載の方法。
請求項17
前記ベースウェハ(1)および/または前記担体(5)がシリコン製であることを特徴とする請求項1から請求項16のいずれか一項に記載の方法。
請求項18
チップ(3)の少なくとも2つの層が前記ベースウェハ(1)上に載せられていることを特徴とする請求項1から請求項17のいずれか一項に記載の方法。
請求項19
前記チップ(3)またはチップスタックが前記ステップb)またはc)の後に、物質(11)、特に熱硬化性物質によりホットエンボスされることを特徴とする請求項1から請求項10のいずれか一項に記載の方法。
請求項20
前記ベースウェハ(1)が前記担体(5)から分離される前に、前記ベースウェハ(1)が、その上にスタックされた前記チップ(3)と一緒に分離フレーム(13)上に固定されることを特徴とする請求項1から請求項19のいずれか一項に記載の方法。
类似技术:
公开号 | 公开日 | 专利标题
US10446456B2|2019-10-15|Integrated circuits protected by substrates with cavities, and methods of manufacture
US9418970B2|2016-08-16|Redistribution layers for microfeature workpieces, and associated systems and methods
US9685426B2|2017-06-20|Package-on-package semiconductor device
US9748216B2|2017-08-29|Apparatus and method for a component package
US10283400B1|2019-05-07|Semiconductor device package and manufacturing method thereof
US9646856B2|2017-05-09|Method of manufacturing a semiconductor device including removing a relief layer from back surface of semiconductor chip
US10090234B2|2018-10-02|Semiconductor device package and manufacturing method thereof
US8729690B2|2014-05-20|Assembly having stacked die mounted on substrate
US8604622B2|2013-12-10|Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
CN103077933B|2018-02-16|三维的芯片到晶圆级集成
US8802507B2|2014-08-12|Fabrication method of semiconductor package device, and fabrication method of semiconductor package structure
US7291543B2|2007-11-06|Thin flip-chip method
JP4406300B2|2010-01-27|半導体装置及びその製造方法
US6809412B1|2004-10-26|Packaging of MEMS devices using a thermoplastic
US20140030851A1|2014-01-30|Method for Fabricating Array-Molded Package-on-Package
US7132739B2|2006-11-07|Encapsulated stack of dice and support therefor
US7202107B2|2007-04-10|Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method
CN102163559B|2013-01-30|堆叠装置的制造方法及装置晶片处理方法
TWI345296B|2011-07-11|Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
EP3093877B1|2019-07-24|Semiconductor package
US10825693B2|2020-11-03|Carrier warpage control for three dimensional integrated circuit | stacking
JP5052130B2|2012-10-17|三次元積層構造を持つ半導体装置及びその製造方法
JP5579402B2|2014-08-27|半導体装置及びその製造方法並びに電子装置
KR100507300B1|2005-08-09|멀티칩 모듈 및 그 제조방법
US6710461B2|2004-03-23|Wafer level packaging of micro electromechanical device
同族专利:
公开号 | 公开日
US20110020982A1|2011-01-27|
US8597980B2|2013-12-03|
KR20110000726A|2011-01-05|
WO2009115240A1|2009-09-24|
EP2104138A1|2009-09-23|
KR20160029867A|2016-03-15|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPH10503324A|1994-08-03|1998-03-24|シーメンスアクチエンゲゼルシヤフト|三次元回路装置の製造方法|
JP2002158257A|2000-11-16|2002-05-31|Mitsubishi Electric Corp|フリップチップボンディング方法|
JP2004273525A|2003-03-05|2004-09-30|Seiko Epson Corp|半導体装置の製造方法、半導体装置、及び電子機器|
JP2005142210A|2003-11-04|2005-06-02|Seiko Epson Corp|半導体実装基板の製造方法、半導体実装基板、3次元実装型半導体装置の製造方法、3次元実装型半導体装置、及び電子機器|
JP2006179562A|2004-12-21|2006-07-06|Seiko Epson Corp|Semiconductor device, semiconductor device manufacturing method, circuit board, and electronic device|
JP2007012848A|2005-06-30|2007-01-18|Elpida Memory Inc|半導体記憶装置及びその製造方法|JP2013524493A|2010-03-31|2013-06-17|エーファウ・グループ・エー・タルナー・ゲーエムベーハー|二面上にチップを備えたウェハを製造するための方法|US5090609A|1989-04-28|1992-02-25|Hitachi, Ltd.|Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals|
JP4245754B2|1999-11-02|2009-04-02|パナソニック株式会社|半導体装置|
US6640423B1|2000-07-18|2003-11-04|Endwave Corporation|Apparatus and method for the placement and bonding of a die on a substrate|
US6841883B1|2003-03-31|2005-01-11|Micron Technology, Inc.|Multi-dice chip scale semiconductor components and wafer level methods of fabrication|
AT7038U1|2004-03-24|2004-07-26|Datacon Semiconductor Equip|Einrichtung zum verbinden von elektronischen schaltungen|
US7078320B2|2004-08-10|2006-07-18|International Business Machines Corporation|Partial wafer bonding and dicing|
KR100621438B1|2005-08-31|2006-09-08|삼성전자주식회사|감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법|
US20070235496A1|2006-04-07|2007-10-11|Yoganandan Sundar A L N|Multi-orifice collet for a pick-and-place machine|
US7648856B2|2006-08-28|2010-01-19|Micron Technology, Inc.|Methods for attaching microfeature dies to external devices|
US20090107545A1|2006-10-09|2009-04-30|Soltaix, Inc.|Template for pyramidal three-dimensional thin-film solar cell manufacturing and methods of use|
US8367471B2|2007-06-15|2013-02-05|Micron Technology, Inc.|Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices|EP2299486B1|2009-09-18|2015-02-18|EV Group E. Thallner GmbH|Verfahren zum Bonden von Chips auf Wafer|
KR101665302B1|2010-05-20|2016-10-24|에베 그룹 에. 탈너 게엠베하|칩 스택 제조 방법, 및 본 방법을 실시하기 위한 캐리어|
TW201241941A|2010-10-21|2012-10-16|Sumitomo Bakelite Co|A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method|
TWI543273B|2011-08-09|2016-07-21|索泰克公司|在三度空間集積製程中使用可回收底材形成之接合半導體構造|
US8617925B2|2011-08-09|2013-12-31|Soitec|Methods of forming bonded semiconductor structures in 3D integration processes using recoverable substrates, and bonded semiconductor structures formed by such methods|
FR2979167B1|2011-08-19|2014-03-14|Soitec Silicon On Insulator|Formation de structures semi-conductrices liées dans des processus d'intégration tridimensionnelle en utilisant des substrats récupérables|
US8912091B2|2013-01-10|2014-12-16|International Business Machines Corporation|Backside metal ground plane with improved metal adhesion and design structures|
法律状态:
2012-01-21| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
2013-02-14| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
2013-02-27| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
2013-05-15| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130514 |
2014-02-11| RD03| Notification of appointment of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140210 |
2014-02-26| RD04| Notification of resignation of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140225 |
2014-03-04| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140303 |
2014-07-04| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
2014-07-31| A911| Transfer of reconsideration by examiner before appeal (zenchi)|Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140730 |
2014-10-06| A912| Removal of reconsideration by examiner before appeal (zenchi)|Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141003 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]