複数の放出層を有するマイクロチャネルプレートデバイスを製作する方法

专利摘要:
マイクロチャネルプレートを製作する方法は、基板の上部表面から基板の下部表面に延びる複数の孔を規定することを含み、複数の孔は第１の放出層を形成する外側表面に抵抗材料を有する。第２の放出層は、第１の放出層の上に形成される。第２の放出層は、時間の関数として二次電子放出効率の増加および利得劣化の減少のうちの少なくとも１つを達成するために選ばれる。上部電極は基板の上部表面に形成され、下部電極は基板の下部表面に形成される。
公开号:JP2011513920A
申请号:JP2010548824
申请日:2009-02-24
公开日:2011-04-28
发明作者:ニール；ティー． サリバン，；ルーフィグナック，；フィリップ デ；アントン トレムシン，；デイビッド ビューリュー，；マイケル；ディー． ポッター，
申请人:アラディアンス インコーポレイテッドＡｒｒａｄｉａｎｃｅ，Ｉｎｃ．；
IPC主号:H01J43-24

专利说明:

[0001] 本明細書において用いられるセクションの表題は、編成の目的のみのためであり、本出願において説明される主題を限定するものとして解釈されるべきではない。]
[0002] （連邦政府の研究についての声明）
本発明は、国防高等研究計画局（ＤＡＲＰＡ）によって授与された助成金番号ＨＲ００１１−０５−９−０００１の下で政府支援によってなされた。政府は、本発明に一定の権利を有する。]
背景技術

[0003] （発明の背景）
マイクロチャネルプレート（ＭＣＰ）は、イオンおよび電子によって生成される非常に弱い信号を検出するために用いられる。例えば、マイクロチャネルプレートは、光増幅デバイスにおける電子増倍管として一般的に用いられる。マイクロチャネルプレートは、高抵抗材料のスラブであり、スラブを通って延びる複数の小さな管またはスロット（マイクロチャネルとして公知である）を有する。マイクロチャネルは、互いに平行であり、表面に対して少し角度をつけて位置を決められ得る。マイクロチャネルは通常、密に分布させられる。高二次電子放出効率を有する高抵抗層が、複数のチャネルの各々の内側表面上に形成され、その結果、その高抵抗層はダイノードとして機能を果たす。伝導性コーティングがマイクロチャネルプレートを備えているスラブの上部表面および下部表面に形成される。]
[0004] 動作時、加速電圧がマイクロチャネルプレートの上部表面および下部表面上の伝導性コーティング全体に印加される。加速電圧は、複数のチャネルの各々の向かい合う端部の間に電位の傾きを作る。複数のチャネル内を進行するイオンおよび電子が加速される。これらのイオンおよび電子は、高二次電子放出効率を有する高抵抗層に衝突し、それによって、二次電子を生成する。二次電子は、加速され、抵抗層との多数の衝突を受ける。その結果、電子は、複数のチャネルの各々の内部で増倍される。電子は、ついには複数のチャネルの各々のアノード端部を通過する。電子は、蛍光面などの電子感応画面上に画像を形成するために、検出され得るかまたは用いられ得る。]
課題を解決するための手段

[0005] （図面の簡単な説明）
好ましい例示的な実施形態に従う、本発明は、そのさらなる利点と共に、添付の図面に関連して解される以下の詳細な説明においてより具体的に説明される。図面は必ずしも縮尺どおりではなく、その代わり概して、本発明の例示の原理が強調される。]
[0006] （詳細な説明）
本明細書において「一実施形態」または「実施形態」と言及することは、実施形態に関連して説明される特定の特徴、構造、または特性が本発明の少なくとも一つの実施形態に含まれることを意味する。本明細書における様々な箇所における句「一実施形態において」が出現することがすべて同じ実施形態を言及するとは限らない。]
[0007] 本発明が動作可能な状態である限り、本発明の方法の個々のステップが任意の順序で、そして／または同時に実行され得ることは理解されるべきである。さらに、本発明が動作可能な状態である限り、本発明の装置および方法が任意の数またはすべての説明される実施形態を含み得ることは理解されるべきである。]
[0008] 本教示は、添付の図面に示されるような本教示の例示的実施形態を参照して、ここでより詳細に説明される。本教示は様々な実施形態および実施例に関連して説明されるが、本教示がそのような実施形態に限定されることは意図されない。それどころか、本教示は、当業者によって理解されるように、様々な代案、改変および均等物を包含する。本明細書の教示にアクセスする当業者は、本明細書に説明されるように本開示の範囲内であるさらなる実装、改変、実施形態、ならびに他の使用分野を認識する。]
[0009] 本発明は、強化された二次電子放出を示す連続ダイノードを有するマイクロチャネルプレートデバイスを製作する方法に関する。本発明の様々な実施形態において、少なくとも第１および第２の放出層は、マイクロチャネルプレートの複数のチャネルの各々において製作される。公知のマイクロチャネルプレートのほとんどは、ガラスから製作される。例えば、１つの一般的なタイプのマイクロチャネルプレートは、ガラスプレートに複数の小さい孔を形成することによって製作される。しかしながら最近、マイクロチャネルプレートは半導体材料から構成される。当業者は、本発明の方法が従来のガラスマイクロチャネルプレートと、半導体マイクロチャネルプレートと、セラミックマイクロチャネルプレートとを含む任意のタイプのマイクロチャネルプレートと共に用いられ得ることを理解する。]
図面の簡単な説明

[0010] 図１Ａは、本発明に従って製作された複数の放出層を有するマイクロチャネルプレートの断面の斜視図を例示する。
図１Ｂは、本発明に従って製作された複数の放出層を有する単一チャネル電子増倍管の斜視図を例示する。
図１Ｃは、本発明に従って製作されたマイクロチャネルプレートの単一孔または単一チャネル電子増倍管の断面を例示する。
図２Ａは、従来のマイクロチャネルプレートに対する出力電流の関数としての利得と本発明に従って第１および第２の放出層を有するように製作されたマイクロチャネルプレートに対する出力電流の関数としての利得とを比較する実験結果を例示する。
図２Ｂは、単一の放出層を有する従来のマイクロチャネルプレートに対する抽出電荷および本発明に従って第２の放出層を有するように製作されたマイクロチャネルプレートに対する抽出電荷から結果として生ずる利得劣化データを例示する。
図２Ｃは、本発明に従って第２の放出層を有するように製作されたマイクロチャネルプレートに対する利得回復データの図を例示する。
図３は、本発明に従って第１および第２の放出層を有するように製作されたガラスマイクロチャネルプレートを製作する方法を例示する。] 図１Ａ 図１Ｂ 図１Ｃ 図２Ａ 図２Ｂ 図２Ｃ 図３
実施例

[0011] 図１Ａは、本発明に従って製作される複数の放出層を有するマイクロチャネルプレート１００の断面の斜視図を例示する。マイクロチャネルプレート１００は基板１０２を含み、基板１０２は基板１０２の上部表面１０６から基板１０２の下部表面１０８に延びる複数のマイクロチャネルまたは孔１０４を規定する。] 図１Ａ
[0012] 多数のタイプの基板材料がマイクロチャネルプレート１００に用いられ得る。例えば、基板材料は、長年にわたり従来のガラスマイクロチャネルプレートに用いられてきたガラスファイバのプレートと同じプレートであり得る。例えば、Ｍｉｃｒｏｃｈａｎｎｅｌ Ｐｌａｔｅ Ｄｅｔｅｃｔｏｒｓ、Ｊｏｓｅｐｈ Ｗｉｚａ、Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ、Ｖｏｌ．１６２、１９７９、５８７〜６０１ページを参照されたい。]
[0013] シリコンは、最近、マイクロチャネルプレートのための基板として用いられてきた。例えば、本譲受人に譲渡されている、Ｌｏｃｋｗｏｏｄへの米国特許第６，５２２，０６１ Ｂ１号を参照されたい。シリコンマイクロチャネルプレートは、ガラスマイクロチャネルプレートと比較していくつかの利点を有する。シリコンマイクロチャネルプレートは、より正確に製作され得る。なぜなら、孔は、ガラスマイクロチャネルプレートのような手動の積み重ねとは異なり、リソグラフィにより規定され得るからである。非常に高度に開発されているシリコン処理技術は、そのようなマイクロチャネルプレートを製作することに適用され得る。また、シリコン基板は、他の材料との処理適合性がはるかに高く、高温処理に耐え得る。対照的に、ガラスマイクロチャネルプレートは、シリコンマイクロチャネルプレートよりはるかに低い温度で溶融する。さらにシリコンマイクロチャネルプレートは、他のデバイスと容易に一体化され得る。例えば、シリコンマイクロチャネルプレートは、様々なタイプの他の電子デバイスおよび光学デバイス（例えば、光検出器）、ＭＥＭＳ、および様々なタイプの電気および光学の集積回路などと容易に一体化され得る。当業者は、基板材料が多数の他の種類の絶縁基板材料のうちの任意１つであり得ることを理解する。]
[0014] マイクロチャネルプレート１００における複数の孔１０４の各々は、少なくとも２つの放出層を含む。本発明に従って製作されるマイクロチャネルプレートは、孔に形成される任意の数の放出層を含み得る。様々な実施形態において、他の抵抗層は、複数の孔１０４の外側表面、放出層間、および／または外側の放出層の外側表面に形成され得る。また、様々な実施形態において、薄い伝導性層は、複数の孔１０４の外側表面、放出層間、および／または外側の放出層の外側表面に形成され得る。様々な可能な抵抗層および伝導性層は、図１Ｃに関連してより詳細に説明される。] 図１Ｃ
[0015] 伝導性電極１１０、１１２は、マイクロチャネルプレート１００の上部表面１０６および下部表面１０８に堆積される。伝導性電極１１０、１１２は、マイクロチャネルプレート１００において複数の孔１０４に電気的接触を提供する。電源１１４は、複数のマイクロチャネルプレートにバイアス電圧を提供するように、マイクロチャネルプレート１００の上部方面１０６および下部表面１０８に電気的に接続される。電源１１４はマイクロチャネルプレート１１０にバイアスをかけ、その結果、複数の孔１０４の各々は連続ダイノードとしての機能を果たす。]
[0016] 図１Ｂは、本発明に従って製作される複数の放出層を有する単一チャネル電子増倍管１５０の斜視図を例示する。単一チャネル電子増倍管１５０は、図１Ａに関連して説明されたマイクロチャネルプレート１００に構造および動作上、類似している。しかしながら、単一チャネル電子増倍管１５０は、１つの電子増倍チャネル１５２のみを含む。単一の放出層を有する類似した単一チャネル電子増倍管デバイスが市販されている。] 図１Ａ 図１Ｂ
[0017] 単一チャネル電子増倍管１５０は電源１５４を含み、電源１５４は電子増倍管１５０の上部表面１５６および下部表面１５８に電気的に接続される出力を有する。単一チャネル電子増倍管１５０の破断部分は、複数の放射層１６０を示す。破断部分はまた、電子増倍１６４を生成するイオン１６２、および結果として生ずる出力電子１６６を示す。]
[0018] 図１Ｃは、本発明に従って製作されるマイクロチャネルプレートまたは単一チャネル電子増倍管の単一孔１８０の断面を例示する。第１の放出層１８２は、孔１８０の外側表面に形成される。第１の放出層１８２は、比較的高い二次電子放出効率を有する抵抗材料である。いくつかの実施形態において、第１の放出層１８２は、従来のマイクロチャネルプレートに一般的に用いられる鉛低減ガラス層などの鉛低減ガラス層である。様々な他の実施形態において、第１の放出層１８２は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つである。] 図１Ｃ
[0019] いくつかの実施形態において、薄い障壁層１８４は、第１の放出層１８２が形成される前に、孔１８０の外側表面に形成される。薄い障壁層１８４は、二次電子放出を改善するかまたは最適化するために用いられ得る。さらに、薄い障壁層１８４は、孔１８０の外側表面を不動態化し、イオンが孔１８０の表面から移動するのを防ぐために用いられ得る。マイクロチャネルプレート内に維持され、孔１８０を通して電子を動かす静電界はまた、孔１８０を通して、光電陰極またはマイクロチャネルプレートと共に使用する他の下流のデバイスもしくは器具の方に移動する任意の陽イオンを動かす。これらの陽イオンは、水素、酸素、および窒素などのかなりの大きさの気体原子の原子核を含み得る。これらの気体原子は、電子よりはるかに質量がある。そのような気体の陽イオンは光電陰極に衝突し得、光電陰極に物理的および化学的損傷を引き起こし得る。孔１８０内に存在するかまたは光電陰極に隣接した他の気体原子は、光電陰極に化学的に結合し、光電陰極を害することに効果があり得る。]
[0020] 一実施形態において、障壁層１８６は、第１の放出層１８２の上部に形成される。障壁層１８６は、第１の放出層１８２とそれに続く放出層との間に障壁を形成する。障壁層１８６の抵抗は、特定の性能、寿命、および／または収量目標（マイクロチャネルプレートの所定の電流出力を達成することなど）を達成するように調整され得る。これらの実施形態のいくつかにおいて、障壁層１８６は、第１の放出層１８２の上に堆積されるかまたは成長させられる半導体材料の層である。一特定の実施形態において、障壁層１８６は、当該分野において公知の多くの堆積技術のうちの１つによって堆積される金属酸化物層である。]
[0021] 一実施形態において、障壁層１８６は、第１の放出層１８２と第２の放出層との間の材料界面に複数の電荷トラップを形成するために選ばれる。電荷トラップが伝導性層から満たされるとき、電荷トラップは、放出された二次電子を取り替えるための電子の強化された供給源と、電子放出の可能性を実質的に増加させる電界強化との両方を提供し、それによって二次電子産出を増加させる。例えば、鉛ガラスマイクロチャネルプレートを用いる実施形態において、二次電子放出表面は、ＳｉＯ２の薄膜層を含み得る。]
[0022] ＳｉＯ２ゲート誘電体にＡｌ２Ｏ３などの第２の誘電体を追加することが結果としてＳｉＯ２／Ａｌ２Ｏ３材料界面に位置を定められる界面状態の数の増加をもたらすことは、ＭＯＳトランジスタに関する研究から当該分野において公知である。ＭＯＳトランジスタにおけるこれらの界面状態が電子電荷トラップとして働くことは公知である。マイクロチャネルプレートにおいてこれらの電荷トラップが孔構造内の電界を変化させ、孔構造は、増倍処理の結果、孔の中に放出する電子電荷を補充するデバイスの能力を高めるように働くことが発見された。また、占有された電荷トラップは、高められた電界を提供し、高められた電界は、生成された電子が放出する確率を実質的に増加させ、従って、二次電子産出を増加させる。この電荷トラップ機構は、タイムリーな電子補充を可能にすることによって、高められた二次電子放出を支持し、デバイスのタイミング性能をも改善する。]
[0023] さらに孔１８０は、第１の放出層１８２または障壁層１８６の上に形成される第２の放出層１８８を含む。様々な実施形態において、第２の放出層１８８はまた、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つであり得る。いくつかの実施形態において、第２の放出層１８８の厚さおよび材料特性は、概して、単一の放出層によって作製される従来のマイクロチャネルプレートと比較してマイクロチャネルプレートの二次電子放出効率を増加させるために選ばれる。いくつかの実施形態において、第２の放出層１８８の厚さおよび材料特性は、概してイオン移動に対する障壁を提供するために選ばれる。]
[0024] 図１Ｃは、第１の放出層１８２および第２の放出層１８８を有するマイクロチャネルプレートを例示する。しかしながら、当業者は、マイクロチャネルプレートが本発明に従って任意の数の放出層によって製作され得ることを理解する。３つ以上の放出層を含む実施形態において、異なる放出層の組成および厚さの多くの可能な組合せがある。さらに、複数の放出層が伝導性もしくは抵抗の障壁層を有するかまたは無しで積み重ねられ得る。] 図１Ｃ
[0025] 第２の放出層（およびそれに続く放出層）の厚さおよび材料特性はまた、特定の性能、寿命、および／または歩留まりの目標を達成するように選ばれ得る。いくつかの実施形態において、第２の放出層の厚さおよび組成のうちの少なくとも１つは、マイクロチャネルプレートの二次電子放出効率および信号対雑音比などのデバイス性能を最大にするために選ばれる。また、いくつかの実施形態において、第２の放出層１８８の厚さおよび組成のうちの少なくとも１つは、マイクロチャネルプレートの場の均一性を最適化し、マイクロプレート全体の画像歪みを最小にするために選ばれる。]
[0026] また、一実施形態において、第２の放出層の厚さおよび組成のうちの少なくとも１つは、マイクロチャネルプレートにおける場利得均一性全体を最大にするために選ばれ、画像歪みを減少させる。隣接した孔間において抵抗および電子放出における重大な孔対孔の相違があり得る。これらの相違は、ガラスマイクロチャネルプレートにおいて特に重大である。なぜなら、孔を規定するために用いられるファイバは異なる時間に製造され、このことは、結果として、個々の孔性能（例えば、利得）に影響を与える、組成の相違をもたらすからである。第２の放出膜を適用することは、マイクロチャネルプレートデバイス内のすべての孔に同じ処理ステップを受けさせ、このことは、より均一な孔対孔デバイス性能をもたらす。第２の放出膜はまた、場の均一性の強化および画像歪みの減少により全デバイス性能の改善という結果をもたらす。]
[0027] 本発明の一局面は、第２の放出層１８８が第１の放出層１８２の上に直接形成され得ることである。本発明のこの実施形態において、任意のタイプの製造されるマイクロチャネルプレートの性能は、本発明の方法を用いることによって高められ得る。すなわち、第２の放出層または複数の放出層は、先に製造されたマクロチャネルプレートの孔に形成され得、マイクロチャネルプレートの性能を高め得る。]
[0028] 実験は、原子層堆積（ＡＬＤ）によって、先に製造されたマイクロチャネルプレートにＡｌ２Ｏ３を堆積することがマイクロチャネルプレートの性能を実質的に高めることを示した。原子層堆積は、数オングストロームもの薄い厚さを有する非常に均一な、ピンホールのない膜を生成することにおいて有効であることが示された。ＡＬＤによって堆積される膜は、物理蒸着法（ＰＶＤ）、熱蒸発、および化学蒸着法（ＣＶＤ）などの他の堆積方法と比較して、比較的高い品質と、高い膜完全性とを有する。]
[0029] 原子層堆積（ＡＬＤ）は、極度に薄いコーティングを作るために用いられる気相化学処理である。原子層堆積は、自己制限反応（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ ｒｅａｃｔｉｏｎ）を用いるＣＶＤの変種である。用語「自己制限反応」は、本明細書において、なんらかの方法で自身を制限する反応を意味することであると定義される。例えば、自己制限反応は、反応物が反応によって完全に消費された後に、または堆積表面の反応領域が一旦占有されると、終了することによって自身を制限し得る。]
[0030] 原子層堆積反応は、典型的には２つの薬品を用い、その２つの薬品は時々前駆物質薬品と呼ばれる。これらの前駆物質薬品は、連続して１回に１度、表面に反応する。薄膜は、前駆物質を成長表面に繰り返し露出することによって堆積される。ＡＬＤの一方法は、一種類の前駆物質気体のパルスを反応チャンバに連続して注入する。所定の時間後、異なる種類の前駆物質気体の別のパルスが反応チャンバの中に注入され、所望の材料の単一層を形成する。この方法は、所望の厚さを有する膜が成長表面に堆積されるまで繰り返される。]
[0031] 本発明のマイクロチャネルプレートの別の局面は、第２の放出層１８８および第１の放出層１８２に形成される任意の他の抵抗層および伝導性層が第１の放出層１８２を保護し、不動態化することである。放出層は容易に損傷され得る。ガラスマイクロチャネルプレートにおいて、Ｐｂガラス調合に含まれるアルカリ金属は、バルク材料において比較的安定している。しかしながら、放出層を形成するマイクロチャネルの外側表面上の鉛低減ケイ酸ガラス（ＲＬＳＧ）に含まれるアルカリ金属は、膜構造内において単に遊離して保持される。なぜなら、高温の水素環境へのアルカリ金属の露出が、材料構造における接合を壊す酸素を除去するからである。電子増倍中に起る電子衝撃は、これらの要素を膜から腐蝕する。この腐食は、時間の経過によりマイクロチャネルプレートの利得を劣化させる。ケイ素マイクロチャネルプレートにおいて、放出層は典型的には非常に薄いコーティングであり、これもまた通常のデバイス動作中に起る電子衝突中に腐食する。]
[0032] 従って、様々な実施形態において、第２の放出層の厚さおよび組成のうちの少なくとも１つは、マイクロチャネルプレートを不動態化するために選ばれ得、その結果、マイクロチャネルから放出されるイオン数は減少させられる。マイクロチャネルプレートから放出されるイオンの数を減少させることは、マイクロチャネルプレートの寿命を改善する。マイクロチャネルプレートを不動態化するために第２の放出層の厚さおよび組成を選ぶこともまた、処理歩留まりを改善する。]
[0033] 本発明のマイクロプレートのなおも別の局面は、第１の放出層１８２および第２の放出層１８８が互いに無関係に最適化され得ることである。第１の放出層１８２および第２の放出層１８８はまた、様々な性能、寿命、および歩留まりの目標を達成するために、他のマイクロプレートパラメータとは無関係に最適化され得る。例えば、二次電子放出層１８２、１８８は、高いもしくは最大の二次電子放出効率または長いもしくは最大の寿命を達成するために別個に最適化され得る。]
[0034] 様々な放出層を独立して最適化する能力は重要である。なぜなら、マイクロチャネルプレートの性能は、孔における連続ダイノードを形成する結合された放出層の特性によって決定されるからである。連続ダイノードは、少なくとも３つの異なる機能を提供する放出および伝導性の表面特性を有しなければならない。第１に、連続ダイノードは、効率的な電子増倍に望ましい放出表面特性を有しなければならない。第２に、連続ダイノードは、放出層が放出された電子を置き換えるのに適切な電流を支持することを可能にする伝導特性を有しなければならない。第３に、連続ダイノードは、放出された電子に対する加速電界を確立することを可能にする伝導特性を有しなければならない。]
[0035] 公知のマイクロチャネルプレートの放射層において二次電子の生成を最大にすることは、結果として、放出された電子を置き換えるに必要な電流を適切に支持するには高過ぎる抵抗を有する放出層かまたは電子を放出することが可能な加速電界を確立するのには低過ぎる抵抗を有する放出層をもたらし得る。すなわち、結合された放出層が、放出された電子を置き換えるのに適切であり、放出された電子のための加速電界を確立するのに適切である電流を支持することを可能にする伝導特性を達成するのに必要な抵抗は、典型的には二次電子放出を最大にする抵抗値ではない。]
[0036] 結果として、これらの３つの機能、すなわち二次電子を放出すること、放出された電子を置き換えること、および放出された電子のための加速電界を確立することの性能は、典型的には単一の放射層によって同時に最大化されることは可能ではない。従って、先行技術の単一の放出層マイクロチャネルプレートデバイスにおいて、放出層の二次放出特性は、二次電子放出を最大にするために最適化されることは可能ではなく、従って、マイクロチャネルプレートの感度性能を最大にするために最適化されることは可能ではない。実際は、ほとんどの公知のマイクロチャネルプレートは、二次電子放出を最適化するよりはむしろ放出層の抵抗を最適化するように製作される。本発明の方法は、様々な放出層が１つ以上の性能、寿命または歩留まりの目標に対して独立して最適化されることを可能にする。]
[0037] 図２Ａは、従来のマイクロチャネルプレートに対する出力電流および本発明に従って第１の放出層と第２の放出層とを有するマイクロチャネルプレートに対する出力電流の関数として利得を比較する実験結果を例示する。単一の放出層を有する従来のマイクロチャネルプレートに関する、図２Ａに示されるデータは、暗視デバイスにおいて一般的に用いられる製造されたマイクロチャネルプレートデバイスを用いてとられた。本発明に従って第１および第２の放出層を有するマイクロチャネルプレートに関するデータは、同じ製造されたマイクロチャネルプレートデバイスであって、第２の放出層を形成するために本発明の方法によってさらに処理された、マイクロチャネルプレートデバイスを用いてとられた。本発明のマイクロチャネルプレートの１つの特徴は、これらのマイクロチャネルプレートデバイスの性能を高めるために、製造された完全に既製のデバイス上に複数の放出層が形成され得ることである。] 図２Ａ
[0038] データは、３つの異なる同様に製造されたマイクロチャネルプレートデバイスに関して提示される。同様に製造されたマイクロチャネルプレートデバイスは、約４．８ミクロンに等しい孔直径と、約２４０ミクロンに等しいマイクロチャネルプレート厚さと、約５０に等しい孔長さ対孔直径比率とを有する。同様に製造されたマイクロチャネルプレートは、動作中、８８０ボルトでバイアスをかけられた。利得データは、単一の放出層を有する３つの異なる同様に製造されたマイクロチャネルプレートデバイスに関してナノアンペアで出力電流の関数として提示される。平均利得は、約８００であると決定された。]
[0039] ３つの異なる同様に製造されたマイクロチャネルプレートデバイスは次いで、本発明の方法によってさらに処理され、第２の放出層を形成した。１０ナノメートルのＡｌ２Ｏ３放出層は、同様に製造されたマイクロチャネルプレートの最初の単一の放出層上に直接形成された。利得データは、本発明に従って形成された第２の放出層を有する３つの同様に製造されたマイクロチャネルプレートデバイスに対して、ナノアンペアで出力電流の関数として提示される。平均利得は、約７，５００と決定された。従って、本発明に従う第２の放出層は、約９．４の利得乗数を提供した。]
[0040] 類似の実験が、市販されている第２のタイプのマイクロチャネルプレートデバイスを用いてプレフォームされた。この第２のタイプのマイクロチャネルプレートデバイスは、第１のタイプのマイクロチャネルプレートデバイスと比較して比較的大きな寸法を有する。第２のタイプのマイクロチャネルプレートデバイスは、約１０ミクロンに等しいマイクロチャネルプレート孔直径と、約４００ミクロンに等しいマイクロチャネルプレート厚さと、約４０に等しい孔長さ対孔直径比率とを有するように製造された。第２のタイプのマイクロチャネルプレートデバイスは、約２２，０００の既製の利得を有するように測定された。]
[0041] ３つの第２のタイプのマイクロチャネルプレートデバイスは次いで、本発明の方法によってさらに処理され、第２の放出層を形成した。１０ナノメートルのＡｌ２Ｏ３放出層は、マイクロチャネルプレートデバイスにおける最初の放出層上に直接形成された。利得データは、本発明に従って形成された第２の放出層を有する第２のタイプのマイクロチャネルプレートデバイスに対して、ナノアンペアで出力電流の関数として提示される。平均利得は、約２３５，０００と決定された。従って、第２の放出層は、約１０．７の利得乗数を提供した。]
[0042] 図２Ｂは、単一の放出層を有する従来のマイクロチャネルプレートおよび本発明に従って製作された第２の放出層を有するマイクロチャネルプレートに対する抽出された電荷に起因する利得劣化データ２５０を例示する。利得劣化データは、９０ｆＡ／孔の入力電流および１，０００Ｖバイアスによって動作するマイクロチャネルプレートデバイスに対して獲得された。単一の放出層を有する従来のマイクロチャネルプレートに対するバイアス電流は、約１２．５μＡであり、本発明に従う第２の放出層を有するマイクロチャネルプレートに対するバイアス電流は、約１４．５μＡであった。] 図２Ｂ
[0043] 相対利得データは、クーロン／ｃｍ２で全抽出電荷密度の関数として描かれた。相対利得劣化データ２５０は、全抽出電荷の関数として本発明に従って製作された第２の放出層を有するマイクロチャネルプレートに対する利得劣化が実質的により少ないことを示す。利得劣化データは、第２の放出層がマイクロチャネルプレートの寿命を実質的に伸ばし得ることを示す。]
[0044] 図２Ｃは、本発明に従って第２の放出層を有するマイクロチャネルプレートに対する利得回復データの図表を例示する。利得データは、暗視デバイスにおいて一般的に用いられる従来の単一放出層を有する製造されたマイクロチャネルプレートに関して提示される。さらに、利得データは、デバイスが高電流に曝される初期通電テスト期間後、同じ製造されたマイクロチャネルプレートデバイスに関して提示される。最大値が結果として１０μＡ出力電流（これはデバイスストリップ電流のおおよそ１０倍）となる入力電流ステップにわたる通電テスト期間中の全抽出電荷は、約０．０１クーロンであった。利得データの比較は、通電テスト期間中に動作に起因する利得の実質的な降下を示す。] 図２Ｃ
[0045] さらに、利得回復データは、第２の放出層が本発明に従って製作された後、同じ製造されたマイクロチャネルプレートデバイスに関して提示される。第２の放出層は、おおよそ７．５ｎｍ厚であるＡｌ２Ｏ３層である。データは、結果として生じる利得が最初に製造されたデバイスの利得よりも実質的に高いことを示す。従って、本発明に従って第２の放出層を形成することは、結果として、劣化したマイクロチャネルプレートデバイスを修理するかまたは「治し（ｈｅａｌｉｎｇ）」、初期利得の実質的な改善をもたらす。]
[0046] 図３は、本発明に従って第１および第２の放出層を有するガラスマイクロチャネルプレートを製作する方法３００を例示する。方法３００は、単一の二次放出層を有する従来のガラスマイクロチャネルプレートを形成するために一般的に用いられるガラスマルチファイバドロー（ＧＭＤ）処理を用いる。ＧＭＤ処理の詳細な説明に関して、例えば、Ｍｉｃｒｏｃｈａｎｎｅｌ Ｐｌａｔｅ Ｄｅｔｅｃｔｏｒｓ，Ｊｏｓｅｐｈ Ｗｉｚａ，Ｎｕｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ，Ｖｏｌ．１６２，１９７９，ｐａｇｅｓ ５８７−６０１を参照されたい。] 図３
[0047] ガラスマイクロチャネルプレートの製作は、特別に調合された鉛ガラスから作られる複数の個々の複合ファイバから始まる。例えば、一実施形態において、個々の複合ファイバは、アルカリ鉛ケイ酸クラッディングガラスによって囲まれるバリウムホウケイ酸コアガラスを含む。]
[0048] 第１のステップ３０２において、複数のファイバは、周知の方法によってチューブ内ロッドプレフォームの下方に延伸される。第２のステップ３０４において、個々の複合ファイバは、配列して一緒に詰められる。様々な実施形態において、配列は、六角形の配列または長方形の配列であり得る。第３のステップ３０６において、個々の複合ファイバの詰められた配列は次いで、マルチファイバ束となるように再度延伸される。第４のステップ３０８において、マルチファイバ束は、一緒に積み重ねられ、ガラスエンベロープ内において融合され、中実のブール（ｓｏｌｉｄ ｂｏｕｌｅ）を形成する。第５のステップ３１０において、中実のブールは次いで、スライスされ、プレートを形成する。結果として生じるプレートは次いで、縁どりされ、磨かれる。第６のステップ３１２において、溶解可能コアガラスは次いで、化学エッチングによって除去され、それによって、マイクロチャネル３１６の配列を含むマイクロチャネルプレート３１４を生成する。]
[0049] 第７のステップ３１８において、マイクロチャネル３１６の配列を含むマイクロチャネルプレート３１４は、マイクロチャネル３１６の外側表面３２２上の鉛低減ケイ酸ガラス（ＲＬＳＧ）の放出層３２０を生成する水素還元環境に曝される。ＲＬＳＧ放出層３２０は、マイクロチャネルにおいて連続ダイノードを形成する。第７のステップ３１８において、水素還元処理の時間および温度は、両方とも正確に制御され、その結果、マイクロチャネル３１６の外側表面３２２上のＲＬＳＧ放出層３２０は、必要とする電子増倍に対する所望の伝導表面特性を有する。]
[0050] いくつかの実施形態において、薄い障壁層３２４は、マイクロチャネルの外側表面３２２に鉛低減ケイ酸ガラス（ＲＬＳＧ）の放出層３２０を生成する水素還元環境にマイクロチャネルを曝す前に、マイクロチャネル３１６の外側表面３２２に堆積される。薄い障壁層３２４の組成および厚さは、マイクロチャネルプレートの二次電子効率を増加させるか、または特定のマイクロチャネルプレート電流を達成するように選ばれ得る。]
[0051] いくつかの実施形態において、薄い抵抗障壁層または伝導性障壁層３２６は、第１の放出層３２０に堆積される。これらの実施形態において、薄い抵抗障壁層または伝導性障壁層３２６の厚さおよび組成は、マイクロチャネルプレートの特定の出力電流を最大にするかまたは達成するように仕立てられ得る。]
[0052] 第８のステップ３２８において、第２の放出層３３０は、ＲＬＳＧ放出層３２０、またはいくつかの実施形態において、障壁層３２６に堆積される。第２の放出層３３０の組成および厚さは、マイクロチャネルプレートの二次電子放出効率を増加させるように選ばれる。様々な特定の実施形態において、第２の放出層３３０は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つであり得る。本発明の方法に従って製作され、Ａｌ２Ｏ３を含む二次放出層を有するマイクロチャネルプレートは、高二次電子放出効率を有することが見出された。]
[0053] 第２の放出層３３０は、本明細書において上記に説明されるように、原子層堆積によるなど、高縦横比基板に正角コーティング（ｃｏｎｆｏｒｍａｌ ｃｏａｔｉｎｇ）を堆積する任意の方法によって堆積され得る。様々な実施形態において、第２の放出層の厚さおよび組成のうちの少なくとも１つは、単一の放出層を有する先行技術のマイクロチャネルプレートと比較してマイクロチャネルプレートの二次電子放出効率を増加させるように選ばれる。第２の放出層の厚さおよび組成はまた、特定のマイクロチャネルプレート出力電流を達成するように選ばれ得る。]
[0054] 第９のステップ３３２において、金属電極３３４は、マイクロチャネルプレートの上部表面および下部表面に堆積され、マイクロチャネルプレートに対する電気的接触を提供する。金属電極３３４は、化学蒸着法、原子層堆積、または当該分野において公知の任意の多くの他の堆積技術によるなど様々な手段によって堆積され得る。]
[0055] 図１Ｃおよび図３を参照すると、一実施形態において、金属電極３３４は、ＲＬＳＧ放出層３２０に第２の放出層３３０を堆積する前に、マイクロチャネルプレートの上部表面および下部表面に堆積される。しかしながら、他の実施形態において、第２の放出層３３０は、マイクロチャネルプレートの上部表面および下部表面に金属電極３３４を堆積する前に、ＲＬＳＧ放出層３２０に堆積される。] 図１Ｃ 図３
[0056] 図１Ｃおよび図３に関連して説明される本発明の方法はまた、図１Ｂに説明される単一の電子増倍管などの、高められた性能を有する単一チャネル電子増倍管を製作するために用いられ得る。特に、単一チャネル電子増倍管は、本明細書において上記に説明されるように第２の放出層を有するように製作され得る。] 図１Ｂ 図１Ｃ 図３
[0057] （均等物）
本教示が様々な実施形態および実施例に関連して説明されるが、本教示がそのような実施形態に限定されることは意図されない。それどころか、本教示は様々な代案、改変および均等物を包含し、当業者によって理解されるように、それらは本発明の精神および範囲内から逸脱することなく本明細書内に含まれ得る。]

权利要求:

請求項1
マイクロチャネルプレートを製作する方法であって、該方法は、ａ．基板の上部表面から該基板の下部表面に延びる複数の孔を規定することであって、該複数の孔は第１の放出層を形成する外側表面に抵抗材料を有する、ことと、ｂ．該第１の放出層の上に第２の放出層を形成することであって、該第２の放出層は、時間の関数として、二次電子放出効率の増加および利得劣化の減少のうちの少なくとも１つを達成するように選ばれる、ことと、ｃ．該基板の該上部表面に上部電極を形成することと、ｄ．該基板の該下部表面に下部電極を形成することとを包含する、方法。
請求項2
前記第１の放出層は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つを含む、請求項１に記載の方法。
請求項3
前記第２の放出層は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つを含む、請求項１に記載の方法。
請求項4
前記第１の放出層の上に前記第２の放出層を形成する前に、前記上部電極および下部電極が形成される、請求項１に記載の方法。
請求項5
前記第１の放出層の上に前記第２の放出層を形成した後に、前記上部電極および下部電極が形成される、請求項１に記載の方法。
請求項6
前記第２の放出層を形成する前に、前記第１の放出層の上に障壁層を堆積させることをさらに包含する、請求項１に記載の方法。
請求項7
前記第２の放出層の上に障壁層を堆積させることをさらに包含する、請求項１に記載の方法。
請求項8
前記マイクロチャネルプレートの前記二次電子放出効率を最大にするために、前記第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含する、請求項１に記載の方法。
請求項9
前記複数の孔から放出されるイオンの数が減少するように該複数の孔を不動態化するために、前記第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含する、請求項１に記載の方法。
請求項10
前記マイクロチャネルプレートの信号対雑音比を最大にするために、前記第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含する、請求項１に記載の方法。
請求項11
画像歪みを減少させるようにマイクロチャネルプレートの電界均一性を最適にするために、前記第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含する、請求項１に記載の方法。
請求項12
前記第１の放出層と前記第２の放出層との間の材料界面に複数の電荷トラップを形成するために、該第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含する、請求項１に記載の方法。
請求項13
前記第１の放出層と第２の放出層との間の材料界面に複数の電荷トラップを形成するために、該第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含し、該複数の電荷トラップは二次電子放出効率を増加させる電界を確立する、請求項１に記載の方法。
請求項14
単一チャネル電子増倍管を製作する方法であって、該方法は、ａ．基板の上部表面から該基板の下部表面に延びる単一のチャネルを規定することであって、該単一のチャネルは、第１の放出層を形成する外側表面に抵抗材料を有する、ことと、ｂ．該第１の放出層の上に第２の放出層を堆積させることであって、該第２の放出層は、時間の関数として、二次電子放出効率の増加および利得劣化の減少のうちの少なくとも１つを達成するように選ばれる、ことと、ｃ．該基板の該上部表面に上部電極を形成することと、ｄ．該基板の該下部表面に下部電極を形成することとを包含する、方法。
請求項15
前記第２の放出層は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つを含む、請求項１４に記載の方法。
請求項16
マイクロチャネルプレートを製作する方法であって、該方法は、ａ．複数の中実のガラスファイバを延伸することであって、該複数の中実のガラスファイバの各々は、エッチング液に溶解可能であるコアガラスファイバと、該コアガラスファイバを囲み、該エッチング液に溶解可能ではない鉛ガラスクラッディングとを備えている、ことと、ｂ．該複数のガラスファイバを１つのアレイにパッキングすることと、ｃ．該パッキングされたガラスファイバを延伸することと、ｄ．該延伸されパッキングされたガラスファイバをガラスエンベロープ内で溶融させることにより、パッキングされたガラスファイバのブールを形成する、ことと、ｅ．該パッキングされたガラスファイバのブールをスライスすることによって、パッキングされたガラスファイバのプレートを形成することと、ｆ．該コアガラスを該エッチング液にさらすことによって該コアガラスを除去し、その結果、該鉛クラッディングは、該パッキングされたガラスファイバのプレートを通る複数の孔を規定する、ことと、ｇ．水素雰囲気において該複数の孔の表面において該鉛ガラスクラッディングを半導体鉛に還元することによって、該複数の孔の該表面に第１の放出層を形成する、ことと、ｈ．該第１の放出層の上に第２の放出層を堆積させることであって、該第２の放出層は、該マイクロチャネルプレートの二次電子放出効率を増加するように選ばれる、こととを包含する、方法。
請求項17
前記第２の放出層を堆積させることは、原子層堆積を用いて該第２の放出層を堆積させることを包含する、請求項１６に記載の方法。
請求項18
前記第２の放出層を堆積させることは、物理蒸着法（ＰＶＤ）、熱蒸発、および化学蒸着法（ＣＶＤ）のうちの少なくとも１つによって、該第２の放出層を堆積させることを包含する、請求項１６に記載の方法。
請求項19
前記第２の放出層を堆積させることは、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＳｎＯ２、ＢａＯ、ＣａＯ、ＳｒＯ、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｃｓ２Ｏ、Ｓｉ３Ｎ４、ＳｉｘＯｙＮｚ、Ｃ（ダイヤモンド）、ＢＮ、およびＡｌＮのうちの少なくとも１つを堆積させることを含む、請求項１６に記載の方法。
請求項20
前記プレートの上部表面に上部電極を堆積させ、該プレートの下部表面に下部電極を堆積させることをさらに包含する、請求項１６に記載の方法。
請求項21
前記上部電極および下部電極のうちの少なくとも１つは、前記第１の放出層に前記第２の放出層を堆積させる前に堆積される、請求項２０に記載の方法。
請求項22
前記上部電極および下部電極のうちの少なくとも１つは、前記第１の放出層に前記第２の放出層を堆積させた後に堆積される、請求項２０に記載の方法。
請求項23
前記第２の放出層を堆積させる前に、前記第１の放出層に抵抗層を堆積させることをさらに包含する、請求項１６に記載の方法。
請求項24
前記マイクロチャネルプレートの前記二次電子放出効率を最大にするために、前記第２の放出層の厚さおよび組成のうちの少なくとも１つを選択することをさらに包含する、請求項１６に記載の方法。
請求項25
前記複数の孔の前記表面において前記鉛ガラスクラッディング材料を還元する前に、該複数の孔の外側表面に伝導性層を堆積させることをさらに包含する、請求項１６に記載の方法。