专利摘要:
電子的な被試験デバイス(DUT)が、DUTと並列に接続される電圧リミッタを有する回路内に組み込まれてよい。回路は、DUTと直列に接続された出力電流を有する制御電流源を備える。電圧リミッタは、電圧リミッタを設けていない場合に、出力電流が、DUTを介する電圧(Vdut)が特定の最大電圧Vmaxを超えるような電流であるとき、出力電流の少なくとも一部が電圧リミッタに流れて、VdutがVmax以下に制限されることを特徴とする。出力電流が、VdutがVmax以下になるような電流であるとき、電流は電圧リミッタに流れない。回路は、複数のDUTを備えてもよく、各DUTは、制御電流源の出力電流と直列に接続され、電圧リミッタが各DUTと並列に接続される。
公开号:JP2011512542A
申请号:JP2010547612
申请日:2008-12-16
公开日:2011-04-21
发明作者:ウルマン・ジェンス
申请人:クウォリタウ・インコーポレーテッドQualitau Incorporated;
IPC主号:G01R31-30
专利说明:

[0001] 被試験デバイス(DUT)が非常に低い抵抗を有する場合における大電流用途向けのエレクトロマイグレーション試験数が増大している。最も典型的な例は、様々な半導体チップパッケージで利用されるはんだバンプコンタクト(「はんだバンプ」)である。かかる試験では、しばしば、2.0アンペアほどの大きさのストレス電流が必要とされる。]
[0002] DUTが、エレクトロマイグレーションによって大きな損傷を受けると、その抵抗および消散電力は、熱損傷が壊滅的になりうる点まで劇的に増大する場合がある。DUTはすでに試験を通過しているので、一見、これは問題にならないはずだが、かかる熱損傷は、試験後の故障分析を事実上不可能にしうる。]
[0003] 一般的なアプローチは、必要なレベルの劣化に達した時点で、ストレス電流をDUTから切り離すことである。残念ながら、エレクトロマイグレーションテスタは、しばしば、かかる措置が講じられる前にDUTへの壊滅的な損傷を防ぐために十分に速く作動することができない。別の手法は、DUTを介する電圧降下が制限される点までストレス電流源のコンプライアンス電圧を制限することである。例えば、その制限は、必要な試験後の故障分析を不明瞭にしないほど十分に低く、かつ、十分な劣化を受けるのに十分に高く設定されてよい。この手法は、原理的には有効であるが、ストレスを与えられたはんだバンプを通した電圧降下がしばしば0.1ボルト以下であることを考慮すると、おそらくあまり実用的ではない。また、非常に低い電圧および高い出力電流を有する電力供給は、両方とも一般的ではなく、実現が困難である。]
[0004] 本願では、すべての他の試験パラメータおよび特性に悪影響をほとんどまたは全く与えることなく、この問題に対処し解決するための新規の方法を記載している。さらに、DUTの収容を強化する新しい選択肢が提供されており、何らかの追加の制約があるとしてもほとんどない。]
[0005] 電子的な被試験デバイス(DUT)の電磁試験を実行するための方法は、DUTと並列に接続される電圧リミッタを有する回路内にDUTを組み込む工程を備える。回路は、DUTと直列に接続された出力電流を有する制御電流源を備える。電圧リミッタは、出力電流が、電圧リミッタを設けていない場合にDUTを介した電圧(Vdut)が特定の最大電圧Vmaxを超えるような電流であると、出力電流の少なくとも一部が電圧リミッタに流れて、VdutがVmax以下に制限されることを特徴とする。出力電流が、VdutがVmax以下になるような電流であると、電流は電圧リミッタに流れない。]
[0006] 回路は、複数のDUTを備えてもよく、各DUTは、制御電流源の出力電流と直列に接続され、電圧リミッタが各DUTと並列に接続される。]
図面の簡単な説明

[0007] 被試験デバイス(DUT)のための典型的なエレクトロマイグレーション設定を示す概略図。]
[0008] 電圧リミッタ(VL)がDUTと並列に提供されているエレクトロマイグレーション設定を示す概略図。]
[0009] VLが各DUTと並列に提供されている、複数のDUTのためのエレクトロマイグレーション設定を示す概略図。]
[0010] VLとして利用可能な電力P−N接合(ダイオード)の電流−電圧特性(I−V)を、参照としての「理想的な」リミッタの特性と共に示したグラフ。]
[0011] ダイオードVLが各DUTと並列に提供されている、複数のDUTのためのエレクトロマイグレーション設定を示す概略図。]
実施例

[0012] 典型的なエレクトロマイグレーション設定の簡略な概念図を図1に示す。電流源102が、必要な電流を設定するユーザ指定入力104によって駆動され、検知された電流からの直接のフィードバック106が、連続的、安定的、かつ、正確な電流を保証する。結果として生じるDUTを通した電圧(Vdut)は、通常、電流源の電力供給によって制限される。したがって、電力供給の選択は、一般に、DUTと、利用される電流の範囲とに依存し、その結果、ユーザが規定した最も極端な条件下で、結果として生じるDUTを通した電圧降下(Vdut)は、不十分なレベルにクランプされなくなる。しかしながら、所望のクランプ電圧が1.0ボルトを超えることができない場合、かかる低電力電源は、見つかりにくい場合がある。代替的な方法は、単純でも効果的な電圧リミッタ(主に低コンプライアンス電圧レベルに適したもの)を提供することである。] 図1
[0013] 例えば、制御電流源(CCS)102に5ボルトの電力が供給され、コンプライアンス電圧は、約1.0ボルトを超えないことが好ましい場合を想定する。図2に示す一態様によると、図1の回路に、例えば以下の特性を有する電圧リミッタ(VL)を追加してよい:
(1)Vdut=IdutRdut≦Vmaxについては、IL=>0
(2)IL>0については、VL=Vdut=Vmax] 図1 図2
[0014] この構成の一例を図2に示した。図2の回路は、電流リミッタ202を備えており、電流リミッタ202は、デバイス電流Idutになるはずの電流の一部が電流リミッタ202を流れることを許容する。] 図2
[0015] さらに、Vmax<<Vcompliance(ここで、Vcomplianceは、実際的には、出力電流路に沿った(すなわち、ケーブル、内部配線、および、内部電子部品を通した)固有および寄生電圧降下の低い電源電圧)であることにより、直列にいくつかのセクションを接続することが可能であり、ここで、各セクションは、並列に接続されたDUTおよびそれに対応する電圧リミッタである。図3に、かかる設定を示す。] 図3
[0016] 各DUTがいずれも、それに対応する電圧リミッタを作動させるほど劣化しない限りは、意図されたストレス電流Idutが、各DUTすべてに流れる。あるDUTが、それに対応する電圧リミッタを作動させるほどに劣化しても、他のDUTは、それらを流れる電流が変わらないため、影響を受けない。この有用な特徴により、精度および感度に悪影響を与えることなく、単一の電流源で複数のDUTのストレス印加を実行することができる。]
[0017] ここで、実際の実装の特性について説明する。理想的なリミッタ(上述の関係式(1)および(2))は、実際的には利用可能ではない。しかしながら、図4に示すように、単純なデバイスが、全く同様に機能しうる。図4では、電力P−N接合(ダイオード)の電流対電圧の特性(I−V)がプロットされており、「理想的な」リミッタが参照として提供されている。] 図4
[0018] 図4によると、赤線は理想的なリミッタを表しており、DUTを介する電圧降下がVmax(この例では、0.65V)に達するまでは、電流はリミッタに流れず、Idut全体(この例では、600mA)がDUTに流れる。DUTを介する電圧降下がVmaxを超えると、電流が、リミッタに流れ、リミッタは、この領域では、「理想的な」ゼロ動的抵抗を有する。現実的であるが有力な実装が、電力ダイオード(青の曲線)によって実現される。理想的なリミッタと同様に、ダイオードを流れる電流は、Vdut<Vamxである範囲のほとんどで無視できる。しかしながら、Vdut=Vmax+で突然に理想的な導体になるのではなく、急速であるが突然ではなく電流が大きくなる移行領域を示す。結果として生じるDUTを流れる電流は、紫の線で図示されており、Vmaxの周辺で約0.15Vの移行範囲を示す。ダイオードをリミッタとして用いた本発明の一実施形態を図5に示す。] 図4 図5
[0019] 別の実施形態では、Vmaxは、シリコン接合ダイオードではなく、ショットキダイオードを用いて、典型的な値0.7Vから0.4Vに下げられてもよい。別の実施形態では、一連のいくつかのダイオードを直列につないだものを、単一のダイオードの代わりに用いてもよい。したがって、例えば、単一ダイオードのVmaxを、元の値の「N」倍に拡大することができる。なお、Nは、直列につないだ同様のダイオードの数である。]
[0020] 実際に、特定の条件下で、電圧制限動作を持つI−V特性を示す様々な電子デバイスが存在する。例えば、ツェナー/アバランシェ・ダイオード、絶縁破壊(「スナップバック」)前のバイポーラトランジスタなどである。かかるデバイスでは、Vmaxは、典型的に、与えられたデバイスに対して調整できないが、異なるVmaxの値を有する幅広いデバイスが存在する。さらに別の種類のリミッタでは、単一のデバイスではなく、特別な制限回路が用いられ、調節可能なVmaxと、Vdut>Vmaxについて、より急勾配のI−Vの傾きとを提供する。関連する欠点としては、複雑さ、コスト、および、物理的なスペースが挙げられ、そのため、実際には、かかる制限回路を備えた実施形態は、上述の基本的な実施形態ほど実際的なものではない場合がある。]
[0021] 広い態様での本発明は、詳述した具体的な実施形態に限定されない。実際、本発明の概念に従って用いられた任意の電圧リミッタが、本発明の広い態様の一部として見なされる。]
权利要求:

請求項1
電子的な被試験デバイス(DUT)の電磁試験を実行する方法であって、前記DUTを回路内に組み込む工程を備え、前記回路は、前記DUTと直列に接続された出力電流を有する制御電流源と、前記DUTと並列に接続された電圧リミッタと、を備え、前記電圧リミッタは、前記電圧リミッタを設けていない場合に、前記出力電流が、前記DUTを介した電圧(Vdut)が特定の最大電圧Vmaxを超えるような電流であるとき、前記出力電流の少なくとも一部が前記電圧リミッタに流して、VdutをVmax以下に制限し、前記出力電流が、VdutがVmax以下になるような電流であるとき、電流を流さないことを特徴とする、方法。
請求項2
請求項1に記載の方法であって、前記電圧リミッタは、ダイオードの電流−電圧特性によって特徴付けられる、方法。
請求項3
請求項1に記載の方法であって、前記電圧リミッタは、シリコン接合ダイオードの電流−電圧特性によって特徴付けられる、方法。
請求項4
請求項1に記載の方法であって、前記電圧リミッタは、ショットキダイオードの電流−電圧特性によって特徴付けられる、方法。
請求項5
請求項1に記載の方法であって、前記電圧リミッタは、直列に接続された複数のダイオードを備える、方法。
請求項6
複数の電子的なDUTの電磁試験を同時に実行する方法であって、前記複数のDUTを回路内に組み込む工程を備え、前記回路は、前記複数のDUTと直列に接続された出力電流を有する制御電流源と、複数の電圧リミッタとを備え、各前記DUTは、前記各DUTと並列に接続されている対応する電圧リミッタを有し、前記DUTに対応する前記電圧リミッタを設けていない場合に、前記出力電流が、前記DUTを介する電圧(Vdut)が前記DUTの特定の最大電圧Vmaxを超えるような電流であるとき、前記出力電流の少なくとも一部は前記DUTに対応する前記電圧リミッタに流れて、前記DUTのVdutが前記DUTのVmax以下に制限され、前記出力電流が、VdutがVmax以下になるような電流であるとき、電流は前記電圧リミッタに流れない、方法。
請求項7
DUTの電磁試験のために構成された回路であって、前記DUTと直列に接続される出力電流を有する制御電流源と、前記DUTと並列に接続されている電圧リミッタと、を備え、前記電圧リミッタは、前記電圧リミッタを設けていない場合に、前記出力電流が、前記DUTを通した電圧(Vdut)が特定の最大電圧Vmaxを超えるような電流であるとき、前記出力電流の少なくとも一部を前記電圧リミッタに流してVdutをVmax以下に制限し、前記出力電流が、VdutがVmax以下になるような電流であるとき、電流を流さないことを特徴とする、回路。
請求項8
複数の電子的なDUTの電磁試験を同時に実行するよう構成された回路であって、前記複数のDUTと直列に接続された出力電流を有する制御電流源と、複数の電圧リミッタとを備え、各前記DUTは、前記各DUTと並列に接続された対応する電圧リミッタを、を備え、前記回路は、前記出力電流が、前記DUTに対応する前記電圧リミッタを設けていない場合に、前記DUTを介する電圧(Vdut)が前記DUTの特定の最大電圧Vmaxを超えるような電流であるとき、前記出力電流の少なくとも一部を前記DUTに対応する前記電圧リミッタに流して、前記DUTのVdutを前記DUTのVmax以下に制限し、前記出力電流が、VdutがVmax以下になるような電流であるとき、前記電圧リミッタに電流を流さないように構成されている、回路。
类似技术:
公开号 | 公开日 | 专利标题
Awwad et al.2015|Short-circuit evaluation and overcurrent protection for SiC power MOSFETs
US4853628A|1989-08-01|Apparatus for measuring circuit parameters of a packaged semiconductor device
DiMarino et al.2013|High-temperature characterization and comparison of 1.2 kV SiC power MOSFETs
JP2011135093A|2011-07-07|パワー・スイッチの構造および方法
KR100252775B1|2000-04-15|반도체디바이스의가속열화테스팅에대한시스템및방법
CN102751968B|2015-03-11|高压器件及高压晶体管的过压保护方法
CN100552467C|2009-10-21|进行晶片水平的非箝位感性切换试验的结构和方法
JP2011519488A|2011-07-07|マルチ電圧静電気放電保護
JP5010842B2|2012-08-29|試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
US7024646B2|2006-04-04|Electrostatic discharge simulation
KR19990009570A|1999-02-05|혼합형 레귤레이터
US8422187B2|2013-04-16|Apparatus and method for electronic circuit protection
KR20100072238A|2010-06-30|조절가능한 그라운드간 전압 격리 전자기방출 클램프
TWI330716B|2010-09-21|Connection testing apparatus and method and chip using the same
US7436200B1|2008-10-14|Apparatus for testing a power supply
US7098648B2|2006-08-29|Automatic range finder for electric current testing
DE19600807A1|1996-08-22|Intelligentes, getrenntes Halbbrückenleistungsmodul
JP2008533734A|2008-08-21|温度感知機能を有するmosfet
US8755158B2|2014-06-17|ESD protection system optimized at board level
CA2762329C|2018-11-06|Testing of a transient voltage protection device
US7859284B2|2010-12-28|Semiconductor device and semiconductor device module
Blackburn1988|A review of thermal characterization of power transistors
KR20110030454A|2011-03-23|태양 전지 출력 특성 평가 장치 및 태양 전지 출력 특성 평가 방법
JPH07108062B2|1995-11-15|過電圧保護回路
US7466162B2|2008-12-16|Electronic load
同族专利:
公开号 | 公开日
DE112008003713B4|2016-12-08|
DE112008003713T5|2010-12-23|
US7602205B2|2009-10-13|
TW200942829A|2009-10-16|
KR101157354B1|2012-06-15|
WO2009105144A1|2009-08-27|
US20090206869A1|2009-08-20|
TWI453426B|2014-09-21|
CN101978281A|2011-02-16|
KR20100099325A|2010-09-10|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2012-07-18| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
2012-10-12| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
2012-11-07| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |
2013-03-06| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
2013-03-23| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130305 |
2013-03-28| A911| Transfer to examiner for re-examination before appeal (zenchi)|Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130327 |
2013-04-22| A912| Re-examination (zenchi) completed and case transferred to appeal board|Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130419 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]