低雑音および低変換損を有する直交無線周波数ミキサ

专利摘要:
この発明の１つの実施形態では、各々９０度の倍数だけ他からの位相ずれした４相半デューティサイクルクロックを発生すること；４相半デューティサイクルクロックを４相半デューティサイクルミキサ内に結合すること；および二重差動出力ポート上に差動同相出力信号および差動直交位相出力信号を同時に発生するために４相半デューティサイクルクロックで差動入力信号を巻き込むように４相半デューティサイクルクロックに応じて４相半デューティサイクルミキサ内のスイッチを切り換えることを含む信号の巻き込みのための方法が開示される。
公开号:JP2011509059A
申请号:JP2010542314
申请日:2009-01-06
公开日:2011-03-17
发明作者:シカリニ、アルベルト
申请人:クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ；
IPC主号:H03D7-14

专利说明:

[0001] この発明の実施形態は一般に無線送信器および無線受信器に関する。より詳細には、この発明の実施形態は無線周波数（ＲＦ）ミキサに関する。]
背景技術

[0002] 無線周波数（ＲＦ）ミキサは一般に複数の入力信号のうちの１つの入力信号の周波数を変更するために使用される３ポートの無線周波数コンポーネントである。無線送信器では、無線ミキサはアップコンバータと呼ばれることもできる。無線受信器内で使用された時は、ＲＦミキサはダウンコンバータと呼ばれることもできる。]
[0003] ＲＦミキサはアクティブコンポーネントまたはパッシブコンポーネントであることができる。小スケールサイズを達成するために、ＲＦミキサは典型的に、それが他の無線周波数コンポーネントおよびデバイスと共に集積回路内に集積化されることができるように、電源を受けるトラジスタで構成されたアクティブコンポーネントを使用する。]
[0004] ここで背景の図１を参照して、ＲＦミキサ１００のための図式的な記号が図示される。ミキサ１００は２つの入力ポートＬＯ，ＩＦ／ＲＦおよび１つの出力ポートＲＦ／ＩＦを有する。アップコンバータとして使用される場合には、入力ポートは局部発振入力ポートＬＯおよび中間周波数入力ポートＩＦであり、そして出力ポートは無線周波数出力ポートＲＦである。ミキサがダウンコンバータとして使用される場合には、入力ポートは局部発振入力ポートＬＯおよび無線周波数入力ポートＲＦであり、そして出力ポートは中間周波数出力ポートＩＦである。ＬＯポートは発振信号源から局部発振信号を受信する。] 図１
[0005] ミキサの目的は、信号についての他のすべてをできれば同じに保ったままで、その信号の周波数を変更することである。図１では、第１の信号は特定の周波数ｆ1でミキサ１００のＩＦ／ＲＦポートに結合される。搬送波信号は第２の周波数（ｆ2）でミキサ１００のＬＯポートに結合される。２つの異なる出力信号は選択的に使用されることができるミキサ１００のＲＦ／ＩＦ出力ポートで形成される。より高い周波数の出力信号へのアップコンバージョンのために、２つの入力周波数の和（ｆ1＋ｆ2）に等しい周波数を有する同相出力信号が選択される。より低い周波数の出力信号へのダウンコンバージョンのために、２入力周波数の間の差（ｆ1−ｆ2）に等しい周波数を有する出力信号が選択される。] 図１
[0006] 例えば、音声の音波は２０乃至２０，０００ヘルツの低周波レンジ内にある。一方、セルラー通信システムの搬送周波数は、９００，０００，０００ヘルツのような、ずっと高い周波数帯内にある。例えば、セルラー電話上で通話するために、音声周波数はセルラー通信内で使用されるセルラー搬送周波数にアップコンバートされる必要がある。周波数帯または人間の音声のレンジをセルラー搬送周波数の周波数帯に変えるために１つまたはそれ以上のミキサが使用される。]
[0007] ミキサの１つの重要な特性は変換利得である。変換利得は、入力信号（局部発振ＬＯ信号ではない）の振幅に対する出力信号の振幅の比である。変換利得は、電力比として表現されることができる。もし変換利得が１未満、端数であれば、実際にはこのミキサにより損失がある。]
[0008] ミキサのもう１つの重要な特性はそれの雑音指数（ＮＦ）である。ミキサについての雑音指数は入力ポート（局部発振ＬＯ入力ポートではない）における信号対雑音比（ＳＮＲ）をミキサの出力ポートにおける信号対雑音比（ＳＮＲ）により割ることによって、そしてこの比をデシベルに変換することによって決定される。]
[0009] したがって、ミキサは、変換利得を増加させ、そして雑音指数を減少させることによって改善されることができる。ミキサにおいて変換利得を増加させることおよび雑音指数を減少させることによって、他のＲＦコンポーネントに対する要求条件は集積回路化ダイエリアの使用をより少なくし、そしてより少ない雑音の増幅で可能な限り電力を保存する、より単純な設計に導きやすくなるであろう。]
[0010] この発明の実施形態は下文に続く請求項によって要約される。]
図面の簡単な説明

[0011] 図１は、無線周波数ミキサの図式的記号を示す背景図である。
図２Ａは、４相半（５０％）デューティサイクル直交ミキサシステムの第１の実施形態の機能ブロック図である。
図２Ｂは、図２Ａの４相半（５０％）デューティサイクル直交ミキサシステム内に示されたミキサの例示的な実施の形態を示す回路図である。
図３Ａは、４相半デューティサイクルクロックに応じて図２Ａ，２Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図３Ｂは、４相半デューティサイクルクロックに応じて図２Ａ，２Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図３Ｃは、４相半デューティサイクルクロックに応じて図２Ａ，２Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図３Ｄは、４相半デューティサイクルクロックに応じて図２Ａ，２Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図４Ａは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図４Ｂは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図４Ｃは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図４Ｄは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
５Ａは、４相半（５０％）デューティサイクル直交ミキサシステムの第２の実施形態の機能ブロック図である。
図５Ｂは、図５Ａの４相半（５０％）デューティサイクル直交ミキサシステム内に示されたミキサの例示的な実施形態を示す回路図である。
図６Ａは、４相半デューティサイクルクロックに応じて図５Ａ，５Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図６Ｂは、４相半デューティサイクルクロックに応じて図５Ａ，５Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図６Ｃは、４相半デューティサイクルクロックに応じて図５Ａ，５Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図６Ｄは、４相半デューティサイクルクロックに応じて図５Ａ，５Ｂに示されたミキサ内のスイッチのスイッチングアクティビティを示す図である。
図７Ａは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図７Ｂは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図７Ｃは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図７Ｄは、４相半デューティサイクルクロックまたは４相の各々を示す局部発振信号の波形図である。
図８は、その中でこの発明の実施形態が使用される簡略化された無線システムを示す機能ブロック図である。
図９は、図２Ａおよび５Ａ内に示された直交ミキサを実施することにおいて適用されうる種々のタイプのスイッチを示す図である。] 図１ 図２Ａ 図２Ｂ 図３Ａ 図３Ｂ 図３Ｃ 図３Ｄ 図４Ａ 図４Ｂ 図４Ｃ
詳細な説明

[0012] この発明の実施形態の以下の詳細な説明では、数多くの特定の詳細が本発明についての完全な理解を提供するために述べられる。しかしながら、この発明の実施形態がこれらの特定の詳細無しに実施されうることはこの分野の技術者には明白であろう。他の事例では周知の方法、手順、コンポーネント、および回路はこの発明の実施形態の局面を不必要に曖昧にしないように詳細には記述されなかった。]
[0013] 序論
この発明の実施形態は、低雑音および低変換損失を提供する伝達関数を有する平衡５０％デューティサイクルミキサのための方法、装置およびシステムを含む。]
[0014] ２５％デューティサイクルミキサは、非常に小さい雑音を発生して低い変換損失を有し、その両者はＲＦミキサ内の望ましい品質である。しかしながら、２５％デューティサイクルミキサは、局部発振器ポート上において信号の立上り時間および立下り時間の非常に厳しい要件を有する。そのうえ、２５％デューティサイクルミキサの動作のためのよく制御されたセットの４つの２５％デューティサイクル矩形波を発生することは非常に困難である。]
[0015] したがって、低雑音および低変換損失を達成するために、２５％デューティサイクルミキサの内部的に発生された伝達関数を有する５０％デューティサイクルを有している矩形波で動作するミキサを設計することが望ましい。]
[0016] ４相半デューティサイクルミキサシステム
図２Ａを参照すると、４相半（５０％）デューティサイクル直交ミキサシステム２００の第１の実施形態の機能ブロック図が図示されている。] 図２Ａ
[0017] 直交ミキサシステム２００は、直交ミキサ２０４を含む。ミキサシステム２００はさらに、電気的（例えば、電流または電圧）差動信号源２０２、４相半（５０％）デューティサイクル直交ミキサ２０４の第１の実施形態、二重差動の電気的（例えば、それぞれ電流または電圧）負荷２０６、および示されたように共に結合された４相クロック発生器または局部発振器２０８を含む。集積回路では、１つまたはそれ以上の層内における導電性の追跡はシステムのエレメントを共に結合するために使用されることができる。４相半デューティサイクル直交ミキサ２０４はまた直並列ダブルバランススイッチングミキサと呼ばれることもできる。]
[0018] 電気的（例えば、電流または電圧）差動信号源２０２は、例えば、ＲＦ入力信号またはＩＭ入力信号に比例するＲＦ−ＩＮおよびＲＦ−ＩＮｂ上に差動電流または電圧を供給する。差動電流または電圧信号はミキサ２０４内に結合される。]
[0019] ４相半デューティサイクルミキサ２０４は、ＲＦ−ＩＮおよびＲＦ−ＩＮｂ上の差動電流または電圧入力信号を受信するためにダブルエンドのまたは差動入力のポート２０１を有する。ミキサ２０４は第１の差動同相出力ポート（ＢＢ−Ｉ，ＢＢ−Ｉｂ）２１０Ａおよび第２の差動直交位相出力ポート（ＢＢ−Ｑ，ＢＢ−Ｑｂ）２１０Ｂを含んでいる二重差動同相／直交位相出力ポート２１０を有する。ミキサ２０４はさらにクロック発生器または局部発振器２０８から４相半デューティサイクルクロック信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂを受信する。]
[0020] ミキサ２０４は、図示のように共に結合されたスイッチ２１１Ａ〜２１８Ａおよびスイッチ２１１Ｂ〜２１８Ｂを含む。スイッチ２１１Ａ〜２１８Ａは、図示のように、それぞれミキサ２０４の差動入力ポート２０１および二重差動出力ポート２１０の間でスイッチ２１８Ａ〜２１８Ｂに直列に結合される。例えば、スイッチ２１１Ａは直列に結合されたスイッチ２１１Ａ〜２１１Ｂを形成するために入力ＲＦ−ＩＮおよび出力ＢＢ−Ｉの間でスイッチ２１１Ｂに直列に結合される。さらに、直列に結合されたスイッチのペアは示されたようにミキサ２０４の差動入力ポート２０１および二重差動出力ポート２１０の間でさらに並列に結合される。例えば、直列に結合されたスイッチ２１１Ａ〜２１１Ｂは示されたようにミキサ２０４の差動入力ポート（ＲＦ−ＩＮ，ＲＦ−ＩＮｂ）２０１および二重差動出力ポート（ＢＢ−Ｉ）２１０の間で直列に結合されたスイッチ２１７Ａ〜２１７Ｂに並列に結合される。]
[0021] スイッチの結合次第で、ミキサ２０４はまた直並列スイッチングミキサまたは直並列ダブルバランスミキサと呼ばれることもできる。ミキサ２０４は典型的に電力が直接にはこのスイッチに供給されないのでパッシブミキサと考えられることができる。]
[0022] スイッチ２１１Ａ〜２１８Ａおよびスイッチ２１１Ｂ〜２１８Ｂは、図２Ａに示されたように４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂの１つに結合されたそれぞれの制御入力を有する。局部発振器信号ＬＯ−Ｉは、スイッチ２１１Ａ，２１２Ａ，２１５Ａ，および２１６Ａの制御入力に結合される。局部発振器信号ＬＯ−Ｉｂは、スイッチ２１３Ａ，２１４Ａ，２１７Ａ，および２１８Ａの制御入力に結合される。局部発振器信号ＬＯ−Ｑはスイッチ２１２Ｂ，２１３Ｂ，２１６Ｂ，および２１７Ｂの制御入力に結合される。局部発振器信号ＬＯ−Ｑｂは、スイッチ２１１Ｂ，２１４Ｂ，２１５Ｂ，および２１８Ｂの制御入力に結合される。] 図２Ａ
[0023] ４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂに応じたスイッチ２１１Ａ〜２１８Ａおよびスイッチ２１１Ｂ〜２１８Ｂのスイッチングアクティビティは、図３Ａ〜３Ｄおよび４Ａ〜４Ｄを参照して記述される。４相半デューティサイクルクロックに応じたミキサ２０４内のスイッチのスイッチングアクティビティは、同相差動出力２１０Ａ上に差動同相（Ｉ）信号を、および直交位相差動出力２１０Ｂ上に差動直交位相（Ｑ）信号を同時に発生するために時間／周波数領域内に４相半デューティサイクルクロックを有する差動入力信号を巻き込む／多重化する。同じミキサ５０４によって同時に発生されている差動同相（Ｉ）信号および差動直交位相（Ｑ）信号を用いて、より少ない回路面積が使用されることができ、そしてミキサの性能における改善が得られることができる。] 図３Ａ 図３Ｂ 図３Ｃ 図３Ｄ
[0024] 二重差動の電気的（例えば、それぞれ電流および電圧）負荷２０６は、ミキサ２０４の二重差動同相／直交位相出力ポート２１０に結合される。差動信号源２０２が差動電流信号源を提供している場合には、電流が差動入力ポートから二重差動出力ポートへのミキサを通した信号として流れるように、二重差動の電気的負荷２０６は電流形の負荷である。差動信号源２０２が差動電圧信号源を提供している場合にあ、差動入力ポートでの信号として示された電圧がミキサを通して差動出力ポートに結合されるので、負荷２０６は電圧形の負荷である。]
[0025] 二重差動出力負荷２０６は、適切な負荷を供給するばかりでなくそれはまた差動入力信号をシングルエンドの出力信号に変換することができる。即ち、差動同相出力信号（ＢＢ−Ｉ，ＢＢ−Ｉｂ）は同相出力信号Ｉに変換されることができ、そして差動直交位相出力信号（ＢＢ−Ｑ，ＢＢ−Ｑｂ）は直交位相出力信号Ｑに変換されることができる。]
[0026] 電流または電圧はミキサ２０４で使用されることができるので、差動電流および電圧源２０２は電気的差動信号源２０２と呼ばれることができ、そして二重差動電流または電圧負荷２０６は二重差動の電気的負荷２０６と呼ばれることができる。]
[0027] ここで図５Ａを参照すると、４相半（５０％）デューティサイクル直交ミキサシステム５００の第２の実施形態の機能ブロック図が図示されている。システム５００は、電気的（例えば、電流または電圧）差動信号源２０２、４相半（５０％）デューティサイクル直交ミキサ５０４の第２の実施形態、二重差動の電気的（例えば、それぞれ電流または電圧）負荷２０６、および示されたように共に結合された４相クロック発生器または局部発振器２０８を含む。４相半デューティサイクル直交ミキサ５０４はまた、カスケードダブルバランススイッチングミキサと呼ばれることもできる。] 図５Ａ
[0028] 電気的差動信号源２０２、二重差動の電気的負荷２０６、および４相クロック発生器２０８は、この明細書中の他の箇所では、同じ参照番号を用いて記述されており、それの説明は簡潔のために参照によってここに組み込まれる。第２の実施形態の４相半（５０％）デューティサイクルミキサ５０４の構成は、第１の実施形態の４相半（５０％）デューティサイクル直交ミキサ２０４の構成とは異なる。]
[0029] ４相半デューティサイクルミキサ５０４は、ＲＦ−ＩＮおよびＲＦ−ＩＮｂ上で差動電流または電圧入力信号を受信するためにダブルエンドのまたは差動入力ポート２０１を有する。ミキサ５０４は第１の同相（Ｉ）差動出力ポート（ＢＢ−Ｉ，ＢＢ−Ｉｂ）２１０Ａおよび第２の直交位相（Ｑ）差動出力ポート（ＢＢ−Ｑ，ＢＢ−Ｑｂ）２１０Ｂを含んでいる二重差動出力ポート２１０を有する。ミキサ５０４はさらにクロック発生器２０８から４相半デューティサイクルクロック信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂを受信する。]
[0030] ミキサ５０４は、図示のように共に結合された第１レベルスイッチ５１１〜５１４および第２レベルスイッチ５２１Ａ〜５２４Ａおよび５２１Ｂ〜５２４Ｂを含む。差動入力ポート２０１に並列に結合されたスイッチ５１１〜５１４は、ミキサ内の第１レベルのスイッチで、そしてそれぞれペアの並列スイッチ５２１Ａ〜５２１Ｂ，５２２Ａ〜５２２Ｂ，５２３Ａ〜５２３Ｂ，５２４Ａ〜５２４Ｂに直列に結合され、ミキサ内の第２レベルのスイッチで、二重差動同相／直交位相出力ポートに並列に結合される。ミキサでは、第１レベルのスイッチは差動入力ポート２０１と２重差動IおよびＱ出力ポート２１０との間をそれぞれの第２レベルのスイッチに縦続する。例えば、スイッチ５１１の出力はペアの並列スイッチ５２１Ａ〜５２１Ｂの入力に直列に結合する。スイッチ５１２の出力は、ペアの並列スイッチ５２２Ａ〜５２２Ｂの入力に直列に結合する。スイッチ５１３の出力は、ペアの並列スイッチ５２３Ａ〜５２３Ｂの入力に直列に結合する。スイッチ５１４の出力は、ペアの並列スイッチ５２４Ａ〜５２４Ｂの入力に直列に結合する。]
[0031] より詳細には、スイッチ５１１，５２１Ａは、差動入力ポート（ＲＦＩＮ）２０１と同相差動出力ポート（ＢＢ−Ｉ）２１０Ａとの間で直列に結合される。スイッチ５１１，５２１Ｂは、差動入力ポート（ＲＦＩＮ）２０１と直交位相差動出力ポート（ＢＢ−Ｑ）２１０Ｂとの間で直列に結合される。]
[0032] スイッチ５１２，５２２Ａは、差動入力ポート（ＲＦＩＮ）２０１と同相差動出力ポート（ＢＢ−Ｉｂ）２１０Ａとの間で直列に結合される。スイッチ５１２，５２２Ｂは、差動入力ポート（ＲＦＩＮ）２０１と直交位相差動出力ポート（ＢＢ−Ｑｂ）２１０Ｂとの間で直列に結合される。]
[0033] スイッチ５１３，５２３Ａは、差動入力ポート（ＲＦＩＮｂ）２０１と同相差動出力ポート（ＢＢ−Ｉｂ）２１０Ａとの間で直列に結合される。スイッチ５１３，５２３Ｂは、差動入力ポート（ＲＦＩＮｂ）２０１と直交位相差動出力ポート（ＢＢ−Ｑｂ）２１０Ｂとの間で直列に結合される。]
[0034] スイッチ５１４，５２４Ａは、差動入力ポート（ＲＦＩＮｂ）２０１と同相差動出力ポート（ＢＢ−Ｉ）２１０Ａとの間で直列に結合される。スイッチ５１４，５２４Ｂは、差動入力ポート（ＲＦＩＮｂ）２０１と直交位相差動出力ポート（ＢＢ−Ｑ）２１０Ｂとの間で直列に結合される。]
[0035] スイッチの結合次第で、ミキサ５０４はまた、カスケードスイッチングミキサまたはカスケードダブルバランススイッチングミキサとも呼ばれることができる。ミキサ５０４は典型的に電力がこのスイッチに直接には供給されないのでパッシブミキサと考えられることができる。]
[0036] スイッチ５１１〜５１４，５２１Ａ〜５２４Ａ，５２１Ｂ〜５２４Ｂは、図５Ａに示されたように４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂの１つに結合されたそれぞれの制御入力を有する。第１レベルのスイッチ５１１〜５１４は、通常それらの制御入力に結合されたＬＯ−ＩまたはＬＯ−Ｉｂ局部発振信号のいずれかを有する。局部発振器信号ＬＯ−Ｉは、スイッチ５１１および５１３の制御入力に結合される。局部発振器信号ＬＯ−Ｉｂは、スイッチ５１２および５１４の制御入力に結合される。第２レベルのスイッチ５２１Ａ〜５２４Ａおよび５２１Ｂ〜５２４Ｂは、それらの制御入力に結合されたＬＯ−ＱまたはＬＯ−Ｑｂ局部発振信号のいずれかを有する。局部発振器信号ＬＯ−Ｑは、スイッチ５２１Ｂ，５２２Ａ，５２３Ｂ，および５２４Ａの制御入力に結合される。局部発振器信号ＬＯ−Ｑｂは、スイッチ５２１Ａ，５２２Ｂ，５２３Ａ，および５２４Ｂの制御入力に結合される。] 図５Ａ
[0037] ４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂに応じた第１レベルスイッチ５１１〜５１４および第２レベルスイッチ５２１Ａ〜５２４Ａ，５２１Ｂ〜５２４Ｂのスイッチングアクティビティは、図６Ａ〜６Ｄおよび７Ａ〜７Ｄを参照して記述される。４相半デューティサイクルクロックに応じたミキサ５０４内のスイッチのスイッチングアクティビティは、二重差動同相／直交位相出力ポート２１０の同相差動出力２１０Ａ上の差動同相（Ｉ）信号と二重差動同相／直交位相出力ポート２１０の直交位相差動出力２１０Ｂ上の差動直交位相（Ｑ）信号とを同時に発生するために時間／周波数領域内に４相半デューティサイクルクロックを有する差動入力信号を巻き込む／多重化する。同じミキサ５０４によって同時に発生されている差動同相（Ｉ）信号および差動直交位相（Ｑ）信号を用いて、より少ない回路面積が使用されることができ、そしてミキサの性能における改善が得られることができる。] 図６Ａ 図６Ｂ 図６Ｃ 図６Ｄ
[0038] 電流または電圧負荷２０６は、ミキサ５０４の二重差動同相／直交位相出力ポート２１０に結合される。]
[0039] ４相半デューティサイクルクロック信号
クロック発生器２０８は、図４Ａ〜４Ｄおよび７Ａ〜７Ｄに示されたように４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂを発生する。４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂは、９０度の倍数だけ互いから位相ずれ（out of phase）ている。例えば、局部発振信号ＬＯ−Ｉは、倍数１すなわち９０度だけ局部発振信号ＬＯ−Ｑから位相ずれしている。局部発振信号ＬＯ−Ｉは、倍数２すなわち１８０度だけ局部発振信号ＬＯ−Ｉｂから位相ずれしている。局部発振信号ＬＯ−Ｉは、倍数３すなわち２７０度だけ局部発振信号ＬＯ−Ｑｂから位相ずれしている。４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂは各々５０パーセント（５０％）デューティサイクルを有する矩形波である。] 図４Ａ 図４Ｂ 図４Ｃ 図４Ｄ
[0040] ここで図４Ａ，７Ａを参照すると、第１の位相４０１がクロック発生器２０８によって発生される。第１の位相４０１では、局部発振信号ＬＯ−ＩおよびＬＯ−Ｑｂは論理的に高く（例えば、論理１）、そして局部発振信号ＬＯ−ＱおよびＬＯ−Ｉｂは論理的に低い（例えば、論理０）。] 図４Ａ
[0041] ここで図４Ｂ，７Ｂを参照すると、第２の位相４０２がクロック発生器２０８によって発生される。第２の位相４０２では、局部発振信号ＬＯ−ＩおよびＬＯ−Ｑは論理的に高く（例えば、論理１）、そして局部発振信号ＬＯ−ＱｂおよびＬＯ−Ｉｂは論理的に低い（例えば、論理０）。] 図４Ｂ
[0042] ここで図４Ｃ，７Ｃを参照すると、第３の位相４０３がクロック発生器２０８によって発生される。第３の位相４０３では、局部発振信号ＬＯ−ＩｂおよびＬＯ−Ｑは論理的に高く（例えば、論理１）、そして局部発振信号ＬＯ−ＱｂおよびＬＯ−Ｉは論理的に低い（例えば、論理０）。] 図４Ｃ
[0043] ここで図４Ｄ，７Ｄを参照すると、第４の位相４０４がクロック発生器２０８によって発生される。第４の位相４０４では、局部発振信号ＬＯ−ＩｂおよびＬＯ−Ｑｂは論理的に高く（例えば、論理１）、そして局部発振信号ＬＯ−ＱおよびＬＯ−Ｉは論理的に低い（例えば、論理０）。] 図４Ｄ
[0044] ４相半デューティサイクルミキサ動作
４相半デューティサイクルミキサ２０４の第１の実施形態の動作は、ここで図３Ａ〜３Ｄおよび４Ａ〜４Ｄを参照して記述される。] 図３Ａ 図３Ｂ 図３Ｃ 図３Ｄ
[0045] 通常、４相半デューティサイクルクロック（ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，ＬＯ−Ｑｂ）は、各々９０度の倍数だけ他のものから位相がずれていることで発生される。４相半デューティサイクルクロックは、４相半デューティサイクルミキサ２０４，２０５内に結合される。４相半デューティサイクルミキサ内のスイッチは、二重差動出力ポート（ＢＢ−Ｉ，ＢＢ−Ｉｂ）（ＢＢ−Ｑ、ＢＢ−Ｑｂ）２１０上で差動同相出力信号Iおよび差動直交位相出力信号Ｑを同時に発生するために４相半デューティサイクルクロックで差動入力信号２０１を巻き込むように４相半デューティサイクルクロックに応じて切り換えられる。]
[0046] 図２Ａ，３Ａ，および４Ａを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩおよびＬＯ−Ｑｂを有する第１の位相４０１では、スイッチ２１１Ａ〜２１１Ｂは、ＲＦ−ＩＮが負荷２０６内に結合されたＢＢ−Ｉ出力へミキサ２０４を通り抜けるように、両者がそれぞれ接続される。スイッチ２１５Ａ〜２１５ＢもまたＲＦ−ＩＮｂが負荷２０６内に結合されたＢＢ−Ｉｂ出力へミキサ２０４を通り抜けるように接続される。] 図２Ａ
[0047] 図２Ａ，３Ｂ，および４Ｂを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩおよびＬＯ−Ｑを有する第２の位相４０２では、スイッチ２１２Ａ〜２１２Ｂは、ＲＦ−ＩＮが負荷２０６内に結合されたＢＢ−Ｑ出力へミキサ２０４を通り抜けるように、両者が接続される。スイッチ２１６Ａ〜２１６ＢもまたＲＦ−ＩＮｂが負荷２０６内に結合されたＢＢ−Ｑｂ出力へミキサ２０４を通り抜けるように接続される。] 図２Ａ
[0048] 図２Ａ，３Ｃ，および４Ｃを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩｂおよびＬＯ−Ｑを有する第３の位相４０３では、スイッチ２１３Ａ〜２１３Ｂは、ＲＦ−ＩＮが負荷２０６内に結合されたＢＢ−Ｉｂ出力へミキサ２０４を通り抜けるように、両者が接続される。スイッチ２１７Ａ〜２１７ＢもまたＲＦ−ＩＮｂが負荷２０６内に結合されたＢＢ−Ｉ出力へミキサ２０４を通り抜けるように接続される。] 図２Ａ
[0049] 図２Ａ，３Ｄ，および４Ｄを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩｂおよびＬＯ−Ｑを有する第４の位相４０４では、スイッチ２１４Ａ〜２１４Ｂは、ＲＦ−ＩＮが負荷２０６内に結合されたＢＢ−Ｑｂ出力へミキサ２０４を通り抜けるように、両者が接続される。スイッチ２１８Ａ〜２１８ＢもまたＲＦ−ＩＮｂが負荷２０６内に結合されたＢＢ−Ｑ出力へミキサ２０４を通り抜けるように接続される。] 図２Ａ
[0050] 局部発振信号の４相は、ミキサ２０４内のトランジスタのスイッチングシーケンスおよびミキサを通してそれぞれのパスを繰り返すために何度も発生される。]
[0051] ４相半デューティサイクルミキサ５０４の第２の実施形態の動作は、ここで図６Ａ〜６Ｄおよび７Ａ〜７Ｄを参照して記述される。] 図６Ａ 図６Ｂ 図６Ｃ 図６Ｄ
[0052] 図５Ａ，６Ａ，および７Ａを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩおよびＬＯ−Ｑｂを有する第１の位相４０１では、スイッチ５１１，５２１Ａは正ＲＦ入力端子ＲＦ−ＩＮが負荷２０６内に結合される正同相出力端子ＢＢ−Ｉへミキサ５０４を通り抜けるように両者がそれぞれ接続される。スイッチ５１３，５２３Ａもまた負ＲＦ入力端子ＲＦ−ＩＮｂが負荷２０６内に結合された負同相出力端子ＢＢ−Ｉｂへミキサ５０４を通り抜けるように接続される。] 図５Ａ
[0053] 図５Ａ，６Ｂ，および７Ｂを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩおよびＬＯ−Ｑを有する第２の位相４０２では、スイッチ５１１，５２１Ｂは正ＲＦ入力端子ＲＦ−ＩＮが負荷２０６内に結合された正直交位相出力端子ＢＢ−Ｑへミキサ５０４を通り抜けるように両者が接続される。スイッチ５１３，５２３Ｂもまた負ＲＦ入力端子ＲＦ−ＩＮｂが負荷２０６内に結合された負直交位相出力端子ＢＢ−Ｑｂへミキサ５０４を通り抜けるように両者が接続される。] 図５Ａ
[0054] 図５Ａ，６Ｃ，および７Ｃを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩｂおよびＬＯ−Ｑを有する第３の位相４０３では、スイッチ５１２，５２２Ａは正ＲＦ入力端子ＲＦ−ＩＮが負荷２０６内に結合された負同相出力端子ＢＢ−Ｉｂへミキサ５０４を通り抜けるように両者が接続される。スイッチ５１４，５２４Ａもまた負ＲＦ入力端子ＲＦ−ＩＮｂが負荷２０６内に結合された正同相出力端子ＢＢ−Ｉへミキサ５０４を通り抜けるように両者が接続される。] 図５Ａ
[0055] 図５Ａ，６Ｄ，および７Ｄを参照すると、論理的に高い（例えば、論理１）局部発振信号ＬＯ−ＩｂおよびＬＯ−Ｑｂを有する第４の位相４０４では、スイッチ５１２，５２２Ｂは、正ＲＦ入力端子ＲＦ−ＩＮが負荷２０６内に結合された負直交位相出力端子ＢＢ−Ｑｂへミキサ５０４を通り抜けるように両者が接続される。スイッチ５１４，５２４Ｂもまた負ＲＦ入力端子ＲＦ−ＩＮｂが負荷２０６内に結合された正直交位相出力端子ＢＢ−Ｑへミキサ５０４を通り抜けるように両者が接続される。] 図５Ａ
[0056] スイッチ
ここで図９を参照すると、ミキサ２０４，５０４を実施することにおいて適用されることができる複数のスイッチが図示されている。図２Ａに図示されたミキサ２０４内のスイッチ２１１Ａ〜２１８Ｂの各々および図５Ａに図示されたスイッチ５１１〜５１４，５２１Ａ〜５２４Ａ，５２１Ｂ〜５２４Ｂの各々は、理想スイッチ（ideal switches）である。理想スイッチ９０１は、図９に図示される。理想スイッチ９０１は制御入力端子Ｃ、入力端子ＩＮ、および出力端子ＯＵＴを有する。ミキサ２０４，５０４では、制御入力Ｃは４相半デューティサイクル局部発振器または４相半デューティサイクルクロック信号の１つに結合される。理想スイッチは、入力端子ＩＮを図４Ａ〜４Ｄおよび７Ａ〜７Ｄに示されたような４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂのそれぞれ１つの正の極性によって出力端子ＯＵＴに閉結合している。] 図２Ａ 図４Ａ 図４Ｂ 図４Ｃ 図４Ｄ 図５Ａ 図９
[0057] ミキサ２０４およびミキサ５０４内でスイッチとして使用されている理想スイッチ９０１の代わりに、種々のタイプのトランジスタスイッチがミキサ内のスイッチとして使用されることができる。]
[0058] 例えば、第１のグループまたはタイプのトランジスタスイッチは、それらの制御端子上への高電圧レベルの適用によって接続され、そしてそれらの制御端子上への低電圧レベルの適用によって開放されることを使用されることができる。第１のタイプのトランジスタスイッチはｎチャネル電界効果トランジスタ（ＮＦＥＴ）９０３，ｎ形接合電界効果トランジスタ（ＪＦＥＴ）９０７，およびミキサ２０４，５０４の実施形態内のスイッチとして使用されることができるＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）９０９を含む。したがって、第１のタイプのトランジスタスイッチは適切な時間にそれの極（poles）（例えば、ソースおよびドレインまたはコレクタおよびエミッタ）を横切って電流を流れさせるように４相半デューティサイクルクロックあるいは図４Ａ〜４Ｄおよび７Ａ〜７Ｄに示されたような局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂのそれぞれ１つの正の極性によって接続される。] 図４Ａ 図４Ｂ 図４Ｃ 図４Ｄ
[0059] あるいは、第２のグループまたはタイプのトランジスタスイッチは、それらの制御端子上への低電圧レベルの適用で接続され、そしてそれらの制御端子上への高電圧レベルの適用で開放されることを使用されることができる。第２のグループまたはタイプのトランジスタスイッチは、ｐチャネル電界効果トランジスタ（ＰＦＥＴ）９０２，ｐ形接合電界効果トランジスタ（ＪＦＥＴ）９０６，およびミキサ２０４，５０４の実施形態内のスイッチとして使用されることができるＰＮＰバイポーラ接合トランジスタ（ＢＪＴ）９０８を含む。したがって、第２のグループまたはタイプのトランジスタスイッチは、それの極（例えば、ソースおよびドレインまたはコレクタおよびエミッタ）を横切って電流を流れさせるように４相半デューティサイクルクロックあるいは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂのそれぞれ１つの負極性によって接続される。即ち、４相半デューティサイクルクロックあるいは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂのそれぞれの正極性は逆変換され、そして適切な時間にそれを接続するために第２のグループまたはタイプのトランジスタスイッチの制御端子（例えば、ゲート）に結合される。]
[0060] あるいは第１のタイプおよび第２のタイプのトランジスタスイッチの組合せは、共に並列に結合されたソースおよびドレインを有するＰＦＥＴ９０２およびＮＦＥＴ９０３のような、完全に相補的な転送またはパスゲート９０４の形式でのミキサ２０４，５０４の実施の形態内のスイッチとして共に並列に使用されることができる。]
[0061] ＰＦＥＴ９０２は、スイッチの極としてのソース端子ＰＳおよびドレイン端子ＰＤ、スイッチの制御端子としてのゲート端子ＰＧ、およびボディ端子ＰＢを含む。アナログ転送ゲート接続におけるＰＦＥＴボディ端子ＰＢは典型的にＰＦＥＴソース端子ＰＳに結合される。]
[0062] ＮＦＥＴ９０３は、スイッチの極としてのソース端子ＮＳおよびドレイン端子ＮＤ、スイッチの制御端子としてのゲート端子ＮＧ、およびボディ端子ＮＢを含む。アナログ転送ゲート接続におけるＮＦＥＴボディ端子ＮＢは、典型的にＮＦＥＴソース端子ＮＳに結合される。]
[0063] 転送ゲート９０４は、スイッチの極として入力端子ＩＮ（例えば、ＰＳおよびＮＳまたはＰＤおよびＮＤ）および出力端子ＯＵＴ（例えば、ＰＤおよびＮＤまたはＰＳおよびＮＳ）、スイッチの制御端子としてペアの制御端子（例えば、ＮＧおよびＰＧ）、およびペアのボディ端子（例えば、ＮＢおよびＰＢ）を含む。アナログ転送ゲート接続におけるＮＦＥＴボディ端子ＮＢは、典型的にＮＦＥＴソース端子ＮＳに結合される。アナログ転送ゲート接続におけるＰＦＥＴボディ端子ＰＢは、典型的にＰＦＥＴソース端子ＰＳに結合される。]
[0064] ｐ形ＪＦＥＴ９０６は、スイッチの極としてのソース端子Ｓおよびドレイン端子Ｄおよび制御端子としてのゲート端子Ｇを含む。同様に、ｎ形ＪＦＥＴ９０７もスイッチの極としてのソース端子Ｓおよびドレイン端子Ｄおよび制御端子としてのゲート端子Ｇを含む。]
[0065] ＰＮＰバイポーラ接合トランジスタ（ＢＪＴ）９０８は、スイッチの極としてのコレクタ端子Ｃおよびエミッタ端子およびスイッチの制御端子としてのベース端子を含む。同様に、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）９０９は、スイッチの極としてのコレクタ端子Ｃおよびエミッタ端子およびスイッチの制御端子としてのベース端子を含む。]
[0066] トランジスタスイッチはトランジスタの制御端子に結合された制御信号のいろいろな極性によって切り換えまたはターンオンされるとしてここでは記述されたが、制御端子に適用された電圧のレベルは、トランジスタがそれぞれにターンオンされるように設定されることができる。例えば、ＮＦＥＴｓ，ＰＦＥＴｓ，ｎ形ＪＦＥＴｓ，およびｐ形ＪＦＥＴｓは、飽和（アクティブ）領域内でまたはトライオード（リニアまたはパッシブ）領域内でターンオンされることができる。同様に、バイポーラ接合トランジスタは、動作のフォワードアクティブ領域内でバイアスオンされることができる。]
[0067] スイッチの制御端子に結合されたそれぞれの制御信号（例えば、４相半デューティサイクルクロックまたは局部発振信号ＬＯ−Ｉ，ＬＯ−Ｉｂ，ＬＯ−Ｑ，およびＬＯ−Ｑｂ）の電圧レベルは、スイッチのタイプおよびそれらの望ましい動作形式に応じて調整される。]
[0068] ＮＦＥＴミキサ実装（インプリメンテーション）
図２Ｂは、ミキサシステム２００’の実施形態の概略図を図示している。ミキサシステム２００’は、理想電流駆動２０２’、理想ＬＯ発生器２０８’、およびミキサ２０４’をシミュレートするためのデュアルポート負荷２０６’に加えてＮＦＥＴｓ９０３で実施されたミキサ２０４’を含む。] 図２Ｂ
[0069] ミキサ２０４’は、図２Ｂに示されたように共に結合されたＮＦＥＴｓ２１１Ａ’〜２１８Ａ ’および２１１Ｂ’〜２１８Ｂ ’を含む。ミキサ２０４’のＮＦＥＴｓ２１１Ａ’〜２１８Ａ’および２１１Ｂ’〜２１８Ｂ’は、以前に図２Ａを参照して記述されたミキサ２０４のスイッチ２１１Ａ〜２１８Ａおよび２１１Ｂ〜２１８Ｂにそれぞれ対応する。ミキサ２０４’の機能は、本質的にミキサ２０４の機能と同類であり、そして簡潔のためここでは繰り返されない。] 図２Ａ 図２Ｂ
[0070] 図５Ｂは、ミキサシステム５００’の実施形態の概略図を図示する。ミキサシステム５００’は典型的な電流駆動２０２’、典型的なＬＯ発生器２０８’、およびミキサ５０４’をシミュレートするためのデュアルポート負荷２０６’に加えてＮＦＥＴｓ９０３で実施されたミキサ５０４’を含む。] 図５Ｂ
[0071] ミキサ５０４’は、図５Ｂに示されたように共に結合されたＮＦＥＴｓ５１１’〜５１４’，５２１Ａ’〜５２４Ａ’，および５２１Ｂ’〜５２４Ｂ’を含む。ミキサ５０４’のＮＦＥＴｓ５１１’〜５１４’，５２１Ａ’〜５２４Ａ’，および５２１Ｂ’〜５２４Ｂ’は、以前に図５Ａを参照して記述されたミキサ５０４のスイッチ５１１〜５１４，５２１Ａ〜５２４Ａ，および５２１Ｂ〜５２４Ｂにそれぞれ対応する。ミキサ５０４’の機能は本質的にミキサ５０４の機能と同類であり、そして簡潔のためここでは繰り返されない。] 図５Ａ 図５Ｂ
[0072] システムアプリケーション
ここで図８を参照すると、ここに記述されたこの発明のＲＦミキサの実施形態が使用されることができる無線システム８００が図示されている。無線システム８００は、例えば移動体セルラー電話であってもよい。無線システム８００は、アンテナ８０４に結合された無線周波数ＲＦ回路８０２を含む。ＲＦ回路８０２は、アンテナ８０４に結合されたＲＦ送信器８０６およびＲＦ受信器８１０Ｒの１つまたは両方を含むことができる。] 図８
[0073] １つまたはそれ以上のミキサは、ＲＦ送信器８０６内のアップコンバータ８１０Ｔとして使用されることができる。１つまたはそれ以上のミキサはＲＦ受信器８０４内のダウンコンバータ８１０Ｒとして使用されることができる。ここに記述された直交４相半デューティサイクルＲＦミキサは、アップコンバータ８１０Ｔおよび／またはダウンコンバータ８１０Ｒのための直交ミキサの１つまたはそれ以上の例として使用されることができる。]
[0074] 結論
ある種の例示的な実施形態が記述され、そして添付図面内に示されたが、そのような実施形態は単に広範な発明の実例であり、そしてこれに限定的ではないこと、およびいろいろな他の変更はこの分野の通常の技術者に起こりうるので、この発明の実施形態は示されたおよび記述された特定の構成および配列に限定されないことは理解されるべきである。その代わりに、この発明の実施形態は下文に続く特許請求の範囲に従って解釈されるべきである。]

权利要求:

請求項1
各々９０度の倍数だけ他からの位相がずれている４相半デューティサイクルクロックを発生するための４相クロック発生器と、第１の差動入力および第２の差動入力を有する二重差動の電気的負荷と、差動入力信号に結合された差動入力ポート、前記二重差動負荷の前記第１の差動入力に結合された同相（Ｉ）差動出力ポート、および前記二重差動負荷の前記第２の差動入力に結合された直交位相（Ｑ）差動出力ポートを有する４相半デューティサイクルミキサであって、前記４相半デューティサイクルクロックの各々を受信するために前記４相クロック発生器に結合された制御入力を有する複数のスイッチをさらに有しており、前記ミキサは同相差動出力上の差動同相出力信号および直交位相差動出力上の差動直交位相出力信号を同時に発生するために前記４相半デューティクロックで前記差動入力信号を巻き込む、４相半デューティサイクルミキサと、を具備する無線周波数ミキサシステム。
請求項2
前記４相半デューティサイクルミキサの前記差動入力ポートに結合された差動出力を有しており、非差動入力信号に応じて前記差動入力信号を発生する差動信号源をさらに具備する請求項１記載の無線周波数ミキサシステム。
請求項3
前記複数のスイッチは、前記差動入力ポートおよび前記同相差動出力ポートの間で並列に結合された第１の複数ペアの直列結合されたスイッチと、前記差動入力ポートおよび前記直交位相差動出力ポートの間で並列に結合された第２の複数ペアの直列結合されたスイッチと、を含む請求項１記載の無線周波数ミキサシステム。
請求項4
前記複数のスイッチは、前記差動入力ポートに並列に結合された複数の第１レベルのスイッチと、それぞれの第１レベルのスイッチにおよび前記二重差動出力ポートに直列に結合された複数ペアの並列の第２レベルスイッチと、を含む請求項１記載の無線周波数ミキサシステム。
請求項5
前記差動入力信号は無線周波数差動入力信号である、前記差動同相出力信号は中間周波数差動同相出力信号である、そして前記差動直交位相出力信号は中間周波数差動直交位相出力信号である、請求項１記載の無線周波数ミキサシステム。
請求項6
前記差動入力信号は中間周波数差動入力信号である、前記差動同相出力信号は無線周波数差動同相出力信号である、そして前記差動直交位相出力信号は無線周波数差動直交位相出力信号である、請求項１記載の無線周波数ミキサシステム。
請求項7
差動入力ポートの第１の入力および二重差動出力ポートの同相差動出力ポートの間で並列に結合された第１の複数ペアの直列結合されたスイッチと、前記差動入力ポートの第２の入力および前記二重差動出力ポートの直交位相差動出力ポートの間で並列に結合された第２の複数ペアの直列結合されたスイッチと、を具備しており、前記第１の複数ペアの直列結合されたスイッチおよび前記第２の複数ペアの直列結合されたスイッチは、前記同相差動出力ポート上の差動同相出力信号および前記直交位相差動出力ポート上の差動直交位相出力信号を同時に発生するために各々９０度の倍数だけ他から位相ずれした４相半デューティサイクルクロックを受信するように前記差動入力ポート上の差動入力信号を前記４相半デューティサイクルクロックで巻き込む、無線周波数ミキサ。
請求項8
前記差動入力信号は無線周波数差動入力信号である、前記差動同相出力信号は中間周波数差動同相出力信号である、そして前記差動直交位相出力信号は中間周波数差動直交位相出力信号である、請求項７記載の無線周波数ミキサ。
請求項9
前記差動入力信号は中間周波数差動入力信号である、前記差動同相出力信号は無線周波数差動同相出力信号である、そして前記差動直交位相出力信号は無線周波数差動直交位相出力信号である、請求項７記載の無線周波数ミキサ。
請求項10
前記第１の複数ペアの直列結合されたスイッチおよび前記第２の複数ペアの直列結合されたスイッチは、それの制御端子上への高電圧レベルの適用によって閉じられるおよびそれの制御端子上への低電圧レベルの適用によって開かれる第１のタイプのトランジスタ、それの制御端子上への低電圧レベルの適用によって閉じられるおよびそれの制御端子上への高電圧レベルの適用によって開かれる第２のタイプのトランジスタ、または共に並列に結合された前記第１のタイプおよび前記第２のタイプのトランジスタの組合せである、請求項７記載の無線周波数ミキサ。
請求項11
差動入力ポートに並列に結合された複数の第１レベルのスイッチと、それぞれ第１レベルのスイッチにおよび二重差動出力ポートに直列に結合された複数ペアの並列第２レベルのスイッチと、を具備しており、前記複数の第１レベルのスイッチおよび前記複数ペアの並列第２レベルのスイッチは、前記二重差動出力ポート上の差動同相出力信号および差動直交位相出力信号を同時に発生するために各々９０度の倍数だけ他からの位相ずれした４相半デューティサイクルクロックを受信するように前記差動入力ポート上の差動入力信号を前記４相半デューティサイクルクロックで巻き込む、無線周波数ミキサ。
請求項12
前記差動入力信号は無線周波数差動入力信号である、前記差動同相出力信号は中間周波数差動同相出力信号である、そして前記差動直交位相出力信号は中間周波数差動直交位相出力信号である、請求項１１記載の無線周波数ミキサ。
請求項13
前記差動入力信号は中間周波数差動入力信号である、前記差動同相出力信号は無線周波数差動同相出力信号である、そして前記差動直交位相出力信号は無線周波数差動直交位相出力信号である、請求項１１記載の無線周波数ミキサ。
請求項14
前記第１の複数ペアの直列結合されたスイッチおよび前記第２の複数ペアの直列結合されたスイッチは、それの制御端子上への高電圧レベルの適用によって閉じられるおよびそれの制御端子上への低電圧レベルの適用によって開かれる第１のタイプのトランジスタ、それの制御端子上への低電圧レベルの適用によって閉じられるおよびそれの制御端子上への高電圧レベルの適用によって開かれる第２のタイプのトランジスタ、または共に並列に結合された前記第１のタイプおよび前記第２のタイプのトランジスタの組合せである、請求項１１記載の無線周波数ミキサ。
請求項15
各々９０度の倍数だけ他からの位相ずれした４相半デューティサイクルクロックを発生すること、前記４相半デューティサイクルクロックを４相半デューティサイクルミキサ内に結合すること、および二重差動出力ポート上に差動同相出力信号および差動直交位相出力信号を同時に発生するために前記４相半デューティサイクルクロックで差動入力信号を巻き込むように前記４相半デューティサイクルクロックに応じて前記４相半デューティサイクルミキサ内のスイッチを切り換えること、を具備する方法。
請求項16
ここにおいて前記スイッチのスイッチングは、前記４相半デューティサイクルクロックの第１の位相に応じて、第１の１stレベルスイッチおよび正のＲＦ入力端子上の信号を第１の差動負荷内で結合された正の同相出力端子に通り抜けるように前記第１の１stレベルスイッチに直列に結合された第１の２ndレベルスイッチを閉じる、そして第３の１stレベルスイッチおよび負のＲＦ入力端子上の信号を第１の差動負荷内で結合された負の同相出力端子に通り抜けるように前記第３の１stレベルスイッチに直列に結合された第５の２ndレベルスイッチを閉じる；前記４相半デューティサイクルクロックの第２の位相に応じて、第１の１stレベルスイッチおよび正のＲＦ入力端子上の信号を第２の差動負荷内で結合された正の直交位相出力端子に通り抜けるように前記第１の１stレベルスイッチに直列に結合された第２の２ndレベルスイッチを閉じる、そして第３の１stレベルスイッチおよび負のＲＦ入力端子上の信号を第２の差動負荷内で結合された負の直交位相出力端子に通り抜けるように前記第３の１stレベルスイッチに直列に結合された第６の２ndレベルスイッチを閉じる；前記４相半デューティサイクルクロックの第３の位相に応じて、第２の１stレベルスイッチおよび正のＲＦ入力端子上の信号を第１の差動負荷内で結合された負の同相出力端子に通り抜けるように前記第２の１stレベルスイッチに直列に結合された第３の２ndレベルスイッチを閉じる、そして第４の１stレベルスイッチおよび負のＲＦ入力端子上の信号を第１の差動負荷内で結合された正の同相出力端子に通り抜けるように前記第４の１stレベルスイッチに直列に結合された第７の２ndレベルスイッチを閉じる；および前記４相半デューティサイクルクロックの第４の位相に応じて、第２の１stレベルスイッチおよび正のＲＦ入力端子上の信号を第２の差動負荷内で結合された負の直交位相出力端子に通り抜けるように前記第２の１stレベルスイッチに直列に結合された第４の２ndレベルスイッチを閉じる、そして第４の１stレベルスイッチおよび負のＲＦ入力端子上の信号を第２の差動負荷内で結合された正の直交位相出力端子に通り抜けるように前記第４の１stレベルスイッチに直列に結合された第８の２ndレベルスイッチを閉じる、ことを含む請求項１５記載の方法。
請求項17
前記スイッチの各々は、それのゲート端子上への高電圧レベルの適用によって閉じられたｎチャネル電界効果トランジスタ（ＮＦＥＴ）である請求項１６記載の方法。
請求項18
前記スイッチの各々はそれのゲート端子上への低電圧レベルの適用によって閉じられたｐチャネル電界効果トランジスタ（ＰＦＥＴ）である請求項１６記載の方法。
請求項19
前記スイッチの各々は、共に並列に結合されたｐチャネル電界効果トランジスタ（ＰＦＥＴ）およびｎチャネル電界効果トランジスタ（ＮＦＥＴ）であり、前記ＰＦＥＴは、それのゲート端子上への低電圧レベルの適用によって閉じられるおよび前記ＮＦＥＴはそれのゲート端子上への高電圧レベルの適用によって閉じられる請求項１６記載の方法。
請求項20
前記スイッチのスイッチングは、前記４相半デューティサイクルクロックの第１の位相に応じて、正のＲＦ入力端子上の信号を第１の差動負荷内で結合された正の同相出力端子に通り抜けるように直列に結合された第１のペアのスイッチを閉じる、そして負のＲＦ入力端子上の信号を前記第１の差動負荷内で結合された負の同相出力端子に通り抜けるように直列に結合された第５のペアのスイッチを閉じる；前記４相半デューティサイクルクロックの第２の位相に応じて、正のＲＦ入力端子上の信号を第２の差動負荷内で結合された正の直交位相出力端子に通り抜けるように直列に結合された第２のペアのスイッチを閉じる、そして負のＲＦ入力端子上の信号を前記第２の差動負荷内で結合された負の直交位相出力端子に通り抜けるように直列に結合された第６のペアのスイッチを閉じる；前記４相半デューティサイクルクロックの第３の位相に応じて、正のＲＦ入力端子上の信号を前記第１の差動負荷内で結合された負の同相出力端子に通り抜けるように直列に結合された第３のペアのスイッチを閉じる、そして負のＲＦ入力端子上の信号を前記第１の差動負荷内で結合された正の同相出力端子に通り抜けるように直列に結合された第７のペアのスイッチを閉じる；および前記４相半デューティサイクルクロックの第４の位相に応じて、正のＲＦ入力端子上の信号を前記第２の差動負荷内で結合された負の直交位相出力端子に通り抜けるように直列に結合された第４のペアのスイッチを閉じる、そして負のＲＦ入力端子上の信号を前記第２の差動負荷内で結合された正の直交位相出力端子に通り抜けるように直列に結合された第８のペアのスイッチを閉じる、ことを含む請求項１５記載の方法。
請求項21
前記スイッチの各々はそれの制御端子上への高電圧レベルの適用によって閉じられるおよびそれの制御端子上への低電圧レベルの適用によって開かれる第１のタイプのトランジスタである請求項２０記載の方法。
請求項22
前記スイッチの各々はｎチャネル電界効果トランジスタである請求項２１記載の方法。
請求項23
前記スイッチの各々はそれの制御端子上への低電圧レベルの適用によって閉じられるおよびそれの制御端子上への高電圧レベルの適用によって開かれる第２のタイプのトランジスタである請求項２０記載の方法。
請求項24
前記スイッチの各々はｐチャネル電界効果トランジスタである請求項２２記載の方法。
請求項25
前記スイッチの各々は共に並列に結合された第１のタイプのトランジスタおよび第２のタイプのトランジスタを有する転送ゲートであり、前記第１のタイプのトランジスタはそれの制御端子上への高電圧レベルの適用によって閉じられるおよび前記第２のタイプのトランジスタはそれの制御端子上への低電圧レベルの適用によって閉じられる請求項２０記載の方法。
請求項26
各々９０度の倍数だけ他からの位相ずれした前記４相半デューティサイクルクロックを発生するための手段と、二重差動出力ポート上の差動同相出力信号および差動直交位相出力信号を同時に発生するために前記４相半デューティサイクルクロックで差動入力信号を巻き込むための手段と、前記４相半デューティサイクルクロックを前記巻き込むための手段内で結合するための手段と、を具備する装置。
請求項27
請求項２６記載の装置、ここにおいて前記４相半デューティサイクルクロックを結合するための手段は１集積回路の１つまたはそれ以上の層内の導電性の追跡である請求項２６記載の装置。
請求項28
前記巻き込むための手段は前記４相半デューティサイクルクロックに応じて切り換えられるスイッチを含む４相半デューティサイクルミキサである請求項２６記載の装置。
請求項29
前記４相半デューティサイクルクロックを発生するための手段はクロック発生器である請求項２６記載の装置。