位相シフトしたバイアスバーストを伴う磁歪変位変換器

专利摘要:
アセンブリ１００は、変換器出力１２２を提供する磁歪変換器１１６を含む。増幅器回路１２４は、変換器出力を受信し、変換器出力バースト１２６およびバイアス出力バースト１２８を生成する。変換器出力バーストおよびバイアス出力バーストは、時間が重複し、位相差だけ異なる。バーストプロセッサ１３０は、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルである時間の関数である、変位出力１１８を提供する。
公开号:JP2011506962A
申请号:JP2010537933
申请日:2008-12-04
公开日:2011-03-03
发明作者:アーノルド スプレッシャー，；ブラディミール ツベンコ，；ウベ ビオラ，
申请人:エムティーエス システムズ コーポレイション；
IPC主号:G01D5-48

专利说明:

[0001] （背景）
以下の論議は、一般的な背景情報のために提供されるにすぎず、請求された主題の範囲を決定する補助として使用されることを目的としない。]
[0002] 磁歪変位変換器アセンブリは、通常は、機械部品の変位または水準感知フロートの変位を感知する際に使用するための工業設備に取り付けられる。磁歪変位電子機器は、通常は、機械またはタンクに取り付けられた筐体で囲まれる。磁歪変位変換器の用途の範囲が拡張するにつれて、より低い変位ジッターレベルで、変位をサンプリングする所望がある。ジッターは、測定された変位のわずかな急速変動である。変位は、磁歪要素に沿った音波時間遅延間隔の関数として測定される。時間遅延間隔の終了は、名目上固定されたバイアス電圧レベルを越える、変換器出力バースト電圧によって決定される。バイアス電圧レベルおよび変換器出力バースト電圧の両方は、ノイズを含む。ノイズは、時間遅延間隔の終了の測定を過剰に乱れさせる。ジッターは、回路減衰によって覆い隠すことができるが、減衰は、望ましくないことに、変位測定の応答速度を制限する。磁歪変位変換器アセンブリにおける減衰によって過剰に減速されない、安定した低ジッター変位測定の所望がある。]
課題を解決するための手段

[0003] （概要）
本概要および要約は、以下の発明を実施するための形態でさらに説明される単純化形態で、いくつかの概念を紹介するために提供される。本概要および要約は、請求された主題の重要な特徴または本質的特徴を識別することを目的とせず、それらは、請求された主題の範囲を決定する補助として使用されることも目的としない。加えて、本明細書で提供される説明および請求された主題は、背景技術で論議される欠点のうちのいずれかの対処を対象とするものとして解釈されるべきではない。]
[0004] アセンブリを開示する。アセンブリは、少なくとも第１の磁歪変換器を備える。第１の磁歪変換器は、第１の変換器出力を提供する。]
[0005] アセンブリは、増幅器回路を備える。増幅器回路は、第１の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する。変換器出力バーストおよびバイアス出力バーストは、時間が相互に重複する。変換器出力バーストおよびバイアス出力バーストは、位相差だけ相互とは異なる。]
[0006] さらなる実施形態によれば、アセンブリは、バーストプロセッサ回路を備える。バーストプロセッサ回路は、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサ回路は、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する。]
図面の簡単な説明

[0007] 図１は、変換器アセンブリを示す。
図２は、図１に示された変換器アセンブリと関連するタイミング図を示す。
図３は、固定バイアスレベルを伴う変換器アセンブリの変位出力上のジッターを示す。
図４は、増幅出力をアナログ遅延線の出力と比較するコンパレータを含む、変換器アセンブリの一部分を示す。
図５は、図４の増幅出力と遅延出力との間のクロスオーバーのグラフを示す。
図６は、増幅出力をインバータの出力と比較するコンパレータを含む、変換器アセンブリの一部分を示す。
図７は、図６の増幅出力とインバータ出力との間のクロスオーバーのグラフを示す。
図８は、第１の変換器および第２の変換器が、ある距離によって磁歪要素に沿って離間される、変換器アセンブリの一部分が、変換器出力の間で遅延または位相シフトを提供することを示す。
図９は、図８の変換器バーストとバイアスバーストとの間のクロスオーバーのグラフを示す。
図１０は、変換器バーストと固定バイアス電圧との間のクロスオーバーのグラフを示す。
図１１は、λ／２位相シフトを伴う、変換器バーストとバイアスバーストとの間のクロスオーバーのグラフを示す。
図１２は、タップ付きコイルを伴う変換器が、λ／２位相シフトとともに２つの出力を生じる、変換器アセンブリの一部分を示す。
図１３は、２つのコイルを伴う変換器が、λ／２位相シフトとともに２つの出力を生じる、変換器アセンブリの一部分を示す。] 図１ 図１０ 図１１ 図１２ 図１３ 図２ 図３ 図４ 図５ 図６
実施例

[0008] （詳細な説明）
以下で説明される実施形態では、磁歪変換器アセンブリの変位出力におけるジッターが、過剰な出力減衰を使用することなく低減され、分解能が、サンプリング速度を維持しながら改善される。磁歪変換器は、変換器出力を提供する。増幅器回路は、変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する。変換器出力バーストおよびバイアス出力バーストは、時間が重複し、位相差だけ異なる。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストを受信する。バーストプロセッサは、変換器出力バーストおよびバイアス出力バーストが同じ電圧レベルで交差する時間の関数である、変位出力を提供する。]
[0009] 図１は、磁歪要素１０２に結合された変換器アセンブリ１００を示す。磁歪要素１０２は、磁石１０６の変位経路１０４に沿って延在し、磁石１０６の変位を感知する。磁石１０６は、移動機械部品またはタンク中の移動フロート（図示せず）等の移動部品に取り付けられる。磁石１０６は、磁歪要素１０２に対して移動する。磁歪要素１０２は、変換器アセンブリ１００へと延在する。導線１０８、１１０は、磁歪要素１０２の長さに沿って流れる、一連の繰り返し電流パルス１１２を提供する。] 図１
[0010] 磁石１０６は、磁歪要素１０２へと延在する外部磁界を生じる。外部磁界は、磁歪要素１０２の長さに対してほぼ直角である第１の方向に、隣接する局所領域１１４を磁化する。電流パルス１１２が磁歪要素１０２を通過するにつれて、電流パルスは、磁歪要素１０２の中で内部磁界を生じる。内部磁界は、磁石１０６からの外部磁界を克服するのに十分大きい。磁歪要素１０２の局所領域１１４中の磁化は、ほぼ横断方向から磁歪要素１０２の主軸の周囲のほぼ同心方向に、急に変化する。磁歪要素１０２の磁歪性質により、磁界方向の急激な変化は、磁歪要素１０２の対応する急激な局所寸法変化（機械的パルス）を生じる。]
[0011] 機械的パルスは、局所領域１１４から、パルスが変換器１１６によって検出される変換器アセンブリ１００まで、音速で磁歪要素１０２の長さに沿って伝わる。磁歪要素１０２は、音波遅延線として機能する。電気パルス１１２の印加と、変換器１１６における機械的パルスの検出との間の音波時間遅延は、磁石１０６の変位（位置）を表す。変換器１１６は、バイアス磁石およびテープコアの周囲に巻装されたコイル、コアのないコイル、圧電センサ、磁気抵抗センサ、巨大磁気抵抗（ＧＭＲ）センサ、ホール効果センサ、ＳＱＵＩＤセンサ、または機械的パルスを検出することができる他の既知の１つ（または複数の）センサを備えることができる。変換器１１６は、選択される磁歪変換器の種類に応じて、磁歪要素１０２の磁気または機械的擾乱を感知する。変換器アセンブリ１００は、繰り返しパルス１１２を生成し、時間遅延を測定し、磁石１０６の変位を表す変位出力１１８を提供する、電子回路を含む。一局面によれば、変位出力１１８は、ＰｒｏｆｉｂｕｓまたはＣａｎｂｕｓプロトコル等のデジタル通信プロトコルに従って、デジタルバス信号を備える。]
[0012] 変換器アセンブリ１００は、磁歪要素１０２からの繰り返しパルス１２０を感知する、変換器１１６を備える。変換器１１６は、少なくとも１つの変換器出力１２２を提供する。変換器出力１２２は、増幅器回路１２４に結合する。増幅器回路１２４は、変換器出力１２２を増幅およびフィルタ処理する。増幅器回路１２４は、変換器出力バーストを備える変換器バースト出力１２６を提供する。増幅器回路１２４は、バイアス出力バーストを備える、バイアスバースト出力１２８を提供する。本明細書で使用されるような「バースト」は、共通の波長および周波数と、減衰波形エンベロープとを有する、いくつかの正弦波サイクルのグループを備える出力波形の一部分を指す。複数の正弦波サイクルを含む、各グループは、単一電気パルス１１２と一致するが、電気パルス１１２に対して音波的に遅延する。変換器出力バーストおよびバイアス出力バーストは、図２、５、７、および９に示されるように、時間が相互に重複し、位相差だけ異なる。] 図２
[0013] 変換器バースト出力１２６およびバイアスバースト出力１２８は、バースト処理回路１３０に結合する。バースト処理回路１３０は、変換器バースト出力１２６のタイミングを繰り返し検出する。バイアスバースト出力１２８は、変位を表す出力１１８を提供する。]
[0014] 一局面によれば、バースト処理回路１３０は、変換器回路１３２およびシーケンス回路１３４を備える。シーケンス回路１３４は、制御バス１４４に沿って変換器回路１３２に結合する。制御バス１４４は、出力１３８、１４０、１４２を備える。変換器回路１３２は、バイアスバースト出力１２８（例えば、バイアス出力バースト）および変換器バースト出力１２６（例えば、変換器出力バースト）を受信する。変換器回路１３２は、変換器出力バーストおよびバイアス出力バーストが交差する（すなわち、同じ電圧レベルである）時間の検出の関数である、変位出力１１８を提供する。シーケンス回路１３４は、変換器バースト出力１２６（例えば、変換器出力バースト）を受信し、制御バス１４４の使用を通して変換器回路１３２の順序付けを制御する。]
[0015] 変換器回路１３２は、時間測定回路１４６を含む。時間測定回路１４６は、線１０８、１１０上の電流パルス１１２のタイミングに対する、変換器バースト出力１２８上の変換器出力バーストのタイミングを測定する。時間測定回路１４６は、相対的タイミングおよび磁歪要素１１０に沿ったパルス伝搬の既知の音速の関数として、変位出力１１８を計算する。音速は、磁歪要素１０２の試験から、または変換器回路１３２の較正から決定することができる。]
[0016] シーケンス回路１３４は、変換器バースト出力１２６上の変換器出力バーストの前半分を検出し、この前半部分は、シーケンス回路１３４の一連の制御出力のタイミングを誘起する。シーケンス回路１３４は、変換器回路１３２に制御出力１４０を提供する。制御出力１４０は、その間にバーストの後半部分のタイミングを検出することができる、時間窓を画定する。]
[0017] 変換器回路１３２は、ＮＯＲゲート１４８を備える。ＮＯＲゲート１４８は、時間測定回路１４６に結合する、ゲート出力１５０を生成する。電流パルス１１２の生成は、測定時間間隔（測定サイクルとも呼ばれる）を開始する。ゲート出力１５０は、測定時間間隔を終了する。]
[0018] シーケンス回路１３４は、変換器バースト出力１２６を受信する。シーケンス回路１３４は、変換器回路１３２からゲート出力１４２を受信する。シーケンス回路１３４は、変換器回路１３２にシーケンス制御出力１３８、１４０を提供する。シーケンス回路入力および出力１３８、１４０、１４２のグループは、まとめて制御バス１４４と呼ばれる。変換器回路１３２、シーケンス回路１３４、および制御バス１４４の機能およびタイミングは、図２の実施例のタイミング図によって、以下でより詳細に説明される。] 図２
[0019] 変換器回路１３２は、コンパレータ１５２と、インバータ１５４と、ＮＯＲゲート１４８とを備える。コンパレータ１５２（Ｕ１とも呼ばれる）は、バイアスバースト出力１２８を変換器バースト出力１２６と比較する。コンパレータ１５２がシーケンス制御出力１３６によって有効化されると、コンパレータ１５２は、変換器バースト出力１２６がバイアスバースト出力１２８と交差した（すなわち、同じ電圧を有する）かどうかを示す、ゲート出力１４２を提供する。コンパレータ１５２のゲート出力１４２は、インバータ１５４の入力に結合する。インバータ１５４は、ＮＯＲゲート１４８の第１の入力に結合する、インバータ出力を提供する。ＮＯＲゲート１４８の第２の入力は、シーケンス回路出力１４０を受信する。ＮＯＲゲート１４８の出力は、時間測定回路１４６に結合する、ゲート出力１５０を提供する。]
[0020] シーケンス回路１３４は、固定閾値電圧源１５６と、コンパレータ１５８と、第１のワンショット回路１６０と、第２のワンショット回路１６２と、ＮＯＲゲート１６４とを備える。閾値源１５６は、実質的に固定された閾値電圧レベルをコンパレータ１５８の第１の入力に結合する。変換器バースト出力１２６は、コンパレータ１５８の第２の入力に結合する。コンパレータ１５８は、第１および第２のワンショット回路１６０、１６２の「Ａ」入力に結合する、コンパレータ出力を生成する。コンパレータ出力は、第１および第２のワンショット回路１６０、１６２を誘起する。コンパレータ１５８の出力は、変換器バースト出力１２６が閾値電圧レベルと交差する（すなわち、平等である）と切り替わる。一局面によれば、ワンショット回路１６０、１６２は、Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐｏｒａｔｉｏｎ（Ａｒｌｉｎｇｔｏｎ ＴＸ ＵＳＡ）、ならびに他の集積回路製造業者から入手可能である、デュアル再誘起型ワンショットタイプ７４×１２３を備える。第１のワンショット回路１６０は、第１の時定数を伴う第１のタイマとして機能するように、第１のＲＣ回路Ｒ１−Ｃ１に接続される。第２のワンショット回路１６２は、第２の時定数を伴う第２のタイマとして機能するように、第２のＲＣ回路Ｒ２−Ｃ２に接続される。]
[0021] 第１のワンショット回路１６０の／Ｑ（「ＮＯＴ Ｑ」とも呼ばれる）出力は、シーケンス制御出力１４０を生成する。第２のワンショット回路１６２のＱ出力は、ＮＯＲゲート１６４の第１の入力に結合する。コンパレータ１５２からのゲート出力１４２は、ＮＯＲゲート１６４の第２の入力に結合する。ＮＯＲゲート１６４の出力は、シーケンス出力１３６を生成する。]
[0022] 図２は、図１の回路の例示的タイミング図を示す。図２の時間軸は、水平線によって表され、複数の出力および状態は、時間軸に沿って垂直に示される。図２に示された時間の部分は、図２のタイミング図の左側の電流パルス１１２（図１）の開始時間から開始する、測定サイクルを例示する。] 図１ 図２
[0023] 図１−２では、電流パルス２０２（図２）が磁歪要素１０２に印加され、測定サイクルを開始する。時間測定回路１４６（図１）は、ブランキングパルス２０４（図２）を生成する。ブランキングパルス２０４は、ワンショット１６０、１６２が解放され、誘起される準備ができていることを確実にするように、ワンショット１６０、１６２の／ＣＬＥＡＲ（「ＮＯＴ ＣＬＥＡＲ」とも呼ばれる）入力に結合される。] 図１ 図２
[0024] 可変音波時間遅延２０６（磁石１０６の変位に依存する）後、変換器バースト（リンギングパルスとも呼ばれる）が、変換器バースト出力１２６（図２の実線波形）において、およびバイアスバースト出力１２８（図２の鎖線波形）において存在する。変換器バースト出力１２６が時間２１２で（閾値源１５６からの）固定電圧閾値レベル２１０を最初に超えると、シーケンス出力１３８（ＣＭＰ有効とも呼ばれる）は、時間２１４で高い状態に切り替わる。] 図２
[0025] 変換器バースト出力１２６が時間２２０でバイアスバースト出力１２８を超えると、ゲート出力１５０（停止とも呼ばれる）は、時間２２２で変化する。ゲート出力１５０は、時間測定回路１４６に結合し、時間２２０で時間測定回路１４６において測定された音波遅延２２４を数えることを止める。測定された音波遅延２２４は、通常は、実質的に固定された時間間隔だけ音波遅延２０６とは異なり、この実質的に固定された時間差は、変位出力１１８が正確となるように、較正中に出力から取り消される。]
[0026] 時間２２８では、ＣＭＰ有効が低く切り替わり、時間２２８では、ゲート出力１５０（停止）が低く切り替わる。時間２２０の臨界測定は、変位を計算するために使用される。]
[0027] 図２のタイミング図等のタイミング図は、簡略化表現であり、種々の出力において存在する場合のある全てのノイズおよび他のアーチファクトを示すわけではないことが、当業者によって理解される。] 図２
[0028] 図３は、ジッターを含み、図１に示されたバイアスバースト出力を含まないが、代わりに固定バイアスを含む、変位出力を示す。図３では、水平軸３０６は、ミリ秒で時間を表し、垂直軸３０４は、ミクロンで測定された変位を表す。図３では、移動磁石が固定位置にある。図３の検討によって、変位ジッターが１５ミクロンもの高さの最大振幅となり得ることが分かる。図３に示されたもの等のジッターは、バイアスバースト出力を提供することによって、実質的に低減される。このジッターの低減は、図１０−１１に示される実施例に関連して、以下でより詳細に説明される。] 図１ 図１０ 図３
[0029] 図４は、図１の増幅器回路１２４の例示的実施形態４００を示す。増幅器回路４００は、変換器出力１２２（図１）を受信する増幅器４０１を含む。増幅器４０１は、増幅器出力４０４を提供する。増幅器出力４０４は、変換器バースト出力１２６としてコンパレータ１５２（図１）に結合される。増幅器出力４０４は、バイアス源回路４０２の入力に結合する。バイアスソース回路４０２は、アナログ遅延線４０６を含む。アナログ遅延線４０６の出力は、バイアスバースト出力１２８としてコンパレータ１５２に結合される。一局面によれば、バイアス源４０２は、バースト（図５に示されたバースト等）の振動の正弦波周波数に基づいて、約１８０度（λ／２）の遅延を提供する。図５に示されるように、変換器バースト出力が閾値レベル５０２に到達した後、時間測定を停止するように、変換器バースト出力およびバイアスバースト出力の次のクロスオーバー５０４が検出される。クロスオーバー５０４は、測定された音波遅延の計数を停止する。アナログ遅延線４０６は、変換器バースト出力１２６とバイアスバースト出力１２８との間の所望の位相差を提供する。] 図１ 図４ 図５
[0030] 図６は、図１の増幅器回路１２４の例示的実施形態６００を示す。増幅器回路は、変換器出力１２２（図１）を受信する増幅器６０１を含む。増幅器６０１は、増幅器出力６０４を提供する。増幅器出力６０４は、変換器バースト出力１２６としてコンパレータ１５２（図１）に結合される。増幅器出力６０４は、バイアス源回路６０２の入力に結合する。バイアスソース回路４０２は、反転アナログ増幅器６０６を含む。反転アナログ増幅器４０６の出力は、バイアスバースト出力１２８としてコンパレータ１５２に結合される。一局面によれば、バイアス源６０２は、バースト（図７に示されたバースト等）の振動の正弦波周波数に基づいて、約１８０度（λ／２）の反転を提供する。図７に示されるように、変換器バースト出力が閾値レベル７０２に到達した後、時間測定を停止するように、変換器バースト出力およびバイアスバースト出力の次のクロスオーバー７０４が検出される。クロスオーバー７０４は、測定された音波遅延の計数を停止する。アナログインバータ６０６は、変換器バースト出力１２６とバイアスバースト出力１２８との間の所望の位相差を提供する。] 図１ 図６ 図７
[0031] 図８は、ある距離（Ｎ＋λ'／２）によって磁歪要素１０２に沿って離間される、第１の変換器８２２および第２の変換器８２０の使用を示し、式中、Ｎは、整数０、１、２、・・・であり、λ'は、バーストにおける正弦波振動と関連する距離波長である。距離波長λ'は、距離波長（λ'）＝速度（音速）×時間波長（λ）という式によって、時間波長λに関係する。２つの離間した変換器８２０および８２２は、時間が重複し、遅延だけ相互とは異なる、相互に同様な変換器出力を提供する。図８はまた、図１の増幅器回路１２４の実施形態８００も示す。] 図１ 図８
[0032] 第１の変換器８２２は、第１の変換器出力１２２を第１の増幅器フィルタ８２４に結合する。第１の増幅器フィルタ８２４は、コンパレータ１５２に変換器バースト出力１２６を提供する。第２の変換器８２０は、第２の変換器出力８０２を第２の増幅器フィルタ８２６に結合する。第２の増幅器フィルタ８２６は、コンパレータ１５２にバイアスバースト出力１２８を提供する。変換器バースト出力１２６およびバイアスバースト出力１２８は、時間が相互に重複し、位相差だけ異なる。]
[0033] 図９は、図８の変換器バースト出力１２６およびバイアスバースト出力１２８の重複バーストの波形を示す。] 図８ 図９
[0034] 図１０は、固定バイアス電圧１００４を伴う変換器バースト出力１００２のクロスオーバーの拡大グラフを示す。図１０では、垂直軸１００６は電圧を表し、水平軸１００８は時間を表す。増幅出力は、公称勾配ｄＶ／ｄＴ＝ΔＶ／ΔＴを有する。固定バイアス電圧は、公称勾配ｄＶ／ｄＴ＝０を有する。増幅出力１００２は、ノイズが多く、鎖線によって示されるノイズ振幅帯域１０１０を有する。固定電圧バイアス１００４は、ノイズが多く、鎖線によって示されるノイズ振幅帯域１０１２を有する。瞬間ノイズ条件に応じて、クロスオーバーは、ノイズ振幅帯域１０１０、１０１２が時間１０１４と時間１０１６との間のジッター時間枠の中で交差する、どの場所でも発生し得る。] 図１０
[0035] 図１１は、λ／２位相シフトしたバイアスバースト出力１１０４を伴う変換器バースト出力１１０２のクロスオーバーのグラフを示す。図１１では、垂直軸１１０６は電圧を表し、水平軸１１０８は時間を表す。変換器バースト出力１１０２は、図１０の変換器バースト出力１００２と同じ勾配値である、公称勾配ｄＶ／ｄＴ＝ΔＶ／ΔＴを有する。λ／２位相シフトしたバイアスバースト出力１１０４は、公称勾配ｄＶ／ｄＴ＝−ΔＶ／ΔＴを有する。変換器バースト出力１１０２は、ノイズが多く、鎖線によって示されるノイズ振幅帯域１１１０を有する。λ／２位相シフトしたバイアスバースト出力１１０４は、ノイズが多く、鎖線によって示されるノイズ振幅帯域１１１２を有する。瞬間ノイズ条件に応じて、クロスオーバーは、ノイズ振幅帯域１１１０、１１１２が時間１１１４と時間１１１６との間のジッター時間枠の中で交差する、どの場所でも発生し得る。図１０および１１の検討から、図１１のジッター時間枠が、同じ公称勾配について、図１０のジッター時間枠よりも小さいことが分かる。変換器信号が変換信号のダイナミックレンジの低い部分にある時に、勾配ｄＶ／ｄＴがより低く、位相シフトを使用することによるジッターの改善が最大である。バイアスバースト出力の使用は、固定デバイスの使用と比較して、ジッター時間枠のサイズを縮小した。] 図１０ 図１１
[0036] 図１２は、中間タップ付き巻線１２０４を備える、第１の変換器１２０２の使用を示す。中間タップ付き巻線１２０４は、時間が重複し、１８０度（λ／２）の位相差だけ相互とは異なる、相互に同様である変換器出力１２０６、１２０８を提供する。図１２はまた、図１の増幅器回路１２４の実施形態１２００も示す。実施形態１２００は、図８に示された実施形態８００と同様である。変換器バースト出力１２６およびバイアスバースト出力１２８は、時間が重複し、位相差だけ異なる。] 図１ 図１２ 図８
[0037] 図１３は、共通コア上で巻装されるが、相互から電気的に絶縁されている、２つの巻線１３０４、１３０５を備える、第１の変換器１３０２の使用を示す。巻線１３０４、１３０５は、時間が重複し、１８０度（λ／２）の位相差だけ相互とは異なる、相互に同様である変換器出力１３０６、１３０８を提供する。図１３はまた、図１の増幅器回路１２４の実施形態１３００も示す。実施形態１３００は、図８に示された実施形態８００と同様である。変換器バースト出力１２６およびバイアスバースト出力１２８は、時間が重複し、位相差だけ異なる。] 図１ 図１３ 図８
[0038] 本主題を、構造的特徴および／または方法論的行為に特有の用語で説明したが、添付の請求項で規定される本主題は、審議されてきたように上記で説明される特定の特徴または行為に限定されないことを理解されたい。むしろ、上記で説明される特定の特徴および行為は、請求項を実施する実施例の形として開示される。]

权利要求:

請求項1
第１の変換器出力を提供する、少なくとも第１の磁歪変換器と、該第１の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、該変換器出力バーストおよび該バイアス出力バーストを受信し、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、バーストプロセッサ回路とを備える、アセンブリ。
請求項2
前記位相差は、実質的に、Ｎ＋λ／２であり、式中、Ｎは、整数０、１、２、・・・であり、λは、前記変換器出力バーストにおける減衰正弦波振動の期間である、請求項１に記載のアセンブリ。
請求項3
Ｎは、０であり、前記位相差は、実質的にλ／２である、請求項２に記載のアセンブリ。
請求項4
前記増幅器回路は、前記位相差を生成するアナログ遅延線を備える、請求項１に記載のアセンブリ。
請求項5
前記増幅器回路は、前記位相差を生成するインバータを備える、請求項１に記載のアセンブリ。
請求項6
前記第１の磁歪変換器は、位相差だけ前記第１の変換器出力とは異なる、第２の変換器出力を提供し、該第２の変換器出力は、前記増幅器回路に結合される、請求項１に記載のアセンブリ。
請求項7
前記第１の磁歪変換器は、前記第１および第２の変換器出力を提供する、中間タップ付き巻線を備える、請求項６に記載のアセンブリ。
請求項8
前記第１の磁歪変換器は、前記第１の変換器出力を生じる第１の巻線と、前記第２の変換器出力を生じる、該第１の巻線から電気的に絶縁された第２の巻線とを備える、請求項６に記載のアセンブリ。
請求項9
前記増幅器回路に第２の変換器出力を提供する、第２の磁歪変換器を備え、該第２の磁歪変換器は、前記位相差を提供する間隔によって、前記第１の磁歪変換器から分離される、請求項１に記載のアセンブリ。
請求項10
第１の変換器出力を提供する、少なくとも第１の磁歪変換器と、該第１の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、該バイアス出力バーストおよび該変換器出力バーストを受信する、変換器回路であって、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、変換器回路と、該変換器出力バーストを受信し、該変換器回路の順序付けを制御する、シーケンス回路とを備える、アセンブリ。
請求項11
前記変換器回路は、前記変換器出力バーストを前記バイアス出力バーストと比較する、第１のコンパレータを備え、該コンパレータは、前記シーケンス回路に結合するゲート出力を生成する、請求項１０に記載のアセンブリ。
請求項12
前記シーケンス回路は、前記変換器出力バーストを閾値電圧と比較する、第２のコンパレータと、少なくとも１つのワンショット回路とを備え、該第２のコンパレータは、該ワンショット回路を誘起する、請求項１１に記載のアセンブリ。
請求項13
前記変換器回路と前記シーケンス回路との間の制御に結合する、制御バスをさらに備える、請求項１０に記載のアセンブリ。
請求項14
前記増幅器回路は、前記位相差を生成するアナログ遅延線を備える、請求項１０に記載のアセンブリ。
請求項15
前記増幅器回路は、前記位相差を生成するインバータを備える、請求項１０に記載のアセンブリ。
請求項16
前記第１の磁歪変換器は、位相差だけ前記第１の変換器出力とは異なる、第２の変換器出力を提供し、該第２の変換器出力は、前記増幅器回路に結合される、請求項１０に記載のアセンブリ。
請求項17
前記増幅器回路に第２の変換器出力を提供する、第２の磁歪変換器を備え、該第２の磁歪変換器は、前記位相差を提供する間隔によって、前記第１の磁歪変換器から分離される、請求項１０に記載のアセンブリ。
請求項18
少なくとも第１の磁歪変換器から変換器出力を生成することと、該変換器出力の関数として変換器出力バーストを生成し、時間が該変換器出力バーストに重複し、該第１の出力バーストとは位相差だけ異なる、バイアス出力バーストを生成することと、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供するように、該変換器出力バーストを処理することとを含む、方法。
請求項19
前記位相差は、実質的に、Ｎ＋λ／２であり、式中、Ｎは、整数０、１、２、・・・であり、λは、前記変換器出力バーストにおける減衰正弦波振動の期間である、請求項１８に記載の方法。
請求項20
Ｎは、０であり、前記位相差は、実質的にλ／２である、請求項１９に記載の方法。
請求項21
第１の変換器出力を提供する、少なくとも第１の磁歪変換器と、該第１の変換器出力を受信し、変換器出力バーストおよびバイアス出力バーストを生成する、増幅器回路であって、該変換器出力バーストおよびバイアス出力バーストは、時間が互いに重複し、位相差だけ異なる、増幅器回路と、該変換器出力バーストおよび該バイアス出力バーストを受信し、ならびに、該変換器出力バーストおよび該バイアス出力バーストが同じ電圧レベルである時間の検出の関数である、変位出力を提供する、バーストプロセッサ手段とを備える、アセンブリ。